JP2007324536A - 層間絶縁膜およびその製造方法、ならびに半導体装置 - Google Patents

層間絶縁膜およびその製造方法、ならびに半導体装置 Download PDF

Info

Publication number
JP2007324536A
JP2007324536A JP2006156313A JP2006156313A JP2007324536A JP 2007324536 A JP2007324536 A JP 2007324536A JP 2006156313 A JP2006156313 A JP 2006156313A JP 2006156313 A JP2006156313 A JP 2006156313A JP 2007324536 A JP2007324536 A JP 2007324536A
Authority
JP
Japan
Prior art keywords
insulating layer
film
insulating film
semiconductor device
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006156313A
Other languages
English (en)
Inventor
Teruhiko Kumada
輝彦 熊田
Eiji Nobutoki
英治 信時
Naoki Yasuda
直紀 保田
Masazumi Matsuura
正純 松浦
Kinya Goto
欣哉 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006156313A priority Critical patent/JP2007324536A/ja
Publication of JP2007324536A publication Critical patent/JP2007324536A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】多層配線を含む半導体装置に、ボラジン系化合物の絶縁膜を用いた場合に、半導体装置のデバイス信頼性が向上させる。
【解決手段】ボラジン骨格を含む層間絶縁膜であって、表面の窒素原子濃度が内部の窒素原子濃度より高いことを特徴とする層間絶縁膜、およびボラジン化合物を原料として、化学的気相反応成長法(CVD法)により成膜する工程と、当該膜の表面に、窒素原子を含有するガスを作用させる工程と、を含むことを特徴とする層間絶縁膜の製造方法、ならびに当該層間絶縁膜を有する半導体装置。
【選択図】なし

Description

本発明は、層間絶縁膜およびその製造方法に関し、特に、ボラジン骨格を含む層間絶縁膜およびその製造方法に関する。また本発明は、当該層間絶縁膜を有する半導体装置に関する。
近年、半導体集積回路の高集積化にともない、配線間隔が縮小し、配線間の寄生容量が増大してきている。最先端の高速動作が必要な半導体集積回路では信号遅延を回避するため、この配線間寄生容量の低減が必要である。また、信号遅延を回避するためには配線材料の低抵抗化も同時に行う必要がある。半導体集積回路にはこれまでアルミニウム等が使用されてきたが、より抵抗値の低い銅が使用されるようになってきている。また、配線間寄生容量の低減には、配線間絶縁膜の比誘電率を低減させる方法が用いられている。
しかしながら、例えば90nm世代で用いられる炭素含有シリコン酸化膜は比誘電率2.8前後の膜であり、硬度およびヤング率がそれぞれ1.8GPaおよび14GPaであって、従来用いられてきたシリコン酸化膜の硬度およびヤング率である10GPaおよび80GPaに比べ非常に低い値となっており、機械的強度が弱いといった欠点が指摘されている。そのため、金属配線形成時のCMP(Chemical Mechanical
Polishing)工程やアセンブリ時のワイヤボンディング工程において、膜はがれやクラックの形成といった問題の発生が懸念されている。
さらに65nm、45nm世代での適用が予想されている比誘電率2.2前後の膜では、硬度およびヤング率がそれぞれ0.6GPaおよび6GPaとさらに低い値となることが予想される。
しかしながら、上述のように配線遅延の配線材料に銅が使用されるようになってきているが、半導体装置の微細化にともない、配線内に蓄積する電荷密度が上昇し、局所的な電流および熱ストレスの集中によるエレクトロマイグレーションやストレスマイグレーションが発生し、配線信頼性不良の原因となることが懸念される。このため、絶縁材料と配線材料間の密着性をより向上させておく必要がある。
ところで、特許文献1では、ボラジン骨格を含む層間絶縁膜を形成する方法が開示されており、低誘電率で高機械強度かつ高接着強度の膜の成膜が可能となっている。その成膜はボラジン骨格を有する化合物を単独または複合して原料とし、化学的気相反応成長法(CVD法)により成膜するものである。
特開2004−186649号公報
本発明は、上記従来の技術の問題を解決するためになされたものであって、その目的は、ボラジン骨格を含む絶縁膜を用いた半導体装置のデバイス信頼性を向上させることである。
本発明の1つの局面によれば、ボラジン骨格を含む層間絶縁膜であって、絶縁膜表面の窒素原子濃度が絶縁膜内部の窒素原子濃度より高いことを特徴とする層間絶縁膜が提供される。
本発明の別の局面によれば、下記化学式(1)
Figure 2007324536
(式中、R1〜R6は、それぞれ同一であっても異なっていてもよく、水素原子、炭素数1〜4のアルキル基、アルケニル基またはアルキニル基からそれぞれ独立して選択され、かつR1〜R6の少なくとも1つは水素原子でない)
で表されるボラジン化合物を原料として、化学的気相反応成長法(CVD法)により成膜する工程と、当該膜の表面に、窒素原子を含有するガスを作用させる工程と、を含むことを特徴とする層間絶縁膜の製造方法が提供される。
本発明のさらに別の局面によれば、凹部を有し、当該凹部に第1の導体層が埋め込まれた第1の絶縁層と、第1の絶縁層上に形成され、貫通穴を有し、当該貫通穴に第2の導体層が埋め込まれた第2の絶縁層と、第2の絶縁層上に形成され、貫通穴を有し、当該貫通穴に第3の導体層が埋め込まれた第3の絶縁層と、を含む半導体装置であって、第1〜第3の絶縁層の少なくとも1つに、上記層間絶縁膜を使用した絶縁層であることを特徴とする半導体装置が提供される。
本発明のさらに別の局面によれば、少なくとも第1の絶縁層が有する凹部の内部壁面、第2の絶縁層および第3の絶縁層が有する貫通穴の内部壁面が、導体拡散防止層で覆われていることを特徴とする上記半導体装置が提供される。
本発明の層間絶縁膜および層間絶縁膜の製造方法によれば、絶縁膜表面の窒素原子濃度が絶縁膜内部の窒素原子濃度より高い層間絶縁膜が提供される。これにより、孤立電子対の広がった膜を形成することができ、導体の拡散を抑制することができる。
また、このような本発明の層間絶縁膜は、半導体装置に好適に用いることができる。本発明の層間絶縁膜を有する本発明の半導体装置は、上記導体の拡散抑制効果により、デバイスの信頼性が向上している。
(層間絶縁膜)
本発明の層間絶縁膜は、ボラジン骨格を含む層間絶縁膜であって、絶縁膜表面の窒素原子濃度が絶縁膜内部の窒素原子濃度より高いことを特徴とする。
上記本発明の層間絶縁膜によれば、絶縁膜表面の窒素原子濃度が高められており、孤立電子対が広がった膜表面を有することから、これを半導体装置に用いた場合、導体の拡散を抑制することができ、デバイスの信頼性を向上させることができる。
ボラジン骨格を含む層間絶縁膜は、ボラジン環窒素原子由来の窒素を含んでいるが、ボラジン環上において窒素原子は、電子欠乏原子であるホウ素と交互に結合しているため、窒素の孤立電子対がホウ素原子の軌道を補うように軌道が形成されている。このため、窒素原子特有の孤立電子対由来の特性が十分に発揮できていないと考えられる。これに対し、本発明の層間絶縁膜おいては、膜表面においてボラジン環同士を結合させる原子団に窒素原子が導入されており孤立電子対が広がっている。これにより、導体の拡散を抑制でき、半導体装置におけるデバイスの信頼性を向上させることが可能となる。
本発明の層間絶縁膜に含まれるボラジン骨格は、下記化学式(1)
Figure 2007324536
で表されるボラジン化合物由来のボラジン骨格であることが好ましい。すなわち、本発明の層間絶縁膜は、少なくとも原料の1つとして、上記化学式(1)で表されるボラジン化合物を用いて製造された層間絶縁膜であることが好ましい。ここで、式中、R1〜R6は、それぞれ同一であっても異なっていてもよく、水素原子、炭素数1〜4のアルキル基、アルケニル基またはアルキニル基からそれぞれ独立して選択され、かつR1〜R6の少なくとも1つは水素原子でない。炭素数が4より大きくなると、層間絶縁膜中の炭素原子含有量が多くなり、層間絶縁膜の耐熱性、機械強度等が劣化する傾向にある。本発明の層間絶縁膜に含まれるボラジン骨格は上記ボラジン化合物の1種または2種以上の組み合わせに由来するボラジン骨格であってもよい。また、本発明の層間絶縁膜は、上記ボラジン骨格を有する化合物のみを原料としてもよく、または、上記ボラジン骨格を有する化合物に加えて、酸化シリコン(SiO)、フッ化酸化シリコン(SiOF)、炭化酸化シリコン(SiOC)の1種または2種以上の組み合わせをさらに原料の一部としてもよい。
本発明の層間絶縁膜を製造するための成膜方法としては、後述する上記化学式(1)を原料とするCVD法が好ましく用いられる。
本発明の層間絶縁膜においては、絶縁膜表面の窒素原子濃度は絶縁膜内部の窒素原子濃度より高い。層間絶縁膜の表面における窒素原子濃度は、当該層間絶縁膜の内部における窒素原子濃度より高ければいずれの値であってもよい。表面における窒素原子濃度が高いほど、導体の拡散を抑制する効果が高い傾向にある。なお、窒素原子濃度は、たとえばX線光電子分光法により測定することができる。この場合、窒素原子濃度は、元素比、すなわち膜を形成する全原子中の窒素原子の割合(%)として測定される。層間絶縁膜の表面の窒素原子濃度を増加させるために、後述するような窒素原子を含有するガスを当該表面に作用させる方法が好ましく用いられる。
(層間絶縁膜の製造方法)
次に、本発明の層間絶縁膜の製造方法について説明する。本発明の層間絶縁膜の製造方法は、上記化学式(1)で表されるボラジン化合物を原料として、化学的気相反応成長法(CVD法)により成膜する工程と、当該膜の表面に窒素原子を含有するガスを作用させる工程と、を含む。
本発明の層間絶縁膜の製造方法においては、まず上記化学式(1)で表されるボラジン化合物を原料として、化学的気相反応成長法(CVD法)により、基板または他の層の上に成膜する。
本発明の層間絶縁膜の製造方法によれば、膜表面の窒素原子濃度が高められており、孤立電子対が広がった膜表面を有する層間絶縁膜を得ることができる。このような層間絶縁膜を半導体装置に用いた場合、導体の拡散を抑制することができ、デバイスの信頼性を向上させることができる。また、膜形成にCVD法を用いることにより、上記原料であるボラジンガスが順次架橋しながら膜を形成するため、架橋密度を高くすることができ、膜の接着強度が増す。
CVD法においては、キャリアガスとしてヘリウム、アルゴンまたは窒素等を用い、上記化学式(1)で表されるボラジン化合物を成膜させる基板等の近傍へ移動させる。ここで、キャリアガスの流量は100〜1000sccmの範囲で任意に設定することができる。また、原料であるボラジン化合物は、加熱または減圧などにより気化させて用いられる。当該ボラジンガスの流量は5〜100sccmの範囲で任意に設定することができる。
上記のようにして基板または他の層の近傍に運ばれた上記原料ガスが、化学反応を伴って基板等に堆積することにより膜が形成されるが、化学反応を効率よく起こすために熱、プラズマまたはレーザー光等を用いることができ、これらを複合させて用いてもよい。
続く工程において、当該膜の表面に窒素原子を含有するガスを作用させる。このような表面処理を行なうことにより、ボラジン環同士を結合させる原子団に窒素原子を導入し、膜表面の窒素原子濃度が高めることができ、孤立電子対の広がった膜表面を形成することができる。
層間絶縁膜の表面に窒素原子を含有するガスを作用させて、当該膜表面の窒素濃度を高める具体的方法としては、たとえば次のような方法を挙げることができる。すなわち、層間絶縁膜が形成された基板等が入れられた反応容器内に窒素原子を含有するガスを導入し、この反応容器内でプラズマを発生させ、窒素原子を含有するガスおよび層間絶縁膜表面を活性化させる。当該活性化されたガスは、活性化された層間絶縁膜表面のボラジン環同士を結合させる原子団と結びついて、結果、層間絶縁膜表面の窒素原子濃度を高める。
このように、プラズマを発生させて窒素原子を含有するガスおよび層間絶縁膜表面を活性化させることにより、層間絶縁膜表面への窒素原子の導入がより容易かつ効率的になる。
ここで、窒素原子を含有するガスとしては、たとえば窒素、アンモニア、炭素数1または2のアルキル基を有する有機アミン、三フッ化窒素またはこれらの任意の組み合わせを挙げることができる。窒素原子を含有するガスの流量は、5〜100sccmの範囲で任意に設定することができる。
プラズマを用いる代わりに、またはプラズマとともに熱あるいは紫外線等の照射により窒素原子を含有するガスおよび層間絶縁膜表面を活性化させてもよい。
(半導体装置)
次に、本発明の半導体装置について説明する。本発明の半導体装置は、凹部を有し、当該凹部に第1の導体層が埋め込まれた第1の絶縁層と、第1の絶縁層上に形成され、貫通穴を有し、当該貫通穴に第2の導体層が埋め込まれた第2の絶縁層と、第2の絶縁層上に形成され、貫通穴を有し、当該貫通穴に第3の導体層が埋め込まれた第3の絶縁層と、を含む半導体装置であって、第1〜第3の絶縁層の少なくとも1つに、上記本発明の層間絶縁膜を使用した絶縁層であることを特徴とする。
本発明の半導体装置によれば、絶縁層として、表面の窒素原子濃度が内部の窒素原子濃度より高い層間絶縁膜を使用しているため、導体の拡散を抑制することができ、デバイスの信頼性を向上させることができる。また、機械強度が高い本発明の層間絶縁膜を半導体装置の絶縁層として用いることにより、半導体を製造する際に受ける外力によって破壊されにくくなり、信頼性の高い多層配線構造を形成することができる。
<実施形態1>
ここで、本発明の半導体装置の第1の実施形態を、図1を用いて説明する。図1は、本発明の第1の実施形態の半導体装置の概略断面図である。本発明の第1の実施形態の半導体装置は、基板1上に形成され、凹部を有し、当該凹部に第1の導体層3が埋め込まれた第1の絶縁層2と、第1の絶縁層2上に形成され、貫通穴を有し、当該貫通穴に第2の導体層5が埋め込まれた第2の絶縁層4と、第2の絶縁層4上に形成され、貫通穴を有し、当該貫通穴に第3の導体層7が埋め込まれた第3の絶縁層6と、キャップ層8からなる。第1の導体層3と第3の導体層7は、第2の導体層5によって接続されている。そして、上記第1〜第3の絶縁層の少なくとも1つに、本発明の層間絶縁膜を使用している。
次に、図1の構造の半導体装置の製造方法について説明する。まず、基板1上に当該分野で公知の方法により第1の絶縁層2を形成し、当該分野で公知の方法により、第1の絶縁層2に凹部を形成し、当該凹部中に第1の導体層3を埋め込む。ここで、第1の絶縁層2を本発明の層間絶縁膜からなる絶縁層とする場合には、上記したような膜の表面に窒素原子を含有するガスを作用させる工程を設けるが、この工程は第1の絶縁層2に凹部を設ける前であっても後であってよい。
ついで、当該第1の絶縁層2の上に当該分野で公知の方法により、第2の絶縁層4を形成し、さらに第2の絶縁層4の上に当該分野で公知の方法により、第3の絶縁層6を形成する。ここで、第2の絶縁層4を本発明の層間絶縁膜からなる絶縁層とする場合には、第3の絶縁層6を形成する前に上記したような膜の表面に窒素原子を含有するガスを作用させる工程を設ける。
ついで、当該分野で公知の方法により、第2の絶縁層4の貫通穴および第3の絶縁層6の貫通穴を形成し、第2の導体層5および第3の導体層7を埋め込む。第3の絶縁層6を本発明の層間絶縁膜からなる絶縁層とする場合には、両貫通穴を設ける前または後に、上記したような膜の表面に窒素原子を含有するガスを作用させる工程を設ける。ついで、当該分野で公知の方法により、第3の絶縁層6の上にキャップ層8を形成する。
このようにして形成された多層配線構造は高い機械強度を有するため、半導体装置の製造において、銅からなる導体層をCMP法により形成する際に損傷を受けにくくなる。その結果、デバイス動作時の故障や誤作動が起きにくくなるなど信頼性の向上が可能となる。
<実施形態2>
次に、本発明の半導体装置の第2の実施形態を、図2を用いて説明する。図2は、本発明の第2の実施形態の半導体装置の概略断面図である。本発明の第2の実施形態の半導体装置は、少なくとも第1の絶縁層2が有する凹部の内部壁面、第2の絶縁層4および第3の絶縁層6が有する貫通穴の内部壁面が、それぞれ導体拡散防止層9、10、11で覆われていること以外は、図1の半導体装置と同一である。
このように、導体拡散防止層を形成することにより、導体層を構成する銅の拡散を抑制することができ、デバイスの信頼性をより高くすることができる。
導体拡散防止層には、窒化タンタル(TaN)等を用いることができる。窒化タンタルを導体拡散防止層に用い、絶縁層に本発明の層間絶縁膜を用いた場合には、両者は窒素原子という共通の原子を含んでいるため、密着性に優れるという利点がある。
図2の半導体装置は、それぞれの導体層を形成する前に、当該分野で公知の方法により、導体拡散防止層を形成すること以外は、図1の半導体装置の製造方法と同一である。
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
(層間絶縁膜の製造)
<実施例1>
まず、キャリアガスとしてのヘリウムガスを、流量200sccmで、基板が置かれ、内部の圧力が100Paに維持された反応容器内へ導入した。ついで、原料ガスとして、蒸気温度が150℃のB,B,B,N,N,N−ヘキサメチルボラジンガスを、流量10sccmで、加熱されたガス導入口を通じて同じ反応容器内に導入した。次に、反応容器内に置かれた基板を300℃に加熱し、周波数13.56MHzのRFを300Wで稼動させてプラズマ化を形成した。このプラズマでボラジンガスを活性化させて1分間成膜を行い、膜厚250nmの膜を形成した。
次いで、上記層間絶縁膜が形成された基板が置かれ、2Paの真空度に設定された反応容器内に10sccmの流量で窒素を導入し、周波数13.56MHzのRFを300Wで稼動させて窒素ガスをプラズマ化させた。そして1分間、この反応容器内で層間絶縁膜に対してプラズマ処理を行なった。
このようにして得られた層間絶縁膜表面の窒素原子濃度は、元素比で、40.2%であり、層間絶縁膜内部の窒素原子濃度は34.6%であった。このことから本発明の製造方法により層間絶縁膜表面の窒素原子濃度が層間絶縁膜内部の窒素原子濃度より高い層間絶縁膜が提供されることがわかった。
<実施例2>
窒素原子を含有するガスとして、窒素ガスの代わりにアンモニアガスを用いること以外は実施例1と同様の方法により層間絶縁膜を製造したところ、層間絶縁膜表面の窒素原子濃度は、元素比で、37.2%であった。このことから実施例1と同様に、本発明の製造方法によれば層間絶縁膜表面の窒素原子濃度が層間絶縁膜内部の窒素原子濃度より高い層間絶縁膜が提供されることがわかった。
(半導体装置の製造)
図1に示される半導体装置を次のようにして製造した。まず、基板1上にボラジン骨格を含む第1の絶縁層2を形成した。ここで、ボラジン骨格を含む第1の絶縁層2の形成には、実施例1と同一の方法を用いた。次に、第1の導体層3を埋め込むための凹部をフォトリソグラフィー法とドライエッチング法により形成した。
次いで、第1の絶縁層2が形成された基板が置かれ、2Paの真空度に設定された反応容器内に10sccmの流量で窒素を導入し、周波数13.56MHzのRFを300Wで稼動させて窒素ガスをプラズマ化させた。そして1分間、この反応容器内で第1の絶縁層2に対してプラズマ処理を行い、第1の絶縁層2の表面の窒素原子濃度を高めた。
ついで、銅を成膜した後、CMP法により第1の導体層3を形成した。次に上記第1の絶縁層2および第1の導体層3の上に、ボラジン骨格を含む第2の絶縁層4および第3の絶縁層6を成膜した。ここでも、ボラジン骨格を含む第2の絶縁層4および第3の絶縁層6の形成には、実施例1と同一の方法を用いた。次に、フォトリソグラフィー法とドライエッチング法により第2の導体層5および第3の導体層7を埋め込むための貫通穴を形成した。
次に上記と同じ方法により、第3の絶縁層6の表面の窒素原子濃度を高めた。その後、この貫通穴内部に、銅を埋め込み、CMP法により第2の導体層5および第3の導体層7を形成する。最後に炭化シリコン(SiC)をCVD法により成膜して第3の絶縁層6の表面をキャップし、キャップ層8を形成して、図1の半導体装置を得た。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の第1の実施形態の半導体装置の概略断面図である。 本発明の第2の実施形態の半導体装置の概略断面図である。
符号の説明
1 基板、2 第1の絶縁層、3 第1の導体層、4 第2の絶縁層、5 第2の導体層、6 第3の絶縁層、7 第3の導体層、8 キャップ層、9,10,11 導体拡散防止層。

Claims (4)

  1. ボラジン骨格を含む層間絶縁膜であって、絶縁膜表面の窒素原子濃度が絶縁膜内部の窒素原子濃度より高いことを特徴とする層間絶縁膜。
  2. 下記化学式(1)
    Figure 2007324536
    (式中、R1〜R6は、それぞれ同一であっても異なっていてもよく、水素原子、炭素数1〜4のアルキル基、アルケニル基またはアルキニル基からそれぞれ独立して選択され、かつR1〜R6の少なくとも1つは水素原子でない)
    で表されるボラジン化合物を原料として、化学的気相反応成長法により成膜する工程と、
    該膜の表面に、窒素原子を含有するガスを作用させる工程と、を含むことを特徴とする層間絶縁膜の製造方法。
  3. 凹部を有し、該凹部に第1の導体層が埋め込まれた第1の絶縁層と、
    該第1の絶縁層上に形成され、貫通穴を有し、該貫通穴に第2の導体層が埋め込まれた第2の絶縁層と、
    該第2の絶縁層上に形成され、貫通穴を有し、該貫通穴に第3の導体層が埋め込まれた第3の絶縁層と、を含む半導体装置であって、
    該第1〜第3の絶縁層の少なくとも1つに、請求項1に記載の層間絶縁膜を使用した絶縁層であることを特徴とする半導体装置。
  4. 少なくとも前記第1の絶縁層が有する凹部の内部壁面、前記第2の絶縁層および前記第3の絶縁層が有する貫通穴の内部壁面は、導体拡散防止層で覆われていることを特徴とする請求項3に記載の半導体装置。
JP2006156313A 2006-06-05 2006-06-05 層間絶縁膜およびその製造方法、ならびに半導体装置 Withdrawn JP2007324536A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006156313A JP2007324536A (ja) 2006-06-05 2006-06-05 層間絶縁膜およびその製造方法、ならびに半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006156313A JP2007324536A (ja) 2006-06-05 2006-06-05 層間絶縁膜およびその製造方法、ならびに半導体装置

Publications (1)

Publication Number Publication Date
JP2007324536A true JP2007324536A (ja) 2007-12-13

Family

ID=38857026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006156313A Withdrawn JP2007324536A (ja) 2006-06-05 2006-06-05 層間絶縁膜およびその製造方法、ならびに半導体装置

Country Status (1)

Country Link
JP (1) JP2007324536A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008156029A1 (ja) * 2007-06-18 2008-12-24 Mitsubishi Heavy Industries, Ltd. 半導体装置の製造方法、半導体装置用絶縁膜及びその製造装置
WO2010001815A1 (ja) * 2008-06-30 2010-01-07 三菱重工業株式会社 半導体装置用絶縁膜、半導体装置用絶縁膜の製造方法及び製造装置、半導体装置及びその製造方法
US8785333B2 (en) 2012-08-23 2014-07-22 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2014175596A (ja) * 2013-03-12 2014-09-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置およびプログラム
JP2014183223A (ja) * 2013-03-19 2014-09-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置およびプログラム
JP2014220468A (ja) * 2013-05-10 2014-11-20 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2015126177A (ja) * 2013-12-27 2015-07-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
TWI506696B (zh) * 2012-09-11 2015-11-01 Hitachi Int Electric Inc A manufacturing method of a semiconductor device, a substrate processing device, and a recording medium
KR20210145856A (ko) * 2013-11-08 2021-12-02 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311548A (ja) * 2007-06-18 2008-12-25 Mitsubishi Heavy Ind Ltd 半導体装置の製造方法、半導体装置用絶縁膜及びその製造装置
WO2008156029A1 (ja) * 2007-06-18 2008-12-24 Mitsubishi Heavy Industries, Ltd. 半導体装置の製造方法、半導体装置用絶縁膜及びその製造装置
WO2010001815A1 (ja) * 2008-06-30 2010-01-07 三菱重工業株式会社 半導体装置用絶縁膜、半導体装置用絶縁膜の製造方法及び製造装置、半導体装置及びその製造方法
JP2010010516A (ja) * 2008-06-30 2010-01-14 Mitsubishi Heavy Ind Ltd 半導体装置用絶縁膜、半導体装置用絶縁膜の製造方法及び製造装置、半導体装置及びその製造方法
KR101181691B1 (ko) * 2008-06-30 2012-09-19 미쓰비시덴키 가부시키가이샤 반도체 장치용 절연막, 반도체 장치용 절연막의 제조 방법 및 제조 장치, 반도체 장치 및 그 제조 방법
US8288294B2 (en) 2008-06-30 2012-10-16 Mitsubishi Heavy Industries, Ltd. Insulating film for semiconductor device, process and apparatus for producing insulating film for semiconductor device, semiconductor device, and process for producing the semiconductor device
US8785333B2 (en) 2012-08-23 2014-07-22 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TWI506696B (zh) * 2012-09-11 2015-11-01 Hitachi Int Electric Inc A manufacturing method of a semiconductor device, a substrate processing device, and a recording medium
US9431240B2 (en) 2012-09-11 2016-08-30 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device
US9234277B2 (en) 2013-03-12 2016-01-12 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2014175596A (ja) * 2013-03-12 2014-09-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置およびプログラム
JP2014183223A (ja) * 2013-03-19 2014-09-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置およびプログラム
JP2014220468A (ja) * 2013-05-10 2014-11-20 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9412584B2 (en) 2013-05-10 2016-08-09 Hitachi Kokusai Electric Inc. Method of manufacturing a thin film having a high tolerance to etching and non-transitory computer-readable recording medium
KR20210145856A (ko) * 2013-11-08 2021-12-02 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
KR102480116B1 (ko) 2013-11-08 2022-12-23 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2015126177A (ja) * 2013-12-27 2015-07-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Similar Documents

Publication Publication Date Title
JP5482881B2 (ja) 半導体装置、および半導体装置の製造方法
JP2007324536A (ja) 層間絶縁膜およびその製造方法、ならびに半導体装置
JP4328725B2 (ja) 改良された信頼性を有する超低誘電率(k)誘電体を集積化する構造および方法
TWI291742B (en) Reliability improvement of SiOC etch stop with trimethylsilane gas passivation in Cu damascene interconnects
JP5349789B2 (ja) 多層配線の形成方法
JP4578332B2 (ja) 半導体装置およびその製造方法
JP2007281114A (ja) 半導体装置の製造方法および半導体装置
JP2001223269A (ja) 半導体装置およびその製造方法
JP2004095865A (ja) 半導体装置およびその製造方法
JP2007165428A (ja) 半導体装置の製造方法
JP4638140B2 (ja) 半導体素子の銅配線形成方法
JP2011151057A (ja) 半導体装置の製造方法
JP2007157959A (ja) 半導体装置の製造方法および半導体装置
JP2011082308A (ja) 半導体装置の製造方法
WO2010113375A1 (ja) 半導体装置及びその製造方法
JP2006024641A (ja) 半導体装置およびその製造方法
JP2014041946A (ja) 半導体装置の製造方法および半導体装置
US8334204B2 (en) Semiconductor device and manufacturing method therefor
US8877083B2 (en) Surface treatment in the formation of interconnect structure
JP5213897B2 (ja) 半導体装置の製造方法
TWI399811B (zh) 半導體元件及其製造方法
JP2010080607A (ja) 半導体装置の製造方法
JP2009094123A (ja) 半導体装置の製造方法
JP3843275B2 (ja) 半導体装置の製造方法
JP2007324537A (ja) 層間絶縁膜の製造方法および層間絶縁膜、ならびに半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090901