JPH0529312A

JPH0529312A - 半導体装置

Info

Publication number: JPH0529312A
Application number: JP18458391A
Authority: JP
Inventors: Akira Daihisa; 晃大久; Shigeru Harada; 繁原田; Masanori Obata; 正則小畑; Hiroshi Adachi; 廣士足達; Etsushi Adachi; 悦志足立
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-07-24
Filing date: 1991-07-24
Publication date: 1993-02-05

Abstract

(57)【要約】【目的】保護絶縁膜が発生する応力を小さくすること
を目的としている。【構成】配線１４の保護絶縁膜１９としてシリコンラ
ダー系樹脂膜１７とプラズマＣＶＤ法により形成したシ
リコン窒化膜１８で構成している。これにより、シリコ
ンラダー系樹脂膜１７の有する引張性応力とプラズマＣ
ＶＤ法により形成したシリコン窒化膜１８の有する圧縮
性応力が打ち消し合うように構成している。【効果】保護絶縁膜１９から配線１４に加わる応力を
軽減できるので、従来問題となっていた配線１４のスト
レスマクグレーション不良や欠損の発生を防止し、信頼
性の高い半導体装置を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置に関し、
特に半導体装置における素子構成表面部を被覆する保護
絶縁膜の改良構造に関するものである。

【０００２】

【従来の技術】半導体装置においては従来からよく知ら
れているように、半導体基板上に所期通りの素子構成を
形成させた後、この素子構成自体が外部から進入する水
分とか、あるいは外部から加えられる惧れのある応力な
どの外部環境によって変化したりしないようにするため
に、通常の場合、素子構成での表面部に対して、いわゆ
る保護絶縁膜を被覆させており、更に、この素子構成を
形成させて表面部を保護絶縁膜で被覆した半導体基板を
樹脂封止するとか、セラミックパッケージに収容して使
用するようにしているのが一般的な形態である。

【０００３】図３は例えば樹脂封止型による半導体装置
の概要構成を模式的に示した図である。図３において、
３１は半導体基板上に所要の各素子構成をそれぞれに形
成させた半導体チップ（以下、単にチップと呼ぶ）であ
って、このチップ３１での各素子構成の表面部に対して
は、保護絶縁膜３２を被覆させてある。また、３３は前
記チップ３１を載置固定させるダイパッド部３３ａ、お
よび図示しない外部回路と接続させるための各リード部
３３ｂとからなるリードフレーム、３４はチップ３１の
各電極と各リード部３３ｂとをそれぞれに接続するボン
ディングワイヤであり、更に、３５は前記各リード部の
所要部を含むチップ３１を封止して各部から保護する樹
脂封止材である。

【０００４】しかして、前記従来例による半導体装置で
のチップ３１の構造につき、これが例えば、ＭＯＳ型Ｉ
Ｃである場合を例にとって、次に図４を参照して具体的
に述べる。図４は図３に示した半導体装置における破線
で囲んだＢ部の詳細構成を示す図である。図４におい
て、６はシリコン単結晶などからなる半導体基板であ
り、６ａは半導体基板６の主面上に拡散形成されたドレ
イン、６ｂは同様に形成されたソース、７は各素子間を
電気的に分離する厚いフィールド絶縁膜を示している。

【０００５】また、８はこれらの上に選択的に形成され
てキャパシタ電極となる第１ゲート、９はこの第１ゲー
ト８および半導体基板６上に形成されて一部がゲート酸
化膜となる薄いシリコン酸化膜であり、１０はこれらの
上に選択的に形成されてワードラインとなる第２ゲー
ト、１１ａ，１１ｂはそれぞれ層間絶縁膜である。１３
は１１ａに開口して形成したコンタクト孔である。

【０００６】更に、１２は前記層間絶縁膜１１ａに開口
されたコンタクト孔１３を通しドレイン６ａに接続され
てビットラインとなるポリシリコン層であり、１４は前
記層間絶縁膜１１ｂ上にそれぞれ選択的に形成されたア
ルミニウムによる各配線であって、この構成の場合、こ
れらの各配線１４を含む層間絶縁膜１１ｂ上には、保護
絶縁膜２を被覆してある。

【０００７】先にも述べたように、通常の場合、チップ
１での各配線１４を含む素子表面全体を保護絶縁膜２に
より被覆させているが、素子自体の高集積化、微細化の
進展に伴い、現在では、この保護絶縁膜２についても、
更により一層の高耐湿性、高信頼性が要求されるように
なってきている。

【０００８】そのため、従来の半導体装置において、保
護絶縁膜２としては化学的気相成長法（以下、ＣＶＤ法
と呼ぶ）の一種であるプラズマＣＶＤ法によるシリコン
窒化膜、あるいは、プラズマＣＶＤ法によるシリコン酸
化膜が一般に使用されているが、これは、これらの膜が
耐湿性・機械的強度等の保護絶縁膜としての性能に優れ
た膜であるためである。しかし、その反面、これらの膜
は高い圧縮性応力を有するために、下地への影響、特に
金属配線のストレスマイグレーションと呼ばれる断線不
良や欠損の発生等の配線不良を引き起こす要因となって
いた。

【０００９】次に、図１１及び図１２を用いて高い圧縮
性応力による下地への影響、特に金属配線のストレスマ
イグレーションと呼ばれる断線不良や欠損の発生等の配
線不良について説明する。図４に示した半導体装置にお
ける保護絶縁膜２の被覆堆積部分であるところの破線で
囲んだＡ部の拡大した詳細構成を図１１に示し、また図
１２（ａ）及び図１２（ｂ）に図１１をＺ方向よりみた
平面図と、金属配線のストレスマイグレーション１及び
欠損１の発生態様の図を示す。

【００１０】図１１においてσ₁は圧縮性応力、σ₂は
引張性応力を示す。すなわち、図１１に見られるよう
に、保護絶縁膜２が高い圧縮応力を有する場合、下地と
なる金属配線１４には引張応力が生じるので、金属配線
１４内の空孔濃度が増加し、これが、金属配線１４の結
晶粒界を拡散して、力学的ポテンシャルの低い部分に集
中するため、図１２（ａ）に示すようなストレスマイグ
レーション１５のような断線不良や図１２（ｂ）に示す
欠損１６のよう配線の変形を引き起こす。このような、
ストレスマイグレーション１５や欠損１６は半導体装置
の電気的特性を大きく劣化させることになる。

【００１１】また、このような各金属配線１４に発生す
るストレスマイグレーション１５及び欠損１６は、半導
体装置の高密度集積化による微細化、高機能化に伴っ
て、配線形状、構造が複雑化するほど顕著に現れる。

【００１２】次に、図４に示した半導体装置の製造工程
を図５乃至図１０に基づいて順次に説明する。図５乃至
図１０において図１と同一符号は同一内容を示す。

【００１３】まず、半導体基板６、この場合は、Ｐ型の
半導体基板を熱酸化させて全面に薄いシリコン酸化膜を
形成させた後、この薄いシリコン酸化膜上の全面にシリ
コン窒化膜を所定の膜厚で形成する。フォトリソグラフ
ィ及びエッチング技術によって、このシリコン窒化膜を
選択的にパターニング除去し、再度半導体基板６を熱酸
化させて、シリコン窒化膜の除去部分に厚いフィールド
酸化膜７を形成させ、その後マスクとしたシリコン窒化
膜パターンを除去する（図５）。

【００１４】次に、半導体基板６の全面に対して、ＣＶ
Ｄ法により、多結晶シリコン膜を形成する。多結晶シリ
コン膜を選択的にパターニング除去すると共に、引き続
き下地側の薄いシリコン酸化膜をも同様に除去して、第
１ゲート８を形成する（図６）。

【００１５】ついで、半導体基板６を再度熱酸化させ
て、半導体基板６及び第１ゲート８上に一部がゲート酸
化膜となる薄いシリコン酸化膜９を形成させる。続い
て、ＣＶＤ法などにより、この薄いシリコン酸化膜９上
の全面に多結晶シリコン膜を所定の膜厚で堆積させ、そ
の後フォトリソグラフィ及びエッチング技術によってこ
の多結晶シリコン膜を選択的にパターニング除去し、半
導体基板６側に１個、第１ゲート８側に２個、計３個の
各第２ゲート１０を形成さる。この状態で、Ｎ型の不純
物、例えば、リン（Ｐ）、ヒ素（Ａｓ）などを選択的に
イオン注入することにより、半導体基板１上における第
２ゲート１０の両側にあって、ドレイン６ａ及びソース
６ｂとなる領域をそれぞれに形成する（図７）。

【００１６】次に、ＣＶＤ法などにより、各第２ゲート
１０を被覆する様にして、薄いシリコン酸化膜９の全面
に下層側の層間絶縁膜１１ａを形成した上で、フォトリ
ソグラフィ及びエッチング技術により層間絶縁膜１１ａ
と薄いシリコン酸化膜９を順次選択的にパターニング除
去し、前記ドレイン６ａの一部にコンタクト孔１３を開
口させてドレイン６ａの一部を露出させる。次いで、再
度ＣＶＤ法などにより、前記コンタクト孔１３内に埋め
るように層間絶縁膜１１ａ上の全面に多結晶シリコン膜
を所定の膜厚で堆積させ、その後フォトリソグラフィ及
びエッチング技術により、この多結晶シリコン膜を選択
的にパターニング除去することで、その一部を前記ドレ
イン６ａに接続させたビットライン１２を形成する。ビ
ットライン１２を被覆するように上層側の層間絶縁膜１
１ｂを堆積する（図８）。

【００１７】その後、スパッタ法などにより、上層側の
層間絶縁１１ｂ上の全面にアルミニウム膜を形成させ、
その後フォトリソグラフィ及びエッチング技術により、
このアルミニウム膜を選択的にパターニング除去して各
配線１４をそれぞれに形成する。（図９）。

【００１８】最後に、プラズマＣＶＤ法などにより保護
絶縁膜２を形成し、これらの全面を保護絶縁膜２によっ
て被覆保護する。ここで、保護絶縁膜２としては、通常
の場合、シリコン窒化膜あるいはシリコン酸化膜などが
用いられている。そして、前者のシリコン窒化膜を用い
る場合にあっては、プラズマＣＶＤ法によって、３００
〜４００℃程度の処理温度で、反応ガスとしてシラン
（ＳｉＨ₄）及びアンモニア（ＮＨ₃）の混合ガス、あ
るいはシラン（ＳｉＨ₄）及びアンモニア（ＮＨ₃）、
窒素（Ｎ₂）の混合ガスにより保護絶縁膜２を堆積させ
て形成し、後者のシリコン酸化膜を用いる場合にあって
は、プラズマＣＶＤ法によって、３００〜４００℃程度
の処理温度で、反応ガスとしてシラン（ＳｉＨ₄）及び
酸素（Ｏ₂）の混合ガス、あるいはシラン（ＳｉＨ₄）
及び亜酸化窒素（Ｎ₂Ｏ）の混合ガスにより、保護絶縁
膜２を堆積させて形成するのである。（図１０）。

【００１９】そして、このようにして図３に示したチッ
プ３１が形成され、形成されたチップ３１については、
その後所定の処理を施した上で、リードフレームのダイ
パッド部３３ａに載置固定させると共に、同チップ３１
の各電極と各リード部３３ｂとをそれぞれボンディング
ワイヤ３４により接続させ、かつ各リード部３３ｂの所
要部を含み、これらを樹脂封止材３５により樹脂封止し
て所期通りの半導体装置を構成させるのである。

【００２０】

【発明が解決しようとする課題】従来の半導体装置は以
上のようにして構成されており、チップ３１における各
配線１４を含む素子表面部全体を耐湿性・機械強度等の
性能に優れた保護絶縁膜２により被覆させているが、こ
れらの膜は高い圧縮性応力を有するため、ストレスマイ
グレーション１５や欠損１６の発生等の配線不良を引き
起こす要因となっており、半導体装置の電気的特性を大
きく劣化させる。また、このような各金属配線１４に発
生するストレスマイグレーション１５及び欠損１６は、
半導体装置の高密度集積化による微細化、高機能化に伴
って、配線形状や構造が複雑化するほど顕著に現れるも
のであり、この半導体装置における信頼性の面で大きな
問題点となっている。

【００２１】この発明は上記のような問題点を解消する
ためになされたもので、保護絶縁膜により、チップ表面
分の金属配線にストレスマイグレーション不良や欠損不
良を発生させることのない半導体装置を得ることを目的
としている。

【００２２】

【課題を解決するための手段】この発明に係る半導体装
置は、半導体基板上に形成された半導体素子の表面部を
保護絶縁膜で覆っており、前記保護絶縁膜が圧縮性応力
を有する膜と、引張性応力を有する膜とで構成されたこ
とを特徴とする。

【００２３】

【作用】この発明における半導体装置では、圧縮性応力
を有する膜と、引張性応力を有する膜とで保護絶縁膜を
構成したので、これらの各膜の有する応力は相殺し合う
ことになり、例えば半導体基板上の表面部に形成された
金属配線を保護絶縁膜で覆う場合、絶縁保護膜から半導
体基板上の表面部の金属配線へ与える応力は低減され
る。従って、金属配線のストレスマイグレーション及び
欠損を発生させることのない、耐湿性・機械的強度に優
れた保護絶縁膜を形成することができるのである。

【００２４】

【実施例】以下、この発明に係る半導体装置の一実施例
につき、図１乃至図２を参照して詳細に説明する。図１
はこの実施例を適用した半導体装置の要部構造を模式的
に示す断面図である。

【００２５】図１において図４と同一符号は同一内容を
示している。図において６はシリコン単結晶などからな
る半導体基板であり、６ａはこの半導体基板６の主面上
に拡散形成されたドレイン、６ｂは同様に形成されたソ
ース、７は各素子間を電気的に分離する厚いフィールド
絶縁膜である。

【００２６】また、８はこれらの上に選択的に形成され
てキャパシタ電極となる第１ゲート、９はこの第１ゲー
ト８及び半導体基板６上に形成されて一部がゲート酸化
膜となる薄いシリコン酸化膜であり、１０はこれらの上
に選択的に形成されてワードラインとなる第２ゲート、
１１ａ，１１ｂはそれぞれ層間絶縁膜である。１３は１
１ａに開口して形成したコンタクト孔である。

【００２７】更に、１２は層間絶縁膜１１ａに開孔され
たコンタクト孔１３を通しドレイン６ａに接続されてビ
ットラインとなるポリシリコン層であり、１４は層間絶
縁膜１１ａ上にそれぞれ選択的に形成されたアルミニウ
ムによる各配線である。

【００２８】そしてまた、１９はここでの対象となる表
面部、すなわち各配線１４を含む上層側の層間絶縁膜１
１ｂ上に形成される保護絶縁膜であって、この保護絶縁
膜１９については、この実施例の場合、一般式

【００２９】

【化１】

【００３０】（式中、Ｒ₁はフェニル基または低級アル
キル基であり、Ｒ₁は同種でもよく、異種でもよい。Ｒ
₂は水素原子または低級アルキル基であり、Ｒ₂は同種
でもよく、異種でもよい。ｎは２０〜１０００の整数を
示す。）で示されるシリコンラダー系樹脂と、プラズマ
ＣＶＤ法により形成した絶縁膜とを積層に堆積させて形
成したものである。

【００３１】しかして、図１に示す半導体装置における
製造方法ついては、各配線１４を形成するまでの工程
が、従来の半導体装置での各配線１４を形成するまでの
工程、換言すると、前記図５乃至図９までの工程と全く
同一である。以下、従来の半導体装置の製造方法での各
配線１４を形成する工程に引き続いて、この実施例によ
る製造方法の場合には、図２（ａ）乃至図２（ｃ）に示
す主要な製造工程を順次に経て製造される。

【００３２】すなわち、まず、従来の製造方法の図９に
おいて、上層側の層間絶縁膜１１ｂ上の全面に各配線１
４をそれぞれに形成した後（図２（ａ））、これらの各
配線１４を含む上層側の層間絶縁膜１１ｂ上にあって、
一般式が化１で示されるシリコンラダー系樹脂を例えば
回転塗布法を用いて塗布形成する。すなわち、シリコン
ラダー系樹脂に有機溶剤を加えた、シリコンラダー系樹
脂塗布液を用い、各配線１４まで形成された素子上に回
転塗布を行い、その後１５０℃〜５００℃程度の温度で
焼成を行い、塗布液中の溶剤を揮発、硬化させシリコン
ラダー系樹脂膜１７を形成する。このとき、このシリコ
ンラダー系樹脂膜１７は引張り応力σ₂を有している。
すなわちこの状態では各配線１４には圧縮性応力が加わ
ることになる（図２（ｂ））。

【００３３】次に、前記第１層目のシリコンラダー系樹
脂膜１７上に、例えば３００℃〜４００℃程度の処理温
度で、反応ガスとしてシラン（ＳｉＨ₄）及びアンモニ
ア（ＮＨ₃）の混合ガス、あるいはシラン（ＳｉＨ₄）
及びアンモニア（ＮＨ₃）及び窒素（Ｎ₂）の混合ガス
を用いて、プラズマＣＶＤ法により、シリコン窒化膜な
どの絶縁膜１８を堆積する。このとき、このプラズマＣ
ＶＤ法により形成した絶縁膜１８は圧縮性の応力σ₁を
有している。（図２（ｃ））。

【００３４】従って、シリコンラダー系樹脂膜１７に有
する引張性応力σ₂とその上層に堆積したプラズマＣＶ
Ｄ法により形成した絶縁膜１８の有する圧縮性の応力σ
₁が相殺しあうことにより、各配線１４に加わる応力は
低減される。

【００３５】これらのシリコンラダー系樹脂膜１７とプ
ラズマＣＶＤ法により形成した絶縁膜１８とを積層に堆
積して保護絶縁膜１９とし、このようにして、前記各配
線を含む表面部に、所期通りの保護絶縁膜１９を被覆さ
せたチップを形成させるのであり、かつここでも、特に
図示していないが、従来の製造方法の場合と全く同様
に、その後このチップに対して所定の処理を施した上
で、これをリードフレームのダイパッド部に載置固定さ
せると共に、同チップの各電極と各リード部とをそれぞ
れボンディングワイヤにより接続させ、かつ各リード部
の所要部を含み、これらを樹脂封止材により樹脂封止し
て半導体装置を構成させるのである。

【００３６】従って、上記のように製造されるこの実施
例構成のチップでは、各配線１４を含む表面部の全体に
対して、シリコンラダー系樹脂膜１７とプラズマＣＶＤ
法により形成した絶縁膜１８を積層に堆積させた保護絶
縁膜１９により被覆させたので、シリコンラダー系樹脂
膜１７とプラズマＣＶＤ法により形成した絶縁膜１８が
有している膜特性、すなわち前者の有する引張性応力σ
₂と後者の有する圧縮性応力σ₁が相互に打ち消し合う
ことになり、チップ１の表面部における各配線１４に与
える応力を低減して被覆することができるので、従来の
ような各配線１４でのストレスマイグレーション１５や
欠損１６の発生を防止し得るのである。

【００３７】なお、前記実施例においては、プラズマＣ
ＶＤ法により形成した絶縁膜１８の一例としてシリコン
窒化膜を用いる場合について述べたが、シリコン酸化
膜、例えば反応ガスとしてシラン（ＳｉＨ₄）及び酸素
（Ｏ₂）の混合ガス、あるいはシラン（ＳｉＨ₄）及び
亜酸化窒素（Ｎ₂Ｏ）の混合ガスにより３００℃〜４０
０℃程度の温度でプラズマＣＶＤ法により形成するシリ
コン酸化膜や、有機シラン、例えばＴＥＯＳ（テトラエ
トキシシラン）と酸素（Ｏ₂）の混合ガスにより３００
℃〜４００℃程度の温度でプラズマＣＶＤ法により形成
するシリコン酸化膜等他の圧縮性応力を有する膜を用い
ても上記実施例と同様な効果を奏する。

【００３８】また、上記実施例においては、各配線１４
の材料がアルミニウムである場合について述べたが、こ
れらの各配線１４の材料としては、アルミニウムと銅
（Ｃｕ）の合金、あるいはアルミニウムと銅（Ｃｕ）と
シリコン（Ｓｉ）の合金であってもよく、他の材料、例
えば、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデ
ン（Ｍｏ）などの高融点金属とか、これらのシリサイド
金属（ＷＳｉ₂、ＴｉＳｉ₂、ＭｏＳｉ₂）など、ある
いは多結晶シリコンであってもよく、上記実施例と同様
な効果を奏する。

【００３９】

【発明の効果】以上のように、この発明によれば、半導
体装置は、半導体基板上に形成された半導体素子の表面
部を保護絶縁膜で覆っており、前記保護絶縁膜が圧縮性
応力を有する膜と、引張性応力を有する膜とで構成した
ので、圧縮性応力を有する膜と引張性応力を有する膜と
が有する応力を互いに打ち消し合うこととなり、半導体
基板上に形成された素子や配線を前記の保護絶縁膜で覆
う場合、素子や各配線を低応力で被覆することが可能と
なる。すなわち、従来の半導体装置におけるような、各
配線でのストレスマイグレーション不良や欠損の発生が
解消されるので、この結果、半導体装置における信頼性
を格段に向上できる優れた効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による半導体装置の要部構
造を示した断面図である。

【図２】図１に示した半導体装置の製造プロセスを説明
するための断面図である。

【図３】従来の半導体装置の概要を示す断面図である。

【図４】従来の半導体装置の要部構造を示した断面図で
ある。

【図５】図４に示した従来の半導体装置の製造プロセス
を説明するための断面図である。

【図６】図４に示した従来の半導体装置の製造プロセス
を説明するための断面図である。

【図７】図４に示した従来の半導体装置の製造プロセス
を説明するための断面図である。

【図８】図４に示した従来の半導体装置の製造プロセス
を説明するための断面図である。

【図９】図４に示した従来の半導体装置の製造プロセス
を説明するための断面図である。

【図１０】図４に示した従来の半導体装置の製造プロセ
スを説明するための断面図である。

【図１１】従来の保護絶縁膜の問題点を説明するために
図４に示した従来の半導体装置のＡ部を拡大した断面図
である。

【図１２】従来の保護絶縁膜の問題点を説明するために
図１１に示した従来の半導体装置をＺ方向から眺めた平
面図である。

【符号の説明】

６半導体基板６ａドレイン６ｂソース７フィールド絶縁膜８第１ゲート９シリコン酸化膜１０第２ゲート１１ａ，１１ｂ層間絶縁膜１２ポリシリコン層１３コンタクト孔１４配線１９保護絶縁膜１７シリコンラダー系樹脂膜１８プラズマＣＶＤ法により形成したシリコン窒化膜

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成３年１１月２０日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正内容】

【００１７】その後、スパッタ法などにより、上層側の
層間絶縁１１ｂ上の全面にアルミニウム膜を形成させ、
その後フォトリソグラフィ及びエッチング技術により、
このアルミニウム膜を選択的にパターニング除去して各
配線１４をそれぞれに形成する（図９）。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１８

【補正方法】変更

【補正内容】

【００１８】最後に、プラズマＣＶＤ法などにより保護
絶縁膜２を形成し、これらの全面を保護絶縁膜２によっ
て被覆保護する。ここで、保護絶縁膜２としては、通常
の場合、シリコン窒化膜あるいはシリコン酸化膜などが
用いられている。そして、前者のシリコン窒化膜を用い
る場合にあっては、プラズマＣＶＤ法によって、３００
〜４００℃程度の処理温度で、反応ガスとしてシラン
（ＳｉＨ₄）及びアンモニア（ＮＨ₃）の混合ガス、あ
るいはシラン（ＳｉＨ₄）及びアンモニア（ＮＨ₃）、
窒素（Ｎ₂）の混合ガスにより保護絶縁膜２を堆積させ
て形成し、後者のシリコン酸化膜を用いる場合にあって
は、プラズマＣＶＤ法によって、３００〜４００℃程度
の処理温度で、反応ガスとしてシラン（ＳｉＨ₄）及び
酸素（Ｏ₂）の混合ガス、あるいはシラン（ＳｉＨ₄）
及び亜酸化窒素（Ｎ₂Ｏ）の混合ガスにより、保護絶縁
膜２を堆積させて形成するのである（図１０）。

【手続補正４】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】

───────────────────────────────────────────────────── フロントページの続き (72)発明者足達廣士尼崎市塚口本町８丁目１番１号三菱電機株式会社生産技術研究所内 (72)発明者足立悦志尼崎市塚口本町８丁目１番１号三菱電機株式会社生産技術研究所内

Claims

【特許請求の範囲】【請求項１】半導体基板上に形成された半導体素子の
表面部を保護絶縁膜で覆った半導体装置であって、前記保護絶縁膜が、圧縮性応力を有する膜と、引張性応力を有する膜と、で構成されたことを特徴とする半導体装置。