JPS63111648A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS63111648A JPS63111648A JP25896986A JP25896986A JPS63111648A JP S63111648 A JPS63111648 A JP S63111648A JP 25896986 A JP25896986 A JP 25896986A JP 25896986 A JP25896986 A JP 25896986A JP S63111648 A JPS63111648 A JP S63111648A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- semiconductor device
- aluminum
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 45
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 45
- 150000004767 nitrides Chemical class 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 5
- 238000002161 passivation Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 18
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 claims 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000010406 interfacial reaction Methods 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- -1 aluminum-silicon-titanium Chemical compound 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体装置およびその製造方法に関し、特に
配線上に形成される絶縁膜の構造に関するものである。
配線上に形成される絶縁膜の構造に関するものである。
［従来の技術］
第２図は、従来の半導体装置の構造を示す断面図である
。
。
図において、シリコン基板１中にトランジスタ構造等が
形成されており、シリコン基板１表面にスパッタ法、Ｃ
ＶＤ法などにより絶縁ｌ１２が形成されている。絶縁膜
２の所定部には、この絶縁膜をエツチングすることによ
ってシリコン基板１と電気的接続をとるためのコンタク
トホール３が形成されている。絶縁ＩＩ２表面およびコ
ンタクトホール３に、スパッタ法、蒸着法などによりア
ルミニウム配線４０が形成されている。絶縁膜２表面お
よびアルミニウム配線４０表面に、ＣＶＤ法、スパッタ
法などによりプラズマ酸化膜からなるパッシベーション
［１５０が形成されている。パッシベーション膜５０は
、シリコン基板１中に形成されているトランジスタなど
の性能を悪化させるナー５＝ トリウムなどの不純物の侵入を防ぐ作用〈ブロッキング
、ゲッタリング効果など）をし、また、アルミニウム配
線４０を腐蝕させる水分などの侵入を防いで、半導体装
置の信頼性を高めるのに重要な働きをしている。
形成されており、シリコン基板１表面にスパッタ法、Ｃ
ＶＤ法などにより絶縁ｌ１２が形成されている。絶縁膜
２の所定部には、この絶縁膜をエツチングすることによ
ってシリコン基板１と電気的接続をとるためのコンタク
トホール３が形成されている。絶縁ＩＩ２表面およびコ
ンタクトホール３に、スパッタ法、蒸着法などによりア
ルミニウム配線４０が形成されている。絶縁膜２表面お
よびアルミニウム配線４０表面に、ＣＶＤ法、スパッタ
法などによりプラズマ酸化膜からなるパッシベーション
［１５０が形成されている。パッシベーション膜５０は
、シリコン基板１中に形成されているトランジスタなど
の性能を悪化させるナー５＝ トリウムなどの不純物の侵入を防ぐ作用〈ブロッキング
、ゲッタリング効果など）をし、また、アルミニウム配
線４０を腐蝕させる水分などの侵入を防いで、半導体装
置の信頼性を高めるのに重要な働きをしている。
第３図は、従来の他の半導体装置の構造を示す断面図で
ある。
ある。
図において、絶縁膜２表面およびアルミニウム配置４０
表面に、ＣＶＤ法、スパッタ法などによりプラズマ酸化
膜などからなる下敷パッシベーション膜７が形成されて
いる。下敷パッシベーション膜７表面に塗布平坦化法に
より５ＯＧ（Ｓｐｌｎ−ｏｎ Ｇ １ａｓｓ）膜８０
が形成されている。ＳＯＧ膜８０表面に、ＣＶＤ法、ス
パッタ法などによりプラズマ酸化膜からなるパッシベー
ション膜５１が形成されている。そして、パッシベーシ
ョン膜５１とＳＯＧ膜８膜上０敷パッシベーション膜７
とからパッシベーション膜５１／５ｏＧＩＩ８０／下敷
パツシベーシミン膜７の３層パッシベーション１ｍが形
成されている。この３層バツシベーシ６一 コン構造は、第２図の構造に示した通常のパッシベーシ
ョン膜５０と同様、ナトリウムなどの不純物や水分の侵
入を防ぐ働きを持つ他、ＳＯＧ膜８膜厚０りコンタクト
ホール３のアルミニウム配線の段差部など断面形状が平
坦化され、その上に形成されるパッシベーション膜５１
にクラックなどの欠陥が発生しにくくなり半導体装置の
信頼性が向上する。また、下敷パッシベーション膜７は
アルミニウム配線４０とＳＯＧ膜８膜厚０界面反応を防
ぎ、アルミニウム配線４０間の電流リークやＳＯＧ膜８
膜厚０クラックの発生を抑制する作用をする。また、Ｓ
ＯＧ膜８膜厚０膜化され、十分な耐湿性および不純物の
ブロッキング効果を持つような場合には、パッシベーシ
ョン膜５１は不要となりＳＯＧ膜８０／下敷パッシベー
ション膜７の２層パッシベーション構造を採用すること
もできる。
表面に、ＣＶＤ法、スパッタ法などによりプラズマ酸化
膜などからなる下敷パッシベーション膜７が形成されて
いる。下敷パッシベーション膜７表面に塗布平坦化法に
より５ＯＧ（Ｓｐｌｎ−ｏｎ Ｇ １ａｓｓ）膜８０
が形成されている。ＳＯＧ膜８０表面に、ＣＶＤ法、ス
パッタ法などによりプラズマ酸化膜からなるパッシベー
ション膜５１が形成されている。そして、パッシベーシ
ョン膜５１とＳＯＧ膜８膜上０敷パッシベーション膜７
とからパッシベーション膜５１／５ｏＧＩＩ８０／下敷
パツシベーシミン膜７の３層パッシベーション１ｍが形
成されている。この３層バツシベーシ６一 コン構造は、第２図の構造に示した通常のパッシベーシ
ョン膜５０と同様、ナトリウムなどの不純物や水分の侵
入を防ぐ働きを持つ他、ＳＯＧ膜８膜厚０りコンタクト
ホール３のアルミニウム配線の段差部など断面形状が平
坦化され、その上に形成されるパッシベーション膜５１
にクラックなどの欠陥が発生しにくくなり半導体装置の
信頼性が向上する。また、下敷パッシベーション膜７は
アルミニウム配線４０とＳＯＧ膜８膜厚０界面反応を防
ぎ、アルミニウム配線４０間の電流リークやＳＯＧ膜８
膜厚０クラックの発生を抑制する作用をする。また、Ｓ
ＯＧ膜８膜厚０膜化され、十分な耐湿性および不純物の
ブロッキング効果を持つような場合には、パッシベーシ
ョン膜５１は不要となりＳＯＧ膜８０／下敷パッシベー
ション膜７の２層パッシベーション構造を採用すること
もできる。
［発明が解決しようとする問題点］
ところで、従来の半導体装置は以上のように構成されて
いるので、第３図に示したような構造では、コンタクト
ホール３の微細化が進みその直径が１．５μ−以下にな
ると、コンタクトホール３底部付近でパッシベーション
膜の膜厚が十分に得られなくなってそのカバレッジ（被
覆性）が悪化していき、パッシベーション膜５０にクラ
ック６などの欠陥が発生しやすくなり、このため半導体
装置の耐湿性が低下するなどの問題点があった。
いるので、第３図に示したような構造では、コンタクト
ホール３の微細化が進みその直径が１．５μ−以下にな
ると、コンタクトホール３底部付近でパッシベーション
膜の膜厚が十分に得られなくなってそのカバレッジ（被
覆性）が悪化していき、パッシベーション膜５０にクラ
ック６などの欠陥が発生しやすくなり、このため半導体
装置の耐湿性が低下するなどの問題点があった。
また、第４図に示すような構造では、ＳＯＧ膜８膜厚０
りコンタクトホール３のアルミニウム配線の段差部など
断面形状を平坦化するため、パッシベーション膜５１に
クラックなどが発生しなくなり半導体装置の信頼性の低
下を抑制することができるが、５ＯＧＩＩＩ８０に加え
て下敷パッシベーション膜７を形成しなレプればならな
いので処理時間、時間、コストの面でマイナスとなって
いた。
りコンタクトホール３のアルミニウム配線の段差部など
断面形状を平坦化するため、パッシベーション膜５１に
クラックなどが発生しなくなり半導体装置の信頼性の低
下を抑制することができるが、５ＯＧＩＩＩ８０に加え
て下敷パッシベーション膜７を形成しなレプればならな
いので処理時間、時間、コストの面でマイナスとなって
いた。
この発明は上記のような問題点を解消するためになされ
たもので、絶縁膜にクラッタなどの欠陥が発生すること
による半導体内の信頼性の低下を抑制できるとともに、
低コストで製造できる半導体装置を得ることを目的とす
る。
たもので、絶縁膜にクラッタなどの欠陥が発生すること
による半導体内の信頼性の低下を抑制できるとともに、
低コストで製造できる半導体装置を得ることを目的とす
る。
［問題点を解決するための手段］
この発明に係る半導体装置は、導電性体と、導電性体表
面に形成される絶縁膜と、絶縁膜の所定部のコンタクト
ホールに形成される配線と、配線表面に形成される酸化
膜または窒化膜と、絶縁膜表面、および酸化膜または窒
化膜表面に形成される５ＯＧＩＩとを備えたものである
。
面に形成される絶縁膜と、絶縁膜の所定部のコンタクト
ホールに形成される配線と、配線表面に形成される酸化
膜または窒化膜と、絶縁膜表面、および酸化膜または窒
化膜表面に形成される５ＯＧＩＩとを備えたものである
。
この発明に係る半導体装置の製造方法は、導電性体表面
に絶縁膜を形成し、絶縁膜の所定部に導電性体と電気的
に接続をとるためのコンタクトホールを形成し、コンタ
クトホールに配線を形成し、配線表面に酸化膜または窒
化膜を形成し、絶縁膜表面、および酸化膜表面または窒
化膜表面にＳＯＧ膜を形成する方法である。
に絶縁膜を形成し、絶縁膜の所定部に導電性体と電気的
に接続をとるためのコンタクトホールを形成し、コンタ
クトホールに配線を形成し、配線表面に酸化膜または窒
化膜を形成し、絶縁膜表面、および酸化膜表面または窒
化膜表面にＳＯＧ膜を形成する方法である。
［作用］
この半導体装置の発明においては、酸化膜または窒化膜
は、配線表面を不活性化して配線と５ＯＧｌＫとの界面
反応を防ぎ、配線間の電流のリークやＳＯＧ膜でのクラ
ックの発生を抑制する。
は、配線表面を不活性化して配線と５ＯＧｌＫとの界面
反応を防ぎ、配線間の電流のリークやＳＯＧ膜でのクラ
ックの発生を抑制する。
また、ＳＯＧ膜はコンタクトホールの配線の段差部など
断面形状を平坦化する。
断面形状を平坦化する。
この半導体装置の製造方法の発明においては、配線表面
に、配線と８００ｍとの界面反応を防ぐための酸化膜ま
たは窒化膜を形成し、絶縁膜表面、および酸化膜または
窒化膜表面に、コンタクトホールの配線の段差部など断
面形状を平坦化するための５ＯＧＩＩＱを形成する。
に、配線と８００ｍとの界面反応を防ぐための酸化膜ま
たは窒化膜を形成し、絶縁膜表面、および酸化膜または
窒化膜表面に、コンタクトホールの配線の段差部など断
面形状を平坦化するための５ＯＧＩＩＱを形成する。
［実施例］
以下、この発明の実施例を図について説明する。
なお、この実施例の説明において、従来の技術の説明と
重複する部分については適宜その説明を省略する。
重複する部分については適宜その説明を省略する。
第１Ａ図〜第１Ｅ図は、この発明の実施例である半導体
装置の製造方法を示す工程断面図である。
装置の製造方法を示す工程断面図である。
この製造方法について説明すると、まず、シリコン基板
１表面にスパッタ法、ＣＶＤ法などにより絶縁膜２を形
成する。次に、絶縁膜２の所定部をエツチングしてシリ
コン基板１と電気的接続をとるためのコンタクトホール
３を形成する。次に、絶縁１ｉ１２表面およびコンタク
トホール３にスバツタ法、蒸着法などによりアルミニウ
ム膜４を形成する（第１Ａ図）、、次に、アルミニウム
膜４表面の所定部に写真製版技術によりレジスト（図示
せず）を形成し、このレジストをマスクとしてアルミニ
ウム膜４を選択的にエツチングしてアルミニウム配線４
０を形成する〈第１Ｂ図）。次に、アルミニウム配線４
０表面を酸素ガス雰囲気中でプラズマ処理することによ
って酸化すると、アルミニウム配線４０表面に膜厚が１
００〜１０００Ａの緻密なアルミニウム酸化膜９が容易
かつ安価に形成される（第１Ｃ図）。次に、絶縁膜２表
面およびアルミニウム酸化膜９表面にＳＯＧ溶液〈有機
溶剤にシラノールＳｉ （ＯＨ）４などを溶解したも
の）を塗布、焼成することによりＳＯＧ膜８膜上１成す
る（第１Ｄ図）。次に、ＳＯＧ膜８１表面にＣＶＤ法、
スパッタ法などによりプラズマ酸化膜からなるパッシベ
ーション膜５２を形成し、このようにして半導体装置を
製造する（第１Ｅ図）アルミニウム酸化膜９は、その膜
厚が１００〜１０００人と自然酸化膜の膜厚に比べて十
分厚いので、アルミニウム配線４０表面を不活性化して
アルミニウム配線４０とＳＯＧ膜８膜上１界面反応を抑
制し、アルミニウム配線４０間の電流り一りやＳＯＧＩ
１ｍ８１でのクラックの発生を抑制する。
１表面にスパッタ法、ＣＶＤ法などにより絶縁膜２を形
成する。次に、絶縁膜２の所定部をエツチングしてシリ
コン基板１と電気的接続をとるためのコンタクトホール
３を形成する。次に、絶縁１ｉ１２表面およびコンタク
トホール３にスバツタ法、蒸着法などによりアルミニウ
ム膜４を形成する（第１Ａ図）、、次に、アルミニウム
膜４表面の所定部に写真製版技術によりレジスト（図示
せず）を形成し、このレジストをマスクとしてアルミニ
ウム膜４を選択的にエツチングしてアルミニウム配線４
０を形成する〈第１Ｂ図）。次に、アルミニウム配線４
０表面を酸素ガス雰囲気中でプラズマ処理することによ
って酸化すると、アルミニウム配線４０表面に膜厚が１
００〜１０００Ａの緻密なアルミニウム酸化膜９が容易
かつ安価に形成される（第１Ｃ図）。次に、絶縁膜２表
面およびアルミニウム酸化膜９表面にＳＯＧ溶液〈有機
溶剤にシラノールＳｉ （ＯＨ）４などを溶解したも
の）を塗布、焼成することによりＳＯＧ膜８膜上１成す
る（第１Ｄ図）。次に、ＳＯＧ膜８１表面にＣＶＤ法、
スパッタ法などによりプラズマ酸化膜からなるパッシベ
ーション膜５２を形成し、このようにして半導体装置を
製造する（第１Ｅ図）アルミニウム酸化膜９は、その膜
厚が１００〜１０００人と自然酸化膜の膜厚に比べて十
分厚いので、アルミニウム配線４０表面を不活性化して
アルミニウム配線４０とＳＯＧ膜８膜上１界面反応を抑
制し、アルミニウム配線４０間の電流り一りやＳＯＧＩ
１ｍ８１でのクラックの発生を抑制する。
このため、第３図に示したように、従来ＳＯＧ膜８０を
形成する前に形成しておく必要があった下敷パッシベー
ション膜７が不要となり、半導体装置を容易かつ安価に
製造することができる。
形成する前に形成しておく必要があった下敷パッシベー
ション膜７が不要となり、半導体装置を容易かつ安価に
製造することができる。
また、５ＯＧＩＩを使用しない第２図のような場合には
容易かつ安価に半導体装置を製造することができるが、
この構造の場合には、コンタクトホール３が微細化した
ときパッシベーション膜５０のコンタクトホール３底部
付近でのカバレッジの悪化によりクラック６などの欠陥
が発生して半導体装置の耐湿性が低下し、信頼性の高い
半導体装置を得ることができなかった。しかし、この実
施例においては、ＳＯＧ膜８膜上１りコンタクトホール
３のアルミニウム配線の段差部など断面形状が緩和・平
坦化され、パッシベーション膜５２のコンタクトホール
３でのカバレッジが改善されるので、このパッシベーシ
ョン１１５２でのクラックの発生が抑制される。
容易かつ安価に半導体装置を製造することができるが、
この構造の場合には、コンタクトホール３が微細化した
ときパッシベーション膜５０のコンタクトホール３底部
付近でのカバレッジの悪化によりクラック６などの欠陥
が発生して半導体装置の耐湿性が低下し、信頼性の高い
半導体装置を得ることができなかった。しかし、この実
施例においては、ＳＯＧ膜８膜上１りコンタクトホール
３のアルミニウム配線の段差部など断面形状が緩和・平
坦化され、パッシベーション膜５２のコンタクトホール
３でのカバレッジが改善されるので、このパッシベーシ
ョン１１５２でのクラックの発生が抑制される。
また、この実施例において、ＳＯＧ膜８膜上１分厚く形
成され、十分な機械的強度、耐湿性、不純物元素に対す
るブロック性を備えているような場合には、パッシベー
ションＩＩ＄５２は不要となるのでこれを省略してもよ
い。
成され、十分な機械的強度、耐湿性、不純物元素に対す
るブロック性を備えているような場合には、パッシベー
ションＩＩ＄５２は不要となるのでこれを省略してもよ
い。
なお、上記実施例では、アルミニウム配線を用いる場合
について示したが、この代わりにアルミニウムを主成分
とするアルミニウムーシリコンやアルミニウムーシリコ
ン−チタンなどの合金膜からなる配線を用いてもよく、
この場合にも上記実施例と同様の効果を奏する。
について示したが、この代わりにアルミニウムを主成分
とするアルミニウムーシリコンやアルミニウムーシリコ
ン−チタンなどの合金膜からなる配線を用いてもよく、
この場合にも上記実施例と同様の効果を奏する。
また、上記実施例では、アルミニウム配線５０表面を酸
素ガス雰囲気中でプラズマ処理して酸化し、アルミニウ
ム配線５０表面にアルミニウム酸化膜９を形成する場合
について示したが、酸化のための雰囲気は酸素ガスに限
らず、アルミニウム配線５０表面を他の酸化性ガス中で
プラズマ処理して酸化してもよく、この場合にも上記実
施例と同様の効果を奏する。さらに、アルミニウム酸化
膜９によりアルミニウム配線４０表面を不活性化する代
わりに、アルミニウム配線５０表面を窒素ガスあるいは
アンモニアガスなどのガス雰囲気中でプラズマ処理して
窒化し、アルミニウム配に４５０表面に窒化膜を形成す
ることによってアルミニウム配線５０とＳＯＧ膜８膜上
１界面反応を抑制してもよく、この場合にも上記実施例
と同様の効果を奏する。
素ガス雰囲気中でプラズマ処理して酸化し、アルミニウ
ム配線５０表面にアルミニウム酸化膜９を形成する場合
について示したが、酸化のための雰囲気は酸素ガスに限
らず、アルミニウム配線５０表面を他の酸化性ガス中で
プラズマ処理して酸化してもよく、この場合にも上記実
施例と同様の効果を奏する。さらに、アルミニウム酸化
膜９によりアルミニウム配線４０表面を不活性化する代
わりに、アルミニウム配線５０表面を窒素ガスあるいは
アンモニアガスなどのガス雰囲気中でプラズマ処理して
窒化し、アルミニウム配に４５０表面に窒化膜を形成す
ることによってアルミニウム配線５０とＳＯＧ膜８膜上
１界面反応を抑制してもよく、この場合にも上記実施例
と同様の効果を奏する。
また、上記実施例では、プラズマ酸化膜からなるパッシ
ベーション膜５２を用いる場合について示したが、パッ
シベーション膜はこれに限らず、プラズマ窒化膜や常圧
ＣＶＤによる酸化膜からなるパッシベーション膜を用い
てもよく、この場合にも上記実施例と同様の効果を奏す
る。
ベーション膜５２を用いる場合について示したが、パッ
シベーション膜はこれに限らず、プラズマ窒化膜や常圧
ＣＶＤによる酸化膜からなるパッシベーション膜を用い
てもよく、この場合にも上記実施例と同様の効果を奏す
る。
また、この発明は、上記実施例においてシリコン基板１
の部分がスパッタ法、蒸着法、ＣＶＤ法などにより形成
された配線で、この配線がアルミニウム膜、アルミニウ
ムを主成分とするアルミニウムーシリコン、アルミニウ
ムーシリコン−チタンなどの合金膜、銅膜、高融点金属
膜、高融点金属のシリサイド膜およびポリシリコン膜の
うち１種からなる膜、または２種以上からなる多層膜で
ある場合にも適用でき、この場合にも上記実施例と同様
の効果を奏する。
の部分がスパッタ法、蒸着法、ＣＶＤ法などにより形成
された配線で、この配線がアルミニウム膜、アルミニウ
ムを主成分とするアルミニウムーシリコン、アルミニウ
ムーシリコン−チタンなどの合金膜、銅膜、高融点金属
膜、高融点金属のシリサイド膜およびポリシリコン膜の
うち１種からなる膜、または２種以上からなる多層膜で
ある場合にも適用でき、この場合にも上記実施例と同様
の効果を奏する。
［発明の効果コ
以上のようにこの半導体装置の発明によれば、導電性体
と、導電性表面に形成される絶縁膜と、絶縁膜の所定部
のコンタクトホールに形成される配線と、配線表面に形
成される酸化膜または窒化膜と、絶縁膜表面、および酸
化膜または窒化膜表面に形成されるＳＯＧ膜とを備える
ので、酸化膜または窒化膜は、配線表面を不活性化して
配線と５ＯＧＩＩとの界面反応を抑制し、配線間の電流
のリークやＳＯＧ膜でのクラックの発生を抑制すること
ができる。また、ＳｏＧ膜はコンタクトホールの配線の
段差部など断面形状を平坦化するので、パッシベーショ
ン膜のコンタクトホールでのカバレッジが改善されてパ
ッシベーション膜でのクラックの発生を抑制することが
できる。このため、信頼性の高い半導体装置を得ること
ができる。
と、導電性表面に形成される絶縁膜と、絶縁膜の所定部
のコンタクトホールに形成される配線と、配線表面に形
成される酸化膜または窒化膜と、絶縁膜表面、および酸
化膜または窒化膜表面に形成されるＳＯＧ膜とを備える
ので、酸化膜または窒化膜は、配線表面を不活性化して
配線と５ＯＧＩＩとの界面反応を抑制し、配線間の電流
のリークやＳＯＧ膜でのクラックの発生を抑制すること
ができる。また、ＳｏＧ膜はコンタクトホールの配線の
段差部など断面形状を平坦化するので、パッシベーショ
ン膜のコンタクトホールでのカバレッジが改善されてパ
ッシベーション膜でのクラックの発生を抑制することが
できる。このため、信頼性の高い半導体装置を得ること
ができる。
また、この半導体装置の製造方法の発明によれば、配線
表面に配線とＳＯＧ膜との界面反応を防ぐための酸化膜
または窒化膜を形成し、絶縁膜表面、および酸化膜また
は窒化膜表面に、コンタクトホールの配線の段差部など
断面形状を平坦化するためのＳＯＧ膜を形成するので、
信頼性の高い半導体装置を容易かつ安価に製造すること
ができる。
表面に配線とＳＯＧ膜との界面反応を防ぐための酸化膜
または窒化膜を形成し、絶縁膜表面、および酸化膜また
は窒化膜表面に、コンタクトホールの配線の段差部など
断面形状を平坦化するためのＳＯＧ膜を形成するので、
信頼性の高い半導体装置を容易かつ安価に製造すること
ができる。
第１Ａ図〜第１Ｅ図は、この発明の実施例である半導体
装置の製造方法を示す工程断面図である。 第２図は、従来の半導体装置の構造を示す断面図である
。 第３図は、従来の他の半導体装置の構造を示す断面図で
ある。 図において、１はシリコン基板、２は絶縁膜、３はコン
タクトホール、４はアルミニウム膜、４０はアルミニウ
ム配線、５０．５１．５２はパッシベーション膜、６は
クラック、７は下敷パッシベーション膜、８０．８１は
ＳＯＧ膜、９はアルミニウム酸化膜である。 なお、各図中同一符号は同一または相当部分を示す。
装置の製造方法を示す工程断面図である。 第２図は、従来の半導体装置の構造を示す断面図である
。 第３図は、従来の他の半導体装置の構造を示す断面図で
ある。 図において、１はシリコン基板、２は絶縁膜、３はコン
タクトホール、４はアルミニウム膜、４０はアルミニウ
ム配線、５０．５１．５２はパッシベーション膜、６は
クラック、７は下敷パッシベーション膜、８０．８１は
ＳＯＧ膜、９はアルミニウム酸化膜である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (16)
- （１）導電性体と、 前記導電性体表面に形成される絶縁膜とを備え、前記絶
縁膜の所定部には前記導電性体と電気的接続をとるため
のコンタクトホールが形成されており、 前記コンタクトホールに形成される配線と、前記配線表
面に形成される酸化膜または窒化膜と、 前記絶縁膜表面、および前記酸化膜または前記窒化膜表
面に形成されるＳＯＧ膜とを備えた半導体装置。 - （２）前記酸化膜または前記窒化膜の膜厚は１００Å以
上である特許請求の範囲第１項記載の半導体装置。 - （３）前記配線はアルミニウム膜またはアルミニウムを
主成分とする合金膜からなる特許請求の範囲第１項また
は第２項記載の半導体装置。 - （４）前記導電性体はシリコン基板である特許請求の範
囲第１項ないし第３項のいずれかに記載の半導体装置。 - （５）前記導電性体は別の配線である特許請求の範囲第
１項ないし第３項のいずれかに記載の半導体装置。 - （６）前記別の配線は、アルミニウム膜、アルミニウム
を主成分とする合金膜、銅膜、高融点金属膜、高融点金
属のシリサイド膜およびポリシリコン膜のうち１種から
なる膜、または２種以上からなる多層膜である特許請求
の範囲第５項記載の半導体装置。 - （７）さらに、前記ＳＯＧ膜表面にパッシベーション膜
を備える特許請求の範囲第１項ないし第６項のいずれか
に記載の半導体装置。 - （８）導電性体表面に絶縁膜を形成する工程と、 前記絶縁膜の所定部に前記導電性体と電気的接続をとる
ためのコンタクトホールを形成する工程と、 前記コンタクトホールに配線を形成する工程と、前記配
線表面に酸化膜または窒化膜を形成する工程と、 前記絶縁膜表面、および前記酸化膜表面または前記窒化
膜表面にＳＯＧ膜を形成する工程とを備えた半導体装置
の製造方法。 - （９）前記酸化膜または前記窒化膜の膜厚は１００Å以
上である特許請求の範囲第８項記載の半導体装置の製造
方法。 - （１０）前記酸化膜は、酸素ガスを含むガス雰囲気中で
前記配線表面をプラズマ処理して酸化することによって
形成される特許請求の範囲第８項または第９項記載の半
導体装置の製造方法。 - （１１）前記窒化膜は、窒素ガスを含むガス雰囲気中で
前記配線表面をプラズマ処理して窒化することによって
形成される特許請求の範囲第８項または第９項記載の半
導体装置の製造方法。 - （１２）前記配線はアルミニウム膜またはアルミニウム
を主成分とする合金膜からなる特許請求の範囲第８項な
いし第１１項のいずれかに記載の半導体装置の製造方法
。 - （１３）前記導電性体はシリコン基板である特許請求の
範囲第８項ないし第１２項のいずれかに記載の半導体装
置の製造方法。 - （１４）前記導電性体は別の配線である特許請求の範囲
第８項ないし第１２項のいずれかに記載の半導体装置の
製造方法。 - （１５）前記別の配線はアルミニウム膜、アルミニウム
を主成分とする合金膜、銅膜、高融点金属膜、高融点金
属のシリサイド膜およびポリシリコン膜のうち一種から
なる膜、または２種以上からなる多層膜である特許請求
の範囲第１４項記載の半導体装置の製造方法。 - （１６）さらに、前記ＳＯＧ膜表面にパッシベーション
膜を形成する工程を備える特許請求の範囲第８項ないし
第１５項のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25896986A JPS63111648A (ja) | 1986-10-30 | 1986-10-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25896986A JPS63111648A (ja) | 1986-10-30 | 1986-10-30 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63111648A true JPS63111648A (ja) | 1988-05-16 |
Family
ID=17327530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25896986A Pending JPS63111648A (ja) | 1986-10-30 | 1986-10-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63111648A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7585786B2 (en) | 2003-12-10 | 2009-09-08 | Samsung Electronics Co., Ltd. | Methods of forming spin-on-glass insulating layers in semiconductor devices and associated semiconductor device |
| KR100939776B1 (ko) * | 2007-11-09 | 2010-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
1986
- 1986-10-30 JP JP25896986A patent/JPS63111648A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7585786B2 (en) | 2003-12-10 | 2009-09-08 | Samsung Electronics Co., Ltd. | Methods of forming spin-on-glass insulating layers in semiconductor devices and associated semiconductor device |
| KR100939776B1 (ko) * | 2007-11-09 | 2010-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7736974B2 (en) | 2007-11-09 | 2010-06-15 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor device to prevent defects due to insulation layer volume change |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005701B1 (ko) | 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법 | |
| JPH10242139A (ja) | 半導体装置の製造方法 | |
| US20030020165A1 (en) | Semiconductor device, and method for manufacturing the same | |
| JPS6190445A (ja) | 半導体装置 | |
| JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
| KR0154355B1 (ko) | 반도체 장치 제조방법 | |
| JPS63111648A (ja) | 半導体装置およびその製造方法 | |
| US7642655B2 (en) | Semiconductor device and method of manufacture thereof | |
| JPH0645614A (ja) | 読出し専用半導体メモリの製造方法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JPH06267935A (ja) | 半導体装置の製造方法 | |
| KR100227622B1 (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| JP2000091338A (ja) | 半導体装置及びその製造方法 | |
| KR100216730B1 (ko) | 반도체 금속막 식각공정 | |
| JPH06196573A (ja) | 半導体装置の製造方法 | |
| JP2797367B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0817923A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JPH05175196A (ja) | 半導体装置の配線構造 | |
| JPS6243175A (ja) | 半導体装置の製造方法 | |
| JP2674473B2 (ja) | 配線構造 | |
| KR20030000964A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPH09270426A (ja) | 半導体装置のパッド電極構造及びその製造方法 | |
| JPH01291450A (ja) | 半導体装置 | |
| JPH0594989A (ja) | 多層配線形成法 |