KR20030000964A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20030000964A
KR20030000964A KR1020010037240A KR20010037240A KR20030000964A KR 20030000964 A KR20030000964 A KR 20030000964A KR 1020010037240 A KR1020010037240 A KR 1020010037240A KR 20010037240 A KR20010037240 A KR 20010037240A KR 20030000964 A KR20030000964 A KR 20030000964A
Authority
KR
South Korea
Prior art keywords
treatment
metal wiring
metal
film
aluminum
Prior art date
Application number
KR1020010037240A
Other languages
English (en)
Inventor
이상화
손기근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010037240A priority Critical patent/KR20030000964A/ko
Publication of KR20030000964A publication Critical patent/KR20030000964A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 알루미늄을 사용하는 금속 배선 형성시에 표면에 Al2O3막을 형성하여 보이드 발생을 억제할 수 있도록 한 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 금속 배선 식각 공정 이후에 측면에 배선 물질과 반응한 산화막을 형성하므로 후속되는 열처리 공정시에 주변 절연층과의 열팽창계수에 의해 발생하는 보이드 발생을 억제함으로써 후속 열공정에 Al 배선의 변형을 방지할 수 있어 소자 제조에 있어 수율과 배선 신뢰도를 향상시킬 수 있는 이점이 있다.

Description

반도체 소자의 금속 배선 형성 방법{METHOD FOR FORMING METAL LINE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조에 관한 것으로, 알루미늄을 사용하는 금속 배선 형성시에 표면에 Al2O3막을 형성하여 보이드 발생을 억제할 수 있도록 한 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 금속 배선 식각 공정 이후에 측면에 배선 물질과 반응한 산화막을 형성하므로 후속되는 열처리 공정시에 주변 절연층과의 열팽창계수에 의해 발생하는 보이드 발생을 억제함으로써 후속 열공정에 Al 배선의 변형을 방지할 수 있어 소자 제조에 있어 수율과 배선 신뢰도를 향상시킬 수 있는반도체 소자의 금속 배선 형성 방법에 관한 것이다.
금속화(metalization)는 반도체 장치에서 각 소자들을 작은 저항으로 연결시키는 것으로 칩(chip)과 패키지(package) 내부 회로를 연결하기 위한 접촉부를 만드는 공정이다.
금속화로 사용되어야 할 금속의 요건으로는 실리콘산화막(SiO2), 실리콘(Si) 등의 박막에 대하여 접착이 우수해야 하며 온도 및 스트레스(stress)에 대한 저항이 있어야 한다. 전기적으로는 오믹 콘택(Ohmic Contact) 저항이 작아야 하며, 실리콘과도 반응하여 내부 회로 소자들과 옴콘택 특성이 좋아야 하고 전도성이 높아야 한다. 이러한 조건을 만족하는 금속을 이용하여 금속화를 실시하였을 경우 부식 및 산화 그리고 전자이동(electron migration), 스트레스 마이그레이션(stress migration)으로 인한 금속선의 단락에 대한 강한 내성을 가져야 한다.
알루미늄은 실리콘, 실리콘 산화막 등에 대한 접착력이 우수하여 금속 배선 재료로서 가장 널리 사용되는 재료이다.
그러나 디램(DRAM)을 비롯한 범용의 반도체 소자가 고집적화되어 감에 따라금속 배선의 선폭이 가늘어져 전자가 알루미늄 배선을 통해 이동할 때 전자와 알루미늄 이온이 충돌하여 금속 배선의 단선이 일어나기 쉽다.
이하, 첨부된 도면을 참고하여 종래 기술의 알루미늄 금속 배선 형성에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 반도체 소자의 금속 배선 형성시의 보이드 발생의 제 1 유형을 나타낸 단면 사진이고, 도 2는 종래 기술의 반도체 소자의 금속 배선 형성시의 보이드 발생의 제 2 유형을 나타낸 단면 사진이다.
일반적으로 스퍼터링(sputtering) 방법으로 증착되는 알루미늄막은 힐락(hillock)이나 디스로케이션(dislocation) 같은 결함을 갖고 있어서 전자이동 등으로 인하여 전기적 특성을 저하시키고 있다.
또한, 통상적으로 알루미늄-합금 증착 후, 400 내지 450 ℃의 온도 범위에서 실시하는 열처리(annealing) 과정 동안에 실리콘 기판과 알루미늄막의 접합면에서 실리콘이 알루미늄막으로 비균일적으로 확산(diffusion)된다.
결과적으로 실리콘이 소모되어 접합 면적이 작아지고, 비균일적으로 확산된 알루미늄의 빈자리를 채우기 위하여 실리콘막으로 침투된 알루미늄막이 스파이크(spike) 모양을 형성한다.
상기와 같은 과정에서 형성된 스파이크 부분에 고전계가 걸려 접합이 깨지는 현상이 발생하는데 이는 누설 전류의 증가를 가져와 특성 저하를 유발한다.
종래 기술은 M1 Al 배선형성후 IMD(InterMetal Dielectric)층으로 SOG(Spinon Glass)막을 사용할 때 필연적으로 SOG 큐어링(Curing)(420℃, 1시간)을 실시하게되어 있으며 또한 M2 Al 배선 형성후의 패시베이션(passivation) 막 형성과 패터닝 이후에 리프레쉬 특성을 향상시키기 위해 450℃, 1시간의 열처리 공정을 진행하게 된다.
이러한 경우에 도 1의 (가),도 2의 (나)에서와 같이, M1 Al 배선의 양쪽 물질이 SOG 막이므로 열처리시의 팽창 계수의 차이에 의한 스트레스가 알루미늄 배선에 지속적으로 누적되어 결국은 마이그레이션(Migration)을 일으켜 도 1과 도 2에서와 같이 보이드(void)가 발생하게 된다.
이는 전적으로 SOG막과 알루미늄막의 열팽창계수의 차이에 의해서 발생하는 것으로 열처리 온도를 하향 조정하는 경우를 생각해 볼 수 있으나 이는 또한 리프레쉬 특성을 급격히 저하시키기 때문에 열처리 온도 변화없이 이 문제를 해결하여야 한다.
그러나 이와 같은 종래 기술의 반도체 소자의 알루미늄 금속 배선 형성 공정에 있어서는 다음과 같은 문제가 있다.
IMD층의 큐어링 공정시에 알루미늄 금속 배선에서의 보이드가 발생하여 제품의 신뢰도를 저하시킨다. 이는 EM 및 제품 수명에 직접적으로 영향을 주는 치명적인 문제점으로 나타난다.
본 발명의 목적은 이와 같은 알루미늄을 사용하는 금속 배선 형성시에 표면에 Al2O3막을 형성하여 보이드 발생을 억제할 수 있도록 한 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 금속 배선 식각 공정 이후에 측면에 배선 물질과 반응한 산화막을 형성하므로 후속되는 열처리 공정시에 주변 절연층과의 열팽창계수에 의해 발생하는 보이드 발생을 억제함으로써 후속 열공정에 Al 배선의 변형을 방지할 수 있어 소자 제조에 있어 수율과 배선 신뢰도를 향상시킬 수 있는제공하는 것이다.
도 1은 종래 기술 의한 반도체 소자의 금속 배선 형성시의 보이드 발생의 제 1 유형을 나타낸 단면 사진이다.
도 2는 종래 기술 의한 반도체 소자의 금속 배선 형성시의 보이드 발생의 제 2 유형을 나타낸 단면 사진이다.
도 3은 본 발명에 의한 금속 배선의 Al2O3막 처리후의 제 1 유형을 나타낸 단면 사진이다.
도 4는 본 발명에 의한 금속 배선의 Al2O3막 처리후의 제 2 유형을 나타낸 단면 사진이다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 배선 형성 방법은 반도체 기판상에 알루미늄 금속층을 형성하는 단계; 메탈 패턴 마스크를 사용하여 상기 알루미늄 금속층을 식각하여 금속 배선을 형성하는 단계;상기 금속 배선의 측면에 산소 또는 산소를 포함하는 가스를 사용하여 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 금속 배선 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 금속 배선의 Al2O3막 처리후의 제 1 유형을 나타낸 단면 사진이고, 도 4는 본 발명에 따른 금속 배선의 Al2O3막 처리후의 제 2 유형을 나타낸 단면 사진이다.
본 발명은 금속 배선으로 알루미늄을 사용하는 경우에 후속 열공정의 써멀 버젯(thermal budget)에 의한 SM(Stress Migration)의 영향으로 Al 배선중 일부가 사라지는 현상, 즉, void가 발생하는 것을 A1 배선의 측면에 Al2O3막을 형성하여 방지하기 위한 것이다.
즉, SOG막과 Al의 열팽창계수의 차이에 의해 Al의 변형이 발생하고 있으므로 본 발명에서는 알루미늄 배선의 측면을 SOG막의 축소 팽창에 견딜 수 있는 보호막으로 Al2O3막을 강제 형성시켜 SM(Stress Migration)에 의한 보이드 발생을 억제한 것이다.
Al2O3막은 Al의 산화막으로 형상 변화에 강한 내구성을 갖고 있는 물질이나, 일반적으로 Al 표면에 형성되는 자연 산화막은 그 두께 불과 10~20Å 수준이므로 그 효과를 기대하기가 어렵다.
본 발명에서는 Al2O3막을 다량 형성 시키기 위해 다음과 같은 방법을 사용한다.
공정 진행은 반도체 기판상에 알루미늄 금속층을 형성하고 메탈 패턴 마스크를 사용하여 상기 알루미늄 금속층을 식각하여 금속 배선을 형성한다.
이어, 상기 금속 배선의 측면에 Al2O3막을 형성하기 위하여 O2플라즈마 처리 또는 H2O 패시베이션 처리 또는 O3처리(Treatment) 또는 N2O 플라즈마 처리(Plasma Treatment) 또는 O2퍼니스 처리(Furnace Treatment) 또는 O2+H2퍼니스처리(Furnace Treatment) 또는 O2+N2퍼니스 처리(Furnace Treatment)를 진행한다.
이와 같이 금속 배선의 측면에 산소 또는 산소를 포함하는 가스를 사용하여 후속되는 큐어링 공정시에 보이드 발생을 억제하기 위한 보호막으로 Al2O3막을 형성한다.
Al2O3막은 Al의 산화막으로 형상 변화에 강한 내구성을 갖고 있는 물질로써, 후속되는 금속 배선 주위의 절연층에 의한 보이드 발생을 억제할 수 있다.
특히, 큐어링시의 SOG막의 축소 팽창에 견딜 수 있다.
제 1 금속 배선(metal 1)이 아닌 제 2,3, 금속 배선(Metal2,3)등의 다층의 알루미늄 배선에 Al2O3막 형성을 적용하여 보이드 발생을 방지할 수 있음은 당연하다.
상기한 바와 같이 본 발명은 금속 배선 식각 공정 이후에 측면에 배선 물질과 반응한 산화막을 형성하므로 후속되는 열처리 공정시에 주변 절연층과의 열팽창계수에 의해 발생하는 보이드 발생을 억제함으로써 후속 열공정에 Al 배선의 변형을 방지할 수 있어 소자 제조에 있어 수율과 배선 신뢰도를 향상시킬 수 있는 이점이 있다.

Claims (3)

  1. 반도체 기판상에 알루미늄 금속층을 형성하는 단계;
    메탈 패턴 마스크를 사용하여 상기 알루미늄 금속층을 식각하여 금속 배선을 형성하는 단계;
    상기 금속 배선의 측면에 산소 또는 산소를 포함하는 가스를 사용하여 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서, 금속 배선의 측면에 형성하는 보호막은 Al2O3막 인것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서, 금속 배선의 측면에 보호막을 형성하기 위하여 O2플라즈마 처리 또는 H2O 패시베이션 처리 또는 O3처리(Treatment) 또는 N2O 플라즈마 처리(Plasma Treatment) 또는 O2퍼니스 처리(Furnace Treatment) 또는 O2+H2퍼니스 처리(Furnace Treatment) 또는 O2+N2퍼니스 처리(Furnace Treatment)를 진행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1020010037240A 2001-06-27 2001-06-27 반도체 소자의 금속 배선 형성 방법 KR20030000964A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037240A KR20030000964A (ko) 2001-06-27 2001-06-27 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037240A KR20030000964A (ko) 2001-06-27 2001-06-27 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20030000964A true KR20030000964A (ko) 2003-01-06

Family

ID=27711623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037240A KR20030000964A (ko) 2001-06-27 2001-06-27 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20030000964A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100768931B1 (ko) * 2005-02-12 2007-10-19 이순철 스탬프와, 스탬프 성형기, 및 이를 구비하는 스탬프 자동판매기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02218131A (ja) * 1989-02-17 1990-08-30 Matsushita Electron Corp 半導体装置およびその製造方法
KR920001678A (ko) * 1990-06-11 1992-01-30 문정환 금속 배선의 알루미늄 산화막 형성 제조방법
KR970003669A (ko) * 1995-06-30 1997-01-28 김주용 금속막 부식 방지를 위한 금속배선 형성 방법
KR19990086608A (ko) * 1998-05-29 1999-12-15 김규현 반도체 소자의 금속 배선층 제조 방법
US6060382A (en) * 1995-06-28 2000-05-09 Hyundai Electronics Industries Co., Ltd. Method for forming insulating film between metal wirings of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02218131A (ja) * 1989-02-17 1990-08-30 Matsushita Electron Corp 半導体装置およびその製造方法
KR920001678A (ko) * 1990-06-11 1992-01-30 문정환 금속 배선의 알루미늄 산화막 형성 제조방법
US6060382A (en) * 1995-06-28 2000-05-09 Hyundai Electronics Industries Co., Ltd. Method for forming insulating film between metal wirings of semiconductor device
KR970003669A (ko) * 1995-06-30 1997-01-28 김주용 금속막 부식 방지를 위한 금속배선 형성 방법
KR19990086608A (ko) * 1998-05-29 1999-12-15 김규현 반도체 소자의 금속 배선층 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100768931B1 (ko) * 2005-02-12 2007-10-19 이순철 스탬프와, 스탬프 성형기, 및 이를 구비하는 스탬프 자동판매기

Similar Documents

Publication Publication Date Title
KR920005701B1 (ko) 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법
KR100225946B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100595330B1 (ko) 반도체 소자의 금속배선 형성방법
KR20030000964A (ko) 반도체 소자의 금속 배선 형성 방법
KR20020016312A (ko) 텅스텐 게이트 형성방법
US7341942B2 (en) Method for forming metal line of semiconductor device
KR950005259B1 (ko) 반도체 장치의 제조방법
US6856018B2 (en) Semiconductor device and method of manufacture thereof
KR100827499B1 (ko) 반도체 소자의 제조방법
KR100415095B1 (ko) 반도체소자의제조방법
JPH05347299A (ja) 半導体装置
KR910004056B1 (ko) 반도체 장치의 금속배선 제조방법
KR20040059853A (ko) 구리 확산 장벽 제조 방법
JPS62165328A (ja) 酸化後の金属合金化方法
KR19990057949A (ko) 반도체 장치의 알루미늄 배선 형성 방법
KR100203303B1 (ko) 반도체 소자의 금속 배선 형성방법
US7233059B2 (en) Semiconductor arrangement
KR100779392B1 (ko) 반도체 소자 및 그 제조 방법
KR100203301B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JPS63111648A (ja) 半導体装置およびその製造方法
KR100652316B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR20000042470A (ko) 반도체소자의 금속배선 형성방법
KR20030057719A (ko) 반도체 소자의 금속배선 및 그 형성방법
JPS6387747A (ja) 半導体集積回路の配線金属膜構造
KR19980033828A (ko) 반도체 장치의 금속층간 절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application