KR910004056B1 - 반도체 장치의 금속배선 제조방법 - Google Patents

반도체 장치의 금속배선 제조방법 Download PDF

Info

Publication number
KR910004056B1
KR910004056B1 KR1019870012324A KR870012324A KR910004056B1 KR 910004056 B1 KR910004056 B1 KR 910004056B1 KR 1019870012324 A KR1019870012324 A KR 1019870012324A KR 870012324 A KR870012324 A KR 870012324A KR 910004056 B1 KR910004056 B1 KR 910004056B1
Authority
KR
South Korea
Prior art keywords
metal
protective film
psg
diffusion layer
semiconductor
Prior art date
Application number
KR1019870012324A
Other languages
English (en)
Other versions
KR890008945A (ko
Inventor
강민구
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019870012324A priority Critical patent/KR910004056B1/ko
Priority to JP63271134A priority patent/JPH01149437A/ja
Publication of KR890008945A publication Critical patent/KR890008945A/ko
Application granted granted Critical
Publication of KR910004056B1 publication Critical patent/KR910004056B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

내용 없음.

Description

반도체 장치의 금속배선 제조방법
제 1 도는 본 발명에 따른 반도체 장치의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 확산층
3 : 금속 4 : PSG 보호막
5 : 실리콘 나이트라이드 보호막
본 발명은 집적회로 내의 소자들을 전기적으로 연결시키기 위한 금속배선 공정의 단일화와 제품의 신뢰도 및 그 특성을 향상시킬 수 있는 반도체 장치의 금속배선 제조방법에 관한 것이다.
금속배선 공정은 집적회로 공정의 최종공정으로서 제조공정이 완료된 실리콘기판위에 회로적 기능을 가지도록 금속선으로 각 소자들을 연결시켜 주는 공정이다.
이 공정은 소자간의 접촉, 소자간의 연결 및 칩과 외부회로를 연결하는 주 기능을 가지게 되는데, 복잡한 집적회로인 경우에서는 제품의 수율과 신리도에 큰 영향을 주는 중요한 공정중의 하나이다.
일반적인 금속배선 공정에서는 메탈로서 알루미늄이 사용되는데, 이에 따른 종래의 금속배선 공정을 설명하면 다음과 같다.
고농도로 도우핑된 드레인 영역의 확산층에 메탈라인을 연결시키기 위한 콘택트 윈도우을 통하여 알루미늄 증착공정을 실행한 후, PSG(Phosphor Silicate Glass)보호막을 데포지션한 다음, 상기 확산층과 알미늄과의 오옴성 접속저항 특성을 향상시키시 위한 합금(Alloy)공정을 실행하게 되며, 이 합금공정은 약 400℃온도의 N2또는 H2분위기 속에서 약 30분간 실행된다.
그러나 이러한 종래의 금속배선 공정에서는 다음과 같은 문제점이 있었다.
첫 번째로, 고온의 열처리 공정에 따라 PSG보호막과 알루미늄막이 반응하여 산화 알루미늄막이 형성되므로 실질적인 알루미늄막이 감소되어 그 저항치가 증가 된다.
두 번째로, 상기 알루미늄막과 PSG 보호막의 열팽창계수가 각각 다름에 따른 스트레스의 증가로 돌기(Hillock)가 발생되어 알루미늄막에 공간부(void) 또는 단선이 발생될 우려가 많게 되는데, 이 돌기는 그 상층부 보호막에 핀홀(pinhole)을 유발시켜 상, 하 층간의 금속배선을 단락시키거나 습기에 의한 알루미늄막의 부식을 가속화 시키는등 제품의 신뢰도 저하를 가져오게 되며, 또한 알루미늄 막에 형성되는공간부는 일렉트로 마이그레이션(electromigration)특성을 저하시키게 된다.
세 번째로, 열처리 공정이후 실리콘 석출입자가 커지게 되어 알루미늄막과 실리콘기판의 확산층과의 저항값이 증가된다.
본 발명은 반도체 장치에서의 상기한 문제점들을 해결하기위해 안출한 것으로, 금속중착공정 다음의 열처리(Alloy)공정대신 PSG 보호막과 실리콘 나이트라이드 보호막을 형성시켜줌으로써, 집적회로의 신뢰도와 그 특성을 향상시킬 수 있는 반도체 장치의 금속배선방법을 제공하는 것을 목적으로 한 것이다.
본 발명의 특징은 금속증착공정이후, APCVD(상압 Chemical Vapor Deposition)방식에 의한 PSG 보호막을 형성시키고 PECVD(Plasma Enhenced CVD)방식에 의한 실리콘 나이트라이드 보호막을 형성시켜서, 실리콘 확산층과 금속간의 오옴성 접촉저항을 낮추고 돌기 발생율 및 그 크기를 현저히 줄여 줌으로써 제품의 신뢰도와 공정의 단일화를 추구하려는데 있는 것이다.
이하 첨부 도면에 따라 본 발명을 설명한다.
제 1 도는 본 발명에 따른 반도체 장치의 일 예시단면도로서, 실리콘기판(1)상의 고농도로 도우핑된 확산층(2)에 금속라인을 연결시키기 위한 콘택트 윈도우를 통하여 금속(3) (증착공정을 실행한다음, 통상의 열처리 공정을 생략하고 APCVD 방식에 의한 PSG 보호막(4)과 PECVD 방식에의한 실리콘 나이트라이드 보호막(5)을 차례로 형성하게 된다.
이때 APCVD 방식에 의한 PSG 보호막(4)의 형성시킴에 있어서, 실리콘기판(1)에 370℃-390℃의 온도가 바이어스된 상태에서 PH3(수소화 인), SiH4(수소화 실리콘), N2(질소), O2(산소)의 양을 조절하여 PSG 보호막(4)을 형성시키게 되므로 열로이 공정에서의 열처리 효과도 동시에 얻어지게 되는 것이다.
이와같은 본 발명의 금속배선 공정에의해 제조되는 반도체 장치는, 열처리 공정의 생략에 따른 실리콘 석출입자의 크기가 줄어들게 되므로 확산층과 금속과의 오옴성 접촉저항이 줄어들어 전압마진이 향상되고, 또한 금속막에서의 돌기의 발생율이나 그 높이가 현저히 낮아져 핀홀의 생성이 억제 되므로 제품의 내부쇼트가 방지되고 내습성이 강화되며, 금속막에서의 공간부 생성이 억제되어 일렉트로마이그레이션 특성이 양호하게 되는 특징을 가지게 된다.
따라서 제품의 수율과 신뢰도 및 그 특성이 향상되고 특히, 공정의 단일화를 추구할 수가 있는 것이어서 반도체 장치의 생산성 향상의 얻을 수 있는 것이다.

Claims (2)

  1. 소자들이 형성된 반도체 기판상에 금속배선과 보호막을 순차적으로 형성하는 반도체 장치의 금속배선 제조방법에 있어서, 상기 보호막을 형성할 때 반도체 기판에 온도를 인가하여 상기 금속배선의 열처리가 동시에 이루어짐을 특징으로 하는 반도체 장치의 금속배선 제조방법.
  2. 제 1 항에 있어서, 상기 반도체 기판의 온도를 370∼390℃ 정도로 유지함을 특징으로 하는 반도체 장치의 금속배선 제조방법.
KR1019870012324A 1987-11-03 1987-11-03 반도체 장치의 금속배선 제조방법 KR910004056B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019870012324A KR910004056B1 (ko) 1987-11-03 1987-11-03 반도체 장치의 금속배선 제조방법
JP63271134A JPH01149437A (ja) 1987-11-03 1988-10-28 半導体装置の金属配線の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870012324A KR910004056B1 (ko) 1987-11-03 1987-11-03 반도체 장치의 금속배선 제조방법

Publications (2)

Publication Number Publication Date
KR890008945A KR890008945A (ko) 1989-07-13
KR910004056B1 true KR910004056B1 (ko) 1991-06-22

Family

ID=19265739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870012324A KR910004056B1 (ko) 1987-11-03 1987-11-03 반도체 장치의 금속배선 제조방법

Country Status (2)

Country Link
JP (1) JPH01149437A (ko)
KR (1) KR910004056B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4111775A (en) * 1977-07-08 1978-09-05 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Multilevel metallization method for fabricating a metal oxide semiconductor device
JPS5656653A (en) * 1979-10-13 1981-05-18 Mitsubishi Electric Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH01149437A (ja) 1989-06-12
KR890008945A (ko) 1989-07-13

Similar Documents

Publication Publication Date Title
US5670432A (en) Thermal treatment to form a void free aluminum metal layer for a semiconductor device
JPS61214555A (ja) 半導体装置
USRE40507E1 (en) Method of forming pre-metal dielectric film on a semiconductor substrate including first layer of undoped oxide of high ozone:TEOS volume ratio and second layer of low ozone doped BPSG
US5960303A (en) Process of forming titanium silicide interconnects
US5217912A (en) Method for manufacturing a semiconductor device
KR910004056B1 (ko) 반도체 장치의 금속배선 제조방법
KR910008835B1 (ko) 반도체장치 및 제조방법
US4380115A (en) Method of making a semiconductor device with a seal
KR100338106B1 (ko) 반도체소자의금속배선형성방법
KR100526452B1 (ko) 반도체 장치의 콘택 전극 형성방법
JPH03175632A (ja) 半導体装置およびその製造方法
KR100312030B1 (ko) 반도체소자의금속배선형성방법
KR100248800B1 (ko) 반도체 장치의 금속배선 형성방법
JPH0712085B2 (ja) 絶縁ゲート型電界効果半導体装置の作製方法
JPS62165328A (ja) 酸化後の金属合金化方法
KR970007968B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR0125782B1 (ko) 금속배선형성을 위한 평탄화방법
JPH0579184B2 (ko)
JPH0737878A (ja) 半導体装置の製造方法
JPH04349629A (ja) 半導体装置及びその製造方法
KR960013154B1 (ko) 반도체 소자 제조방법
JP2540724B2 (ja) 半導体装置の作製方法
JPH0637113A (ja) 半導体装置の製造方法
Tsunemitsu et al. A planar multi-layer interconnection
KR100220947B1 (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050506

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee