KR100220947B1 - 반도체 소자의 금속 배선 형성방법 - Google Patents
반도체 소자의 금속 배선 형성방법 Download PDFInfo
- Publication number
- KR100220947B1 KR100220947B1 KR1019960024291A KR19960024291A KR100220947B1 KR 100220947 B1 KR100220947 B1 KR 100220947B1 KR 1019960024291 A KR1019960024291 A KR 1019960024291A KR 19960024291 A KR19960024291 A KR 19960024291A KR 100220947 B1 KR100220947 B1 KR 100220947B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- titanium
- forming
- semiconductor device
- heat treatment
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 반도체기판에 불순물 접합영역을 형성하고, 전체표면상부에 층간절연막을 형성한 다음, 콘택마스크를 이용하여 상기 층간절연막을 식각함으로써 상기 불순물 접합영역을 노출시키는 콘택홀을 형성하고 확산방지막을 형성하는 반도체소자의 금속배선 형성방법에 있어서, 상기 불순물 접합영역에 접속되도록 전체표면상부에 티타늄막을 소정두께 형성하고 상기 티타늄막의 상측 일정두께를 티타늄질화막으로 형성하는 동시에 상기 티타늄막과 반도체기판의 계면에 실리콘티타늄막을 형성하는 제1열처리공정을 실시한 다음, 상기 티타늄질화막에 산소를 충진시켜 티타늄산화질화막을 형성하는 제2열처리공정으로 실리콘티타늄막/티타늄막/티타늄산화질화막 적층구조의 확산방지막을 형성하되, 하나의 증착챔버와 RTP만을 이용하여 공정단가를 절감하고 콘택저항을 낮출 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 반도체소자의 생산성 및 수율을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
제1(a)도 내지 제1(d)도는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 13 : 불순물 접합영역
15 : 층간절연막 17 : 콘택홀
19 : 티타늄막 21 : 티타늄질화막
23 : 실리콘티타늄막 25 : 티타늄산화질화막
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 하부도전층에 접속되는 금속배선 형성공정시 필요없는 불순물의 확산을 방지하는 확산방지층을 형성하는 기술에 관한 것이다.
기존의 확산 방지막은 아르곤(Ar)과 질소(N2) 가스의 혼합상태에서 스퍼터링(sputtering)하여 TiN, TaN, WN과 같은 질화막계 화합물을 형성한 후 열처리공정을 통해 일정량의 산소를 확산방지층내로 확산시킨 스터프드(Stuffed)한 확산 방지층을 사용해 왔다.
종래기술에 의한 반도체소자의 확산방지막 형성방법을 설명하면 다음과 같다.
먼저, 반도체기판의 불순물 접합영역을 노출시키는 콘택홀을 형성하고, 전체표면상부에 티타늄막과 티타늄질화막을 각각 소정두께 형성한 다음, 열처리로에서 열처리공정을 실시하여 치밀한 구조의 티타늄산화질화막을 형성하였다.
그러나, 상기 티타늄막과 티타늄질화막을 증착하기 위한 두 개의 증착챔버와, 열처리공정을 위한 하나의 열처리로를 사용하여 공정단가를 상승시키고 공정시간이 길어져 반도체소자의 생산성 및 수율을 저하시키는 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여, 티타늄막을 형성하고, 산소 분위기 가스를 이용한 열처리공정으로 티타늄산화질화막과 실리콘티타늄막을 형성함으로써 금속배선과 반도체기판의 상호확산을 방지할 수 있는 확산방지막을 형성하되, 하나의 증착챔버와 금속 열처리로(Rapid Themal Processing, 이하에서 RTP라 함)만을 이용하여 공정단가를 절감하고 콘택저항을 낮출수 있는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은, 이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제1(a)도 내지 제1(d)도는 본 발명의 실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11)의 예정된 부분에 불순물 접합영역(13)을 형성한다. 그리고, 전체표면상부에 층간절연막(15)을 형성한다. 이때, 상기 층간절연막(15)은 소자분리절연막(도시안됨), 워드라인(도시안됨), 비트라인(도시안됨) 또는 캐패시터(도시안됨)를 형성하고, 그 상부를 비.피.에스.지.(Boro Phospho Silicate Glass, 이하에서 BPSG라 함)와 같이 유동성이 우수한 절연막으로 평탄화시켜 형성한다.
그 다음에, 콘택마스크(도시안됨)를 이용한 식각공정으로 상기 층간절연막(15)을 식각하여 상기 불순물 접합영역(13)을 노출시키는 콘택홀(17)을 형성한다.
여기서, 상기 콘택홀(17) 형성공정은 콘택마스크를 이용한 노광 및 현상공정으로 형성된 감광막패턴(도시안됨)을 마스크로 하여 상기 층간절연막(15)을 습식 및 건식방법으로 식각함으로서 상부의 콘택면적을 증가시킨다(제1(a)도).
그 다음에, 전체표면상부에 티타늄막(19)을 물리기상증착(Physical Vapor Deposition, 이하에 PVD라 함) 방법이 화학기상증착(Chemical Vapor Deposition, 이하에서 CVD라 함) 방법으로 소정두께로 형성한다(제1(b)도).
그리고, RTP를 이용하여 600∼850℃ 정도의 온도에서 암모니아 가스와 아르곤가스를 플로우(flow)시키며 1∼70초 동안 열공정을 실시하여 상기 티타늄막(19)의 상층부 일정두께를 티타늄질화막(21)으로 형성한다.
이때, 상기 티타늄막(19)과 반도체기판(11)의 실리콘이 반응하여 상기 티타늄막(19)과 반도체기판(11)의 계면에 실리콘티타늄막(23)을 소정두께 형성한다(제1(c)도).
그 다음에, 연속적으로 상기 RTP의 온도를 500∼700℃ 정도의 온도로 하여 산소가스와 아르곤가스를 플로우(flow)시키며 1∼70초 동안 열공정을 실시하여 상기 티타늄질화막(21)을 티타늄산화질화막(25)으로 형성한다.
여기서, 상기 티타늄산화질화막(25)은 열처리공정시 상기 티타늄질화막(21)의 그레인 바운더리(grain boundary)에 산소가 충진되어 형성된다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 분위기 가스를 이용한 열처리공정으로 티타늄산화질화막과 실리콘티타늄막을 형성함으로써 금속배선과 반도체기판의 상호확산을 방지할 수 있는 확산방지막을 형성하되, 하나의 증착챔버와 RTP만을 이용하여 공정단가를 절감하고 콘택저항을 낮출 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 반도체소자의 생산성 및 수율을 향상시키며 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.
Claims (4)
- 반도체기판의 불순물 접합영역을 노출시키는 콘택홀에 확산방지막을 형성하는 반도체소자의 금속배선 형성방법에 있어서, 상기 불순물 접합영역에 접속되는 티타늄막을 전표면상에 형성하는 공정과, 상기 티타늄막의 상측을 질화시켜 티타늄질화막을 형성하는 동시에 상기 티타늄막과 반도체기판의 계면에 실리콘티타늄막을 형성하는 제1열처리공정을 실시하는 공정과, 상기 티타늄질화막에 산소를 충진시켜 티타늄산화질화막을 형성하는 제2열처리공정으로 실리콘티타늄막/티타늄막/티타늄산화질화막 적층구조의 확산방지막을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
- 제1항에 있어서, 상기 티타늄막은 CVD 또는 PVD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제1항에 있어서, 상기 제1열처리공정은 600∼850℃ 온도 정도의 RTP에서 암모니아가스와 아르곤가스를 플로우시키며 1∼70초 동안 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제1항에 있어서, 상기 제2열처리공정은 500∼700℃ 온도 정도의 RTP에서 산소가스와 아르곤가스를 플로우시키며 1∼70초 동안 실시하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024291A KR100220947B1 (ko) | 1996-06-27 | 1996-06-27 | 반도체 소자의 금속 배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024291A KR100220947B1 (ko) | 1996-06-27 | 1996-06-27 | 반도체 소자의 금속 배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005528A KR980005528A (ko) | 1998-03-30 |
| KR100220947B1 true KR100220947B1 (ko) | 1999-09-15 |
Family
ID=19463749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960024291A KR100220947B1 (ko) | 1996-06-27 | 1996-06-27 | 반도체 소자의 금속 배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100220947B1 (ko) |
-
1996
- 1996-06-27 KR KR1019960024291A patent/KR100220947B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980005528A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100255516B1 (ko) | 반도체 장치의 금속배선 및 그 형성방법 | |
| KR100707656B1 (ko) | 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자 | |
| KR20040017655A (ko) | 반도체 소자의 금속 콘택 형성 방법 | |
| KR100220947B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR0174878B1 (ko) | 확산 장벽층 형성방법 | |
| KR100338106B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR0124489B1 (ko) | 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법 | |
| KR100451493B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100402242B1 (ko) | 반도체 소자 제조방법 | |
| KR100237027B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100935193B1 (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
| KR20000025452A (ko) | 반도체 소자의 제조방법 | |
| KR100587600B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성방법 | |
| KR100325597B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100316061B1 (ko) | 다층배선을가지는반도체장치의형성방법 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR100504550B1 (ko) | 반도체 소자의 제조방법 | |
| KR100314742B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020044859A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100560292B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR20010064423A (ko) | 반도체소자의 콘택전극의 배리어메탈 제조방법 | |
| KR100401498B1 (ko) | 반도체장치의 배리어층 형성방법 | |
| KR19980057012A (ko) | 반도체 장치의 금속 배선 형성방법 | |
| KR100373351B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |