JPH02218131A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH02218131A JPH02218131A JP3894789A JP3894789A JPH02218131A JP H02218131 A JPH02218131 A JP H02218131A JP 3894789 A JP3894789 A JP 3894789A JP 3894789 A JP3894789 A JP 3894789A JP H02218131 A JPH02218131 A JP H02218131A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor substrate
- wiring
- film
- protective insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000001681 protective effect Effects 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 4
- 239000001301 oxygen Substances 0.000 claims abstract description 4
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 4
- 239000002994 raw material Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000013508 migration Methods 0.000 abstract description 7
- 230000005012 migration Effects 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 3
- 239000011800 void material Substances 0.000 abstract description 3
- 239000007789 gas Substances 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract 1
- 230000002950 deficient Effects 0.000 abstract 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野）
この発明は、配線を表面に形成した半導体基板上に保護
用絶縁膜を形成した半導体基板上よびその製造方法に関
するものである。
用絶縁膜を形成した半導体基板上よびその製造方法に関
するものである。
〔従来の技術］
従来のこの種の半導体装置を第２図に基づいて説明する
。
。
この半導体装置は、第２図に示すように、まず半導体基
板１の表面に絶縁膜２を形成した後、アルミニウムから
なる配線３を形成している。つぎに、配線３を形成した
半導体基Ｆｉ１の表面に、シランとアンモニアとを原料
ガスとしてプラズマＣＶＤ法により、８０００〜１００
００人のシリコンナイトライド膜４′を蒸着し、最終保
護用絶縁膜としている。
板１の表面に絶縁膜２を形成した後、アルミニウムから
なる配線３を形成している。つぎに、配線３を形成した
半導体基Ｆｉ１の表面に、シランとアンモニアとを原料
ガスとしてプラズマＣＶＤ法により、８０００〜１００
００人のシリコンナイトライド膜４′を蒸着し、最終保
護用絶縁膜としている。
〔発明が解決しようとする課題］
従来の半導体装置は、最終保護用絶縁膜としてシリコン
ナイトライド１ｌ１４′を形成しているため、第２図に
示すように、配線３の段差部に形成されたシリコンナイ
トライド膜４′にオーバーハングが発生する。そして、
半導体基板ｌに形成された配線３の配線間隔が１μｍ以
下である場合に、シリコンナイトライド膜４′の隣合っ
たオーバーハングの上部同士がつながり、シリコンナイ
トライド膜４′中にボイド５が発生する。その結果、最
終保護用絶縁膜中に、汚染物が閉じ込められ、配置ｉ３
の信頼性を低下させるという問題があった。
ナイトライド１ｌ１４′を形成しているため、第２図に
示すように、配線３の段差部に形成されたシリコンナイ
トライド膜４′にオーバーハングが発生する。そして、
半導体基板ｌに形成された配線３の配線間隔が１μｍ以
下である場合に、シリコンナイトライド膜４′の隣合っ
たオーバーハングの上部同士がつながり、シリコンナイ
トライド膜４′中にボイド５が発生する。その結果、最
終保護用絶縁膜中に、汚染物が閉じ込められ、配置ｉ３
の信頼性を低下させるという問題があった。
また、シリコンナイトライド膜４′は、膜応力が著しく
大きく、配線３のストレスマイグレーションを増大させ
、配線３を断線させるという問題もあった。
大きく、配線３のストレスマイグレーションを増大させ
、配線３を断線させるという問題もあった。
したがって、この発明の目的は、保護用絶縁膜中のボイ
ドの発注をなくし、かつストレスマイグレーションによ
る断線不良を防止して配線の信頼性の向上を図ることの
できる半導体装置およびその製造方法を提供することで
ある。
ドの発注をなくし、かつストレスマイグレーションによ
る断線不良を防止して配線の信頼性の向上を図ることの
できる半導体装置およびその製造方法を提供することで
ある。
請求項（１）記載の半導体装置は、表面に配線を形成し
た半導体基板の表面に保護用絶縁膜としてシリコンオキ
シナイトライド膜を形成した構成としている。
た半導体基板の表面に保護用絶縁膜としてシリコンオキ
シナイトライド膜を形成した構成としている。
請求項（２）記載の半導体装置の製造方法は、絶縁膜を
表面に形成した半導体基板上に配線を形成する工程と、
この半導体基板の表面にテトラエチルオルトシリケート
と酸素とアンモニアとを原料とし減圧状態でプラズマＣ
ＶＤ法または光ＣＶＤ法を用いてシリコンオキシナイト
ライド膜を形成する工程とを含んでいる。
表面に形成した半導体基板上に配線を形成する工程と、
この半導体基板の表面にテトラエチルオルトシリケート
と酸素とアンモニアとを原料とし減圧状態でプラズマＣ
ＶＤ法または光ＣＶＤ法を用いてシリコンオキシナイト
ライド膜を形成する工程とを含んでいる。
請求項（１）記載の半導体装置によれば、保護用絶縁膜
としてシリコンオキシナイトライド膜を、半導体基板の
表面に形成したので、配線上に形成される保護用絶縁膜
の段差被覆性がよく、オーバーハングの発生が防止され
る。しかも、シリコンオキシナイトライド膜としたので
、膜応力が小さくなり、配線のストレスマイグレーショ
ンによる断線が防止される。
としてシリコンオキシナイトライド膜を、半導体基板の
表面に形成したので、配線上に形成される保護用絶縁膜
の段差被覆性がよく、オーバーハングの発生が防止され
る。しかも、シリコンオキシナイトライド膜としたので
、膜応力が小さくなり、配線のストレスマイグレーショ
ンによる断線が防止される。
請求項（２）記載の半導体装置の製造方法によれば、配
線を形成した半導体基板の表面に、段差被覆性のよいシ
リコンオキシナイトライド膜が形成される。
線を形成した半導体基板の表面に、段差被覆性のよいシ
リコンオキシナイトライド膜が形成される。
この発明の半導体装置の一実施例を第１図に基づいて説
明する。
明する。
この半導体装置は、第１図に示すように、半導体基板ｌ
の表面に絶縁膜２を形成した後、この半導体基板ｌ上に
アルミニウムからなる配線３を形成する。つぎに、原料
ガスとしてテトラエチルオルトシリケート（ＴＥ０１）
と酸素（０□）とアンモニア（ＮＨ，）とを用いて、減
圧した状態でプラズマＣＶＤ法により、配線３を形成し
た半導体基板１の表面にシリコンオキシナイトライド膜
４を形成している。この場合、反応圧力をｌＯ〜２０Ｔ
ｏｒｒ、成長温度を３５０〜４００°Ｃとし、膜の圧縮
応力が３〜８ Ｘ ｆ Ｏ’ ｄｙｎｅ／ ｃｍ”のシ
リコンオキシナイトライド膜４を８０００〜１００００
人程度成長させ、最終保護用絶縁膜として半導体基板ｌ
の表面に形成している。
の表面に絶縁膜２を形成した後、この半導体基板ｌ上に
アルミニウムからなる配線３を形成する。つぎに、原料
ガスとしてテトラエチルオルトシリケート（ＴＥ０１）
と酸素（０□）とアンモニア（ＮＨ，）とを用いて、減
圧した状態でプラズマＣＶＤ法により、配線３を形成し
た半導体基板１の表面にシリコンオキシナイトライド膜
４を形成している。この場合、反応圧力をｌＯ〜２０Ｔ
ｏｒｒ、成長温度を３５０〜４００°Ｃとし、膜の圧縮
応力が３〜８ Ｘ ｆ Ｏ’ ｄｙｎｅ／ ｃｍ”のシ
リコンオキシナイトライド膜４を８０００〜１００００
人程度成長させ、最終保護用絶縁膜として半導体基板ｌ
の表面に形成している。
このように、この半導体装置は、最終保護絶縁膜として
シリコンオキシナイトライド膜４を、配線３を形成した
半導体基板ｌ上に形成したので、最終保護用絶縁膜の段
差被覆性がよく、オーバハングが発生することがなく、
最終保護用絶縁膜中のボイドの発生を防止することがで
き、配線３の信頼性を向上することができる。ここで、
この実施例において、配線３の配線間隔が１μｍ以下と
なった場合でも、最終保護用絶縁膜のオーバーハングの
発生はなく、ボイドの発生を防止することができた。
シリコンオキシナイトライド膜４を、配線３を形成した
半導体基板ｌ上に形成したので、最終保護用絶縁膜の段
差被覆性がよく、オーバハングが発生することがなく、
最終保護用絶縁膜中のボイドの発生を防止することがで
き、配線３の信頼性を向上することができる。ここで、
この実施例において、配線３の配線間隔が１μｍ以下と
なった場合でも、最終保護用絶縁膜のオーバーハングの
発生はなく、ボイドの発生を防止することができた。
さらに、シリコンオキシナイトライド膜４は、膜応力が
非常に小さく、最終保護用絶縁膜の膜応力を著しく低減
することができ、配線３のストレスマイグレーションに
よる断線を防止することができる。
非常に小さく、最終保護用絶縁膜の膜応力を著しく低減
することができ、配線３のストレスマイグレーションに
よる断線を防止することができる。
なお、プラズマＣＶＤ法に変えて光ＣＶＤ法を用いた場
合でも同様の結果が得られた。
合でも同様の結果が得られた。
請求項（１）記載の半導体基板は、配線を形成した半導
体基板の表面に、保護用絶縁膜としてシリコンオキシナ
イトライド膜を形成したので、配線上に形成する保護用
絶縁膜の段差被覆性の向上を図ることができ、保護用絶
縁膜のオーバーハングの発生を防止でき、保護用絶縁膜
中のボイドの発生を防止することができる。さらに、膜
応力を低減することができ、配線のストレスマイグレー
ションによる断線を防止することができる。この結果、
配線の信顛性の向上を図ることができる。
体基板の表面に、保護用絶縁膜としてシリコンオキシナ
イトライド膜を形成したので、配線上に形成する保護用
絶縁膜の段差被覆性の向上を図ることができ、保護用絶
縁膜のオーバーハングの発生を防止でき、保護用絶縁膜
中のボイドの発生を防止することができる。さらに、膜
応力を低減することができ、配線のストレスマイグレー
ションによる断線を防止することができる。この結果、
配線の信顛性の向上を図ることができる。
請求項（２）記載の半導体基板の製造方法によれば、配
線を形成した半導体基板の表面に、段差被覆性のよいシ
リコンオキシナイトライド膜を形成することができる。
線を形成した半導体基板の表面に、段差被覆性のよいシ
リコンオキシナイトライド膜を形成することができる。
第１図はこの発明の半導体装置の一実施例の断面図、第
２図は従来の半導体装置の断面図である。 ｌ・・・半導体基板、２・・・絶縁膜、３・・・配線、
４・・・シリコンオキシナイトライド膜
２図は従来の半導体装置の断面図である。 ｌ・・・半導体基板、２・・・絶縁膜、３・・・配線、
４・・・シリコンオキシナイトライド膜
Claims (2)
- （１）表面に配線を形成した半導体基板の表面に保護用
絶縁膜としてシリコンオキシナイトライド膜を形成した
半導体装置。 - （２）絶縁膜を表面に形成した前記半導体基板上に前記
配線を形成する工程と、この半導体基板の表面にテトラ
エチルオルトシリケートと酸素とアンモニアとを原料と
し減圧状態でプラズマＣＶＤ法または光ＣＶＤ法を用い
てシリコンオキシナイトライド膜を形成する工程とを含
む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3894789A JPH02218131A (ja) | 1989-02-17 | 1989-02-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3894789A JPH02218131A (ja) | 1989-02-17 | 1989-02-17 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02218131A true JPH02218131A (ja) | 1990-08-30 |
Family
ID=12539404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3894789A Pending JPH02218131A (ja) | 1989-02-17 | 1989-02-17 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02218131A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0605980A2 (en) * | 1993-01-07 | 1994-07-13 | Ramtron International Corporation | Method for depositing silicon nitride and silicon oxynitride films |
| US5583078A (en) * | 1991-04-30 | 1996-12-10 | Lucent Technologies Inc. | Method for fabricating a planar dielectric |
| US5946542A (en) * | 1996-02-26 | 1999-08-31 | Micron Technology, Inc. | Method of depositing passivation layers on semiconductor device arrays |
| KR20030000964A (ko) * | 2001-06-27 | 2003-01-06 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
-
1989
- 1989-02-17 JP JP3894789A patent/JPH02218131A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583078A (en) * | 1991-04-30 | 1996-12-10 | Lucent Technologies Inc. | Method for fabricating a planar dielectric |
| EP0605980A2 (en) * | 1993-01-07 | 1994-07-13 | Ramtron International Corporation | Method for depositing silicon nitride and silicon oxynitride films |
| EP0605980A3 (en) * | 1993-01-07 | 1995-08-02 | Ramtron Int Corp | Layering process for depositing silicon nitride and silicon oxynitride. |
| US5946542A (en) * | 1996-02-26 | 1999-08-31 | Micron Technology, Inc. | Method of depositing passivation layers on semiconductor device arrays |
| KR20030000964A (ko) * | 2001-06-27 | 2003-01-06 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150235917A1 (en) | Passivation Layer and Method of Making a Passivation Layer | |
| JPH02218131A (ja) | 半導体装置およびその製造方法 | |
| JPS60224231A (ja) | 半導体装置 | |
| JPS60132344A (ja) | 半導体装置 | |
| JPH08148485A (ja) | 半導体装置の製造方法 | |
| JPS62193265A (ja) | 半導体装置の製造方法 | |
| JPH04294532A (ja) | タングステンシリサイド膜の形成方法 | |
| JPH02265242A (ja) | 半導体装置の製造方法 | |
| JPS6046036A (ja) | 半導体装置の製造方法 | |
| JPH0419707B2 (ja) | ||
| JPH03175632A (ja) | 半導体装置およびその製造方法 | |
| JPH05218016A (ja) | 化合物半導体装置 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03159124A (ja) | 半導体装置の製造方法 | |
| JPS61265824A (ja) | 半導体装置の製造方法 | |
| JPH04271163A (ja) | 半導体装置の製造方法 | |
| JPH07106323A (ja) | 半導体装置とその製造方法 | |
| JPS62174944A (ja) | 半導体装置の製造方法 | |
| JP2833370B2 (ja) | 半導体装置の製造方法 | |
| JPH05152280A (ja) | 半導体装置の製造方法 | |
| JPS61193469A (ja) | 半導体装置の製造方法 | |
| KR19980052406A (ko) | 반도체 소자의 보호막 형성 방법 | |
| JPS62145822A (ja) | 半導体装置の製造方法 | |
| JPH04122026A (ja) | 半導体装置の製造方法 | |
| JPS61212025A (ja) | Ｐｓｇ膜の形成方法 |