JPH08148485A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08148485A JPH08148485A JP28014094A JP28014094A JPH08148485A JP H08148485 A JPH08148485 A JP H08148485A JP 28014094 A JP28014094 A JP 28014094A JP 28014094 A JP28014094 A JP 28014094A JP H08148485 A JPH08148485 A JP H08148485A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- insulating film
- manufacturing
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造方法に関し、半導体装置に
用いる保護絶縁膜におけるボイド及びクラックの発生を
防止して、それに伴うプラスティックパッケージの剥離
を防止する。 【構成】 半導体基板１上に下地絶縁膜２を介して設け
た金属配線層３を被覆する保護絶縁膜を形成する際に、
少なくとも、テトラ・エチル・オルト・シリケートとオ
ゾンとを反応させてＴＥＯＳ−Ｏ3 −ＮＳＧ膜５を形成
し、このＴＥＯＳ−Ｏ3 −ＮＳＧ膜５で金属配線層３間
を埋め込むようにする。
用いる保護絶縁膜におけるボイド及びクラックの発生を
防止して、それに伴うプラスティックパッケージの剥離
を防止する。 【構成】 半導体基板１上に下地絶縁膜２を介して設け
た金属配線層３を被覆する保護絶縁膜を形成する際に、
少なくとも、テトラ・エチル・オルト・シリケートとオ
ゾンとを反応させてＴＥＯＳ−Ｏ3 −ＮＳＧ膜５を形成
し、このＴＥＯＳ−Ｏ3 −ＮＳＧ膜５で金属配線層３間
を埋め込むようにする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するものであり、特に、ＬＯＣ（ＬｅａｄＯｎ Ｃｈ
ｉｐ）構造の半導体装置の保護絶縁膜の製造方法に関す
るものである。
関するものであり、特に、ＬＯＣ（ＬｅａｄＯｎ Ｃｈ
ｉｐ）構造の半導体装置の保護絶縁膜の製造方法に関す
るものである。
【０００２】
【従来の技術】従来、チップパッケージ時における外部
配線への接続はチップ周辺から取っていたが、近年、チ
ップの縮小化を目的として外部配線への接続、即ち、ボ
ンディングをチップの中心部で行い、ボンディングワイ
ヤを周辺部に引く所謂ＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉ
ｐ）構造が主流になってきた。
配線への接続はチップ周辺から取っていたが、近年、チ
ップの縮小化を目的として外部配線への接続、即ち、ボ
ンディングをチップの中心部で行い、ボンディングワイ
ヤを周辺部に引く所謂ＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉ
ｐ）構造が主流になってきた。
【０００３】そして、従来の半導体装置のプラスティッ
クパッケージ形成に先立つカバー膜（保護絶縁膜）の形
成に際しては、保護絶縁膜の厚さはそれ程要求されてい
なかったが、ＬＯＣ構造の採用と共に、チップに従来よ
りも大きな応力が加わるため保護絶縁膜の強化が必要と
なってきた。
クパッケージ形成に先立つカバー膜（保護絶縁膜）の形
成に際しては、保護絶縁膜の厚さはそれ程要求されてい
なかったが、ＬＯＣ構造の採用と共に、チップに従来よ
りも大きな応力が加わるため保護絶縁膜の強化が必要と
なってきた。
【０００４】この保護絶縁膜の強化のためには、保護絶
縁膜を厚く形成することになるが、この保護絶縁膜の形
成方法としては、ＣＶＤ法及び有機溶剤を用いたＳＯＧ
法が一般的であった。この内のＣＶＤ法を用いた保護絶
縁膜及びポリイミド膜の形成工程を図２により説明す
る。
縁膜を厚く形成することになるが、この保護絶縁膜の形
成方法としては、ＣＶＤ法及び有機溶剤を用いたＳＯＧ
法が一般的であった。この内のＣＶＤ法を用いた保護絶
縁膜及びポリイミド膜の形成工程を図２により説明す
る。
【０００５】図２参照 従来の保護絶縁膜及びポリイミド膜の形成工程において
は、半導体基板１上に層間絶縁膜等の下地絶縁膜２を介
して設けたアルミニウム合金等からなる最終層の金属配
線層３を形成したのち、保護絶縁膜８をプラズマＣＶＤ
法で堆積させ、次いで、ポリイミド膜を設け、最後に、
半導体基板１をチップに分割してワイヤボンディングし
たのち、黒色樹脂等のプラスティックモールドを行っ
て、パッケージを完成していた。
は、半導体基板１上に層間絶縁膜等の下地絶縁膜２を介
して設けたアルミニウム合金等からなる最終層の金属配
線層３を形成したのち、保護絶縁膜８をプラズマＣＶＤ
法で堆積させ、次いで、ポリイミド膜を設け、最後に、
半導体基板１をチップに分割してワイヤボンディングし
たのち、黒色樹脂等のプラスティックモールドを行っ
て、パッケージを完成していた。
【０００６】
【発明が解決しようとする課題】しかしながら、図２の
ように保護絶縁膜８をプラズマＣＶＤ法で形成した場合
には、金属配線層３上部でオーバーハング構造が形成さ
れ、金属配線層３同士の間隔が狭い場合に互いに隣接す
るこのオーバーハング部が接続してＣＶＤ保護絶縁膜８
の内部にボイド（空洞）９が形成されることがあり、そ
の上に設けるポリイミド膜７或いはその上に設ける黒色
樹脂等のプラスティックパッケージが剥がれる等の問題
が生じていた。
ように保護絶縁膜８をプラズマＣＶＤ法で形成した場合
には、金属配線層３上部でオーバーハング構造が形成さ
れ、金属配線層３同士の間隔が狭い場合に互いに隣接す
るこのオーバーハング部が接続してＣＶＤ保護絶縁膜８
の内部にボイド（空洞）９が形成されることがあり、そ
の上に設けるポリイミド膜７或いはその上に設ける黒色
樹脂等のプラスティックパッケージが剥がれる等の問題
が生じていた。
【０００７】また、プラズマＣＶＤ法の代わりに有機溶
剤を用いたＳＯＧ（Ｓｐｉｎ ＯｎＧｌａｓｓ）法を用
いた場合には、ＳＯＧ膜の熱膨張係数等が原因でクラッ
クが発生しやすいという問題があり、クラックの発生に
伴う水分の進入等により内部のトランジスタ等が劣化
し、信頼性の点で大きな問題となっていた。
剤を用いたＳＯＧ（Ｓｐｉｎ ＯｎＧｌａｓｓ）法を用
いた場合には、ＳＯＧ膜の熱膨張係数等が原因でクラッ
クが発生しやすいという問題があり、クラックの発生に
伴う水分の進入等により内部のトランジスタ等が劣化
し、信頼性の点で大きな問題となっていた。
【０００８】そして、いずれの保護絶縁膜を用いても、
ＬＯＣ構造に伴う応力の他にパッケージを構成するポリ
イミド膜等のプラスティックの応力が問題になり、剥が
れ或いはクラックにより水分が半導体内部に進入して信
頼性が低下するという問題が生ずる。
ＬＯＣ構造に伴う応力の他にパッケージを構成するポリ
イミド膜等のプラスティックの応力が問題になり、剥が
れ或いはクラックにより水分が半導体内部に進入して信
頼性が低下するという問題が生ずる。
【０００９】したがって、本発明は、半導体装置に用い
る保護絶縁膜におけるボイド及びクラックの発生を防止
して、それに伴うポリイミド膜或いはプラスティックパ
ッケージの剥離を防止することを目的とする。
る保護絶縁膜におけるボイド及びクラックの発生を防止
して、それに伴うポリイミド膜或いはプラスティックパ
ッケージの剥離を防止することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、半導体装置の
製造方法において、半導体基板（図１の１）上に下地絶
縁膜（図１の２）を介して設けた金属配線層（図１の
３）を被覆する保護絶縁膜を形成する工程として、少な
くとも、テトラ・エチル・オルト・シリケート（ＴＥＯ
Ｓ）とオゾン（Ｏ3 ）とを反応させてシリコン酸化膜
（図１の５）を形成し、このシリコン酸化膜で金属配線
層（図１の３）間を埋め込む工程を有することを特徴と
する。
製造方法において、半導体基板（図１の１）上に下地絶
縁膜（図１の２）を介して設けた金属配線層（図１の
３）を被覆する保護絶縁膜を形成する工程として、少な
くとも、テトラ・エチル・オルト・シリケート（ＴＥＯ
Ｓ）とオゾン（Ｏ3 ）とを反応させてシリコン酸化膜
（図１の５）を形成し、このシリコン酸化膜で金属配線
層（図１の３）間を埋め込む工程を有することを特徴と
する。
【００１１】また、本発明は、上記シリコン酸化膜（図
１の５）の形成工程において、堆積雰囲気の圧力を常
圧、或いは、４５０乃至７００Ｔｏｒｒの準常圧にした
ことを特徴とする。また、本発明は、上記シリコン酸化
膜（図１の５）を形成するに先立って、屈折率が１．４
５乃至１．６５程度の圧縮応力を有するプラズマシリコ
ン酸化膜或いはプラズマシリコンオキシナイトライド膜
等の絶縁膜（図１の４）を成長させることを特徴とす
る。
１の５）の形成工程において、堆積雰囲気の圧力を常
圧、或いは、４５０乃至７００Ｔｏｒｒの準常圧にした
ことを特徴とする。また、本発明は、上記シリコン酸化
膜（図１の５）を形成するに先立って、屈折率が１．４
５乃至１．６５程度の圧縮応力を有するプラズマシリコ
ン酸化膜或いはプラズマシリコンオキシナイトライド膜
等の絶縁膜（図１の４）を成長させることを特徴とす
る。
【００１２】また、本発明は、上記シリコン酸化膜（図
１の５）の上に応力が圧縮応力であるプラズマシリコン
窒化膜（図１の６）を成長させることを特徴とする。ま
た、本発明は、半導体装置がリード・オン・チップ構造
であることを特徴とする。
１の５）の上に応力が圧縮応力であるプラズマシリコン
窒化膜（図１の６）を成長させることを特徴とする。ま
た、本発明は、半導体装置がリード・オン・チップ構造
であることを特徴とする。
【００１３】
【作用】テトラ・エチル・オルト・シリケートとオゾン
とを反応させて形成したシリコン酸化膜、即ち、ＴＥＯ
Ｓ−Ｏ3 −ＮＳＧ（Ｎｏｎｄｏｐｅｄ Ｓｉｌｉｃａｔ
ｅ Ｇｌａｓｓ）膜によって金属配線層間を埋め込むこ
とにより、金属配線層同士の間隔が狭い場合でもボイド
が発生することなく平坦化することが可能になり、ま
た、ＳＯＧ膜に比べてクラック耐性が向上する。
とを反応させて形成したシリコン酸化膜、即ち、ＴＥＯ
Ｓ−Ｏ3 −ＮＳＧ（Ｎｏｎｄｏｐｅｄ Ｓｉｌｉｃａｔ
ｅ Ｇｌａｓｓ）膜によって金属配線層間を埋め込むこ
とにより、金属配線層同士の間隔が狭い場合でもボイド
が発生することなく平坦化することが可能になり、ま
た、ＳＯＧ膜に比べてクラック耐性が向上する。
【００１４】また、ＴＥＯＳ−Ｏ3 −ＮＳＧ膜の堆積雰
囲気の圧力を常圧にすることにより、クラック耐性の強
い緻密な膜が得られ、また、圧力を４５０乃至７００Ｔ
ｏｒｒの準常圧にすることにより、このＴＥＯＳ−Ｏ3
−ＮＳＧ膜の下に設ける絶縁膜と、このＴＥＯＳ−Ｏ3
−ＮＳＧ膜の上に設けるプラズマシリコン窒化膜とを同
一の装置で処理することが可能になる。
囲気の圧力を常圧にすることにより、クラック耐性の強
い緻密な膜が得られ、また、圧力を４５０乃至７００Ｔ
ｏｒｒの準常圧にすることにより、このＴＥＯＳ−Ｏ3
−ＮＳＧ膜の下に設ける絶縁膜と、このＴＥＯＳ−Ｏ3
−ＮＳＧ膜の上に設けるプラズマシリコン窒化膜とを同
一の装置で処理することが可能になる。
【００１５】また、本発明は、ＴＥＯＳ−Ｏ3 −ＮＳＧ
膜の下地にプラズマシリコン酸化膜或いはプラズマシリ
コンオキシナイトライド膜等の絶縁膜を設けたので、Ｔ
ＥＯＳ−Ｏ3 −ＮＳＧ膜の下地依存性に起因する表面の
荒れの発生を抑制することができる。
膜の下地にプラズマシリコン酸化膜或いはプラズマシリ
コンオキシナイトライド膜等の絶縁膜を設けたので、Ｔ
ＥＯＳ−Ｏ3 −ＮＳＧ膜の下地依存性に起因する表面の
荒れの発生を抑制することができる。
【００１６】また、本発明は、ＴＥＯＳ−Ｏ3 −ＮＳＧ
膜上に、プラズマシリコン窒化膜を設けたので、外部か
らの進入を防止することができ、また、このＴＥＯＳ−
Ｏ3−ＮＳＧ膜の下に設ける絶縁膜の応力と、このＴＥ
ＯＳ−Ｏ3 −ＮＳＧ膜の上に設けるプラズマシリコン窒
化膜の応力とを圧縮応力にすることにより、ＴＥＯＳ−
Ｏ3 −ＮＳＧ膜の有する引張応力を緩和し、クラックの
発生を防止することが出来る。
膜上に、プラズマシリコン窒化膜を設けたので、外部か
らの進入を防止することができ、また、このＴＥＯＳ−
Ｏ3−ＮＳＧ膜の下に設ける絶縁膜の応力と、このＴＥ
ＯＳ−Ｏ3 −ＮＳＧ膜の上に設けるプラズマシリコン窒
化膜の応力とを圧縮応力にすることにより、ＴＥＯＳ−
Ｏ3 −ＮＳＧ膜の有する引張応力を緩和し、クラックの
発生を防止することが出来る。
【００１７】また、本発明は、リード・オン・チップ構
造の半導体装置に適用することにより、ＴＥＯＳ−Ｏ3
−ＮＳＧ膜によって金属配線層間を埋め込むことの有効
性をより発揮することができる。
造の半導体装置に適用することにより、ＴＥＯＳ−Ｏ3
−ＮＳＧ膜によって金属配線層間を埋め込むことの有効
性をより発揮することができる。
【００１８】
【実施例】図１は本発明の実施例の説明図であり、図１
を用いて本発明の製造工程を説明する。 図１（ａ）参照 先ず、半導体基板１上に設けたＳｉＯ2 膜等の下地絶縁
膜２を介してアルミニウム合金からなる金属配線層３を
設け、この金属配線層３及び露出している下地絶縁膜２
表面にプラズマオキシナイトライド膜４をプラズマＣＶ
Ｄ法により堆積させる。
を用いて本発明の製造工程を説明する。 図１（ａ）参照 先ず、半導体基板１上に設けたＳｉＯ2 膜等の下地絶縁
膜２を介してアルミニウム合金からなる金属配線層３を
設け、この金属配線層３及び露出している下地絶縁膜２
表面にプラズマオキシナイトライド膜４をプラズマＣＶ
Ｄ法により堆積させる。
【００１９】この場合の堆積条件は、基板温度を３５０
℃〜４００℃とした状態で、Ｎ2 を２０００ｓｃｃｍ、
Ｎ2 Ｏを１００ｓｃｃｍ〜２００ｓｃｃｍ、及び、Ｓｉ
Ｈ4を５０ｓｃｃｍの流量比で流した３．０Ｔｏｒｒの
雰囲気中で、１．３Ｗ／ｃｍ 2 のＲＦ電力を供給し、プ
ラズマ反応させて堆積させるものであり、基板温度を３
５０℃、Ｎ2 Ｏを１００ｓｃｃｍとした場合に得られた
プラズマオキシナイトライド膜４の屈折率は、１．６５
である。
℃〜４００℃とした状態で、Ｎ2 を２０００ｓｃｃｍ、
Ｎ2 Ｏを１００ｓｃｃｍ〜２００ｓｃｃｍ、及び、Ｓｉ
Ｈ4を５０ｓｃｃｍの流量比で流した３．０Ｔｏｒｒの
雰囲気中で、１．３Ｗ／ｃｍ 2 のＲＦ電力を供給し、プ
ラズマ反応させて堆積させるものであり、基板温度を３
５０℃、Ｎ2 Ｏを１００ｓｃｃｍとした場合に得られた
プラズマオキシナイトライド膜４の屈折率は、１．６５
である。
【００２０】このプラズマオキシナイトライド膜４は、
その上に設ける金属配線層３間を埋め込むための酸化膜
が下地依存性を有しているため、その表面に荒れが発生
することを防止するために設けるものであり、また、Ｎ
2 Ｏの流量を制御して、プラズマオキシナイトライド膜
４の屈折率が１．４５（プラズマシリコン酸化膜）乃至
１．６５の間になるように形成することにより、必要と
する任意の圧縮応力が得られる。
その上に設ける金属配線層３間を埋め込むための酸化膜
が下地依存性を有しているため、その表面に荒れが発生
することを防止するために設けるものであり、また、Ｎ
2 Ｏの流量を制御して、プラズマオキシナイトライド膜
４の屈折率が１．４５（プラズマシリコン酸化膜）乃至
１．６５の間になるように形成することにより、必要と
する任意の圧縮応力が得られる。
【００２１】図１（ｂ）参照 次いで、テトラ・エチル・オルト・シリケート〔化学
式：Ｓｉ（ＯＣ2 Ｈ5 ） 4 〕とオゾンとを反応させてシ
リコン酸化膜、即ち、ＴＥＯＳ−Ｏ3 −ＮＳＧ膜５を常
圧下で堆積させ、金属配線層３間を埋め込む。このＴＥ
ＯＳ−Ｏ3 −ＮＳＧ膜５は、平坦性に優れているので、
金属配線層３間が狭い場合にも、オーバーハング部を生
ずることなく堆積していくので、従来の様にボイドが形
成されなかった。
式：Ｓｉ（ＯＣ2 Ｈ5 ） 4 〕とオゾンとを反応させてシ
リコン酸化膜、即ち、ＴＥＯＳ−Ｏ3 −ＮＳＧ膜５を常
圧下で堆積させ、金属配線層３間を埋め込む。このＴＥ
ＯＳ−Ｏ3 −ＮＳＧ膜５は、平坦性に優れているので、
金属配線層３間が狭い場合にも、オーバーハング部を生
ずることなく堆積していくので、従来の様にボイドが形
成されなかった。
【００２２】この場合のＴＥＯＳ−Ｏ3 −ＮＳＧ膜５の
堆積条件は、プラズマオキシナイトライド膜４を形成す
るためのプラズマＣＶＤ装置とは異なった通常のＣＶＤ
装置を用い、基板温度を３８０℃〜４２０℃とし、１０
００〜５０００ｓｃｃｍの流量のＮ2 ガスによってＴＥ
ＯＳをバブリングし、１２０ｇ／ｍ3 の比率でＯ3 を含
有する５０００ｓｃｃｍ〜７５００ｓｃｃｍの流量のＯ
2 と反応させてＴＥＯＳ−Ｏ3 −ＮＳＧ膜５を堆積させ
るものであり、得られた膜は引張応力（テンシルストレ
ス）を有している。
堆積条件は、プラズマオキシナイトライド膜４を形成す
るためのプラズマＣＶＤ装置とは異なった通常のＣＶＤ
装置を用い、基板温度を３８０℃〜４２０℃とし、１０
００〜５０００ｓｃｃｍの流量のＮ2 ガスによってＴＥ
ＯＳをバブリングし、１２０ｇ／ｍ3 の比率でＯ3 を含
有する５０００ｓｃｃｍ〜７５００ｓｃｃｍの流量のＯ
2 と反応させてＴＥＯＳ−Ｏ3 −ＮＳＧ膜５を堆積させ
るものであり、得られた膜は引張応力（テンシルストレ
ス）を有している。
【００２３】図１（ｃ）参照 次いで、水分の進入を防止するために、プラズマシリコ
ン窒化膜６をプラズマＣＶＤ法によってＴＥＯＳ−Ｏ3
−ＮＳＧ膜５上に堆積させる。この場合にも、ＴＥＯＳ
−Ｏ3 −ＮＳＧ膜５の引張応力を緩和するように、この
プラズマシリコン窒化膜６は圧縮応力を有するようにす
る。
ン窒化膜６をプラズマＣＶＤ法によってＴＥＯＳ−Ｏ3
−ＮＳＧ膜５上に堆積させる。この場合にも、ＴＥＯＳ
−Ｏ3 −ＮＳＧ膜５の引張応力を緩和するように、この
プラズマシリコン窒化膜６は圧縮応力を有するようにす
る。
【００２４】図１（ｄ）参照 次いで、ポリイミド膜７を設け、最後に、半導体基板の
チップに分割し、チップの中心部においてワイヤボンデ
ィングしてリード・フレームとの接続を行ったのち、黒
色樹脂でモールドして、プラスティックパッケージを完
成する。
チップに分割し、チップの中心部においてワイヤボンデ
ィングしてリード・フレームとの接続を行ったのち、黒
色樹脂でモールドして、プラスティックパッケージを完
成する。
【００２５】なお、上記の実施例においては、ＴＥＯＳ
−Ｏ3 −ＮＳＧ膜５の堆積工程を常圧下で行っているも
のの、４５０〜７００Ｔｏｒｒの準常圧下で行っても良
いものであり、この場合には、プラズマオキシナイトラ
イド膜４、ＴＥＯＳ−Ｏ3 −ＮＳＧ膜５、及び、プラズ
マシリコン窒化膜６の堆積工程を同一のプラズマＣＶＤ
装置を用いて連続的に行うことができる。
−Ｏ3 −ＮＳＧ膜５の堆積工程を常圧下で行っているも
のの、４５０〜７００Ｔｏｒｒの準常圧下で行っても良
いものであり、この場合には、プラズマオキシナイトラ
イド膜４、ＴＥＯＳ−Ｏ3 −ＮＳＧ膜５、及び、プラズ
マシリコン窒化膜６の堆積工程を同一のプラズマＣＶＤ
装置を用いて連続的に行うことができる。
【００２６】また、上記実施例においては、ＴＥＯＳ−
Ｏ3 −ＮＳＧ膜５の下地膜としてプラズマオキシナイト
ライド膜４を単独で用いているが、先ず、プラズマシリ
コン窒化膜を堆積させて水分ブロック性を強化して、次
いで、プラズマシリコン酸化膜を堆積させてＴＥＯＳ−
Ｏ3 −ＮＳＧ膜５の下地依存性に起因する表面の荒れを
抑制しても良い。
Ｏ3 −ＮＳＧ膜５の下地膜としてプラズマオキシナイト
ライド膜４を単独で用いているが、先ず、プラズマシリ
コン窒化膜を堆積させて水分ブロック性を強化して、次
いで、プラズマシリコン酸化膜を堆積させてＴＥＯＳ−
Ｏ3 −ＮＳＧ膜５の下地依存性に起因する表面の荒れを
抑制しても良い。
【００２７】また、上記実施例においては、ＬＯＣ構造
の半導体装置について説明しているが、ＬＯＣ構造の半
導体装置に適用した場合により有効であるということ
で、ＬＯＣ構造の半導体装置に限定されるものではな
く、本発明は、チップの周辺においてワイヤボンディン
グする半導体装置も対象とするものである。
の半導体装置について説明しているが、ＬＯＣ構造の半
導体装置に適用した場合により有効であるということ
で、ＬＯＣ構造の半導体装置に限定されるものではな
く、本発明は、チップの周辺においてワイヤボンディン
グする半導体装置も対象とするものである。
【００２８】
【発明の効果】本発明によれば、金属配線層間を埋め込
む絶縁膜としてＴＥＯＳ−Ｏ3 −ＮＳＧ膜を用いること
により、クラック及びボイドの発生を防止し、それによ
ってプラスティックパッケージの剥離等を防止し、信頼
性の高い半導体装置を得ることが可能になる。
む絶縁膜としてＴＥＯＳ−Ｏ3 −ＮＳＧ膜を用いること
により、クラック及びボイドの発生を防止し、それによ
ってプラスティックパッケージの剥離等を防止し、信頼
性の高い半導体装置を得ることが可能になる。
【図１】本発明の実施例の説明図である。
【図２】従来の保護絶縁膜の問題点の説明図である。
１ 半導体基板 ２ 下地絶縁膜 ３ 金属配線層 ４ プラズマオキシナイトライド膜 ５ ＴＥＯＳ−Ｏ3 −ＮＳＧ膜 ６ プラズマシリコン窒化膜 ７ ポリイミド膜 ８ 保護絶縁膜 ９ ボイド
Claims (8)
- 【請求項１】 半導体基板上に下地絶縁膜を介して設け
た金属配線層を被覆する保護絶縁膜を形成する工程とし
て、少なくとも、テトラ・エチル・オルト・シリケート
とオゾンとを反応させてシリコン酸化膜を形成し、この
シリコン酸化膜で金属配線層間を埋め込む工程を有する
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 上記テトラ・エチル・オルト・シリケー
トとオゾンとを反応させたシリコン酸化膜の形成工程に
おいて、堆積雰囲気の圧力を常圧にしたことを特徴とす
る請求項１記載の半導体装置の製造方法。 - 【請求項３】 上記テトラ・エチル・オルト・シリケー
トとオゾンとを反応させたシリコン酸化膜の形成工程に
おいて、堆積雰囲気の圧力を４５０乃至７００Ｔｏｒｒ
の準常圧にしたことを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項４】 上記テトラ・エチル・オルト・シリケー
トとオゾンとを反応させたシリコン酸化膜を形成するに
先立って、屈折率が１．４５乃至１．６５の圧縮応力を
有する絶縁膜を堆積させることを特徴とする請求項１乃
至３のいずれか１項に記載の半導体装置の製造方法。 - 【請求項５】 上記絶縁膜が、プラズマシリコン酸化膜
またはプラズマシリコンオキシナイトライド膜からなる
ことを特徴とする請求項４記載の半導体装置の製造方
法。 - 【請求項６】 上記絶縁膜が、プラズマシリコン窒化膜
と、その上に設けたプラズマシリコン酸化膜の二層膜か
らなることを特徴とする請求項４記載の半導体装置の製
造方法。 - 【請求項７】 上記テトラ・エチル・オルト・シリケー
トとオゾンとを反応させたシリコン酸化膜の上に応力が
圧縮応力であるプラズマシリコン窒化膜を堆積させたこ
とを特徴とする請求項１乃至６のいずれか１項に記載の
半導体装置の製造方法。 - 【請求項８】 上記半導体装置がリード・オン・チップ
構造であることを特徴とする請求項１乃至７のいずれか
１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28014094A JPH08148485A (ja) | 1994-11-15 | 1994-11-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28014094A JPH08148485A (ja) | 1994-11-15 | 1994-11-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148485A true JPH08148485A (ja) | 1996-06-07 |
Family
ID=17620900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28014094A Pending JPH08148485A (ja) | 1994-11-15 | 1994-11-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08148485A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000003345A1 (de) * | 1998-07-09 | 2000-01-20 | Infineon Technologies Ag | Halbleiterbauelement mit passivierung |
| WO2001009936A1 (de) * | 1999-07-30 | 2001-02-08 | Infineon Technologies Ag | Passivierungsschichtstruktur |
| KR100315445B1 (ko) * | 1999-03-25 | 2001-11-28 | 황인길 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
| KR100419878B1 (ko) * | 1997-12-11 | 2004-05-20 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| JP2019117875A (ja) * | 2017-12-27 | 2019-07-18 | 大日本印刷株式会社 | 配線基板、および配線基板を有する半導体装置 |
| JP2022110019A (ja) * | 2017-12-27 | 2022-07-28 | 大日本印刷株式会社 | 配線基板、および配線基板を有する半導体装置 |
-
1994
- 1994-11-15 JP JP28014094A patent/JPH08148485A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419878B1 (ko) * | 1997-12-11 | 2004-05-20 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| WO2000003345A1 (de) * | 1998-07-09 | 2000-01-20 | Infineon Technologies Ag | Halbleiterbauelement mit passivierung |
| KR100315445B1 (ko) * | 1999-03-25 | 2001-11-28 | 황인길 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
| WO2001009936A1 (de) * | 1999-07-30 | 2001-02-08 | Infineon Technologies Ag | Passivierungsschichtstruktur |
| US7054469B2 (en) | 1999-07-30 | 2006-05-30 | Infineon Technologies Ag | Passivation layer structure |
| JP2019117875A (ja) * | 2017-12-27 | 2019-07-18 | 大日本印刷株式会社 | 配線基板、および配線基板を有する半導体装置 |
| JP2022110019A (ja) * | 2017-12-27 | 2022-07-28 | 大日本印刷株式会社 | 配線基板、および配線基板を有する半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6376899B1 (en) | Planar guard ring | |
| JPH08181208A (ja) | 半導体装置及びその製造方法 | |
| JPH05198572A (ja) | 半導体ウエハーをパッシベーション化する方法 | |
| JPH08148485A (ja) | 半導体装置の製造方法 | |
| JPH04348032A (ja) | 半導体装置およびその製造方法 | |
| JPH05218015A (ja) | 半導体装置 | |
| KR100790235B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JPH0555199A (ja) | 半導体装置 | |
| JPH05234991A (ja) | 半導体装置 | |
| JP2003309169A (ja) | 半導体装置の製造方法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| JPH0419707B2 (ja) | ||
| KR100565758B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| JPH02218131A (ja) | 半導体装置およびその製造方法 | |
| JPH0621218A (ja) | 半導体装置とその製造方法 | |
| JPH0878528A (ja) | 半導体装置の配線形成方法 | |
| JP3493863B2 (ja) | 半導体装置とその製法 | |
| KR100257749B1 (ko) | 반도체 소자의 보호막 형성 방법 | |
| KR100808585B1 (ko) | 반도체 소자의 제조방법 | |
| JP2560623B2 (ja) | 半導体装置の製造方法 | |
| JP2000091338A (ja) | 半導体装置及びその製造方法 | |
| JPS5974651A (ja) | 半導体装置 | |
| KR100588636B1 (ko) | 반도체 소자의 층간 절연막 제조 방법 | |
| JP4034524B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05102326A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040518 |