JP3493863B2 - 半導体装置とその製法 - Google Patents
半導体装置とその製法Info
- Publication number
- JP3493863B2 JP3493863B2 JP34685295A JP34685295A JP3493863B2 JP 3493863 B2 JP3493863 B2 JP 3493863B2 JP 34685295 A JP34685295 A JP 34685295A JP 34685295 A JP34685295 A JP 34685295A JP 3493863 B2 JP3493863 B2 JP 3493863B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- oxide film
- forming
- terminal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩ等の半導
体装置とその製法に関し、特に表面保護膜（パッシベー
ション膜）の下地膜として水素シルセスキオキサン樹脂
膜をセラミック状にした酸化シリコン膜を用いることに
より半導体チップの表面の保護性能を向上させると共に
ボンディング孔形成工程での歩留りを向上させるように
したものである。
体装置とその製法に関し、特に表面保護膜（パッシベー
ション膜）の下地膜として水素シルセスキオキサン樹脂
膜をセラミック状にした酸化シリコン膜を用いることに
より半導体チップの表面の保護性能を向上させると共に
ボンディング孔形成工程での歩留りを向上させるように
したものである。
【０００２】
【従来の技術】従来、ＬＳＩ等のボンディング孔形成工
程としては、図９，１０に関して次に述べるものが知ら
れている。
程としては、図９，１０に関して次に述べるものが知ら
れている。
【０００３】図９，１０は、半導体基板１０の表面に形
成される複数のチップ領域のうちの１つのチップ領域Ｃ
Ｐの角部近傍領域を示すもので、ＳＢは、方形状のチッ
プ領域ＣＰを取囲むスクライブ領域の一部を示す。Ｓ
1 ，Ｓ2 等のスクライブ線に沿って基板１０をスクライ
ビングすることにより複数のチップ領域は、個々のＬＳ
Ｉチップに分離される。図１０は、図９のＸ−Ｘ’線に
対応する断面を示すもので、図９の配線形成状態から表
面保護膜形成、ボンディング孔形成等の工程を経て基板
１０をＬＳＩチップに分離した状態を示す。便宜上、Ｌ
を領域ＣＰ及びＳＢ間の境界とする。
成される複数のチップ領域のうちの１つのチップ領域Ｃ
Ｐの角部近傍領域を示すもので、ＳＢは、方形状のチッ
プ領域ＣＰを取囲むスクライブ領域の一部を示す。Ｓ
1 ，Ｓ2 等のスクライブ線に沿って基板１０をスクライ
ビングすることにより複数のチップ領域は、個々のＬＳ
Ｉチップに分離される。図１０は、図９のＸ−Ｘ’線に
対応する断面を示すもので、図９の配線形成状態から表
面保護膜形成、ボンディング孔形成等の工程を経て基板
１０をＬＳＩチップに分離した状態を示す。便宜上、Ｌ
を領域ＣＰ及びＳＢ間の境界とする。
【０００４】チップ領域ＣＰの表面には、基板１０を構
成するシリコンを選択酸化するなどしてフィールド絶縁
膜１２が形成されると共に、絶縁膜１２の素子孔（図示
せず）にはトランジスタ等の回路素子が形成されてい
る。
成するシリコンを選択酸化するなどしてフィールド絶縁
膜１２が形成されると共に、絶縁膜１２の素子孔（図示
せず）にはトランジスタ等の回路素子が形成されてい
る。
【０００５】絶縁膜１２の上には、ポリサイド（ポリシ
リコン上にシリサイドを積層したもの）等の１層目の配
線層が形成されており、１４は、これらの配線層のうち
の１つの配線層である。
リコン上にシリサイドを積層したもの）等の１層目の配
線層が形成されており、１４は、これらの配線層のうち
の１つの配線層である。
【０００６】絶縁膜１２の上には、図示しないトランジ
スタ等の回路素子及び１４等の１層目の配線層を覆って
ＢＰＳＧ（ボロン・リン・ケイ酸ガラス）等の層間絶縁
膜１６が形成される。絶縁膜１６には、１４等の１層目
の配線層との接続を可能にする接続孔と、スクライブ領
域ＳＢを露呈するスクライブ孔とが周知のホトリソグラ
フィ及び選択エッチング処理により形成される。
スタ等の回路素子及び１４等の１層目の配線層を覆って
ＢＰＳＧ（ボロン・リン・ケイ酸ガラス）等の層間絶縁
膜１６が形成される。絶縁膜１６には、１４等の１層目
の配線層との接続を可能にする接続孔と、スクライブ領
域ＳＢを露呈するスクライブ孔とが周知のホトリソグラ
フィ及び選択エッチング処理により形成される。
【０００７】基板上面にＡｌ合金等の配線材を被着して
その被着層を周知のホトリソグラフィ及び選択エッチン
グ処理によりパターニングすることにより絶縁膜１６の
上に１８，２０ａ〜２０ｃ，２２Ａ等の２層目の配線層
と２２等の端子電極層（ボンディングパッド）とが形成
される。１４等の１層目の配線層及び１８，２０ａ〜２
０ｃ等の２層目の配線層により前述したトランジスタ等
の回路素子を相互接続することによりチップ領域ＣＰ内
の回路が構成される。一例として、端子電極層２２は、
配線層２２Ａ，１４，１８を介してチップ領域ＣＰ内の
回路に接続される。
その被着層を周知のホトリソグラフィ及び選択エッチン
グ処理によりパターニングすることにより絶縁膜１６の
上に１８，２０ａ〜２０ｃ，２２Ａ等の２層目の配線層
と２２等の端子電極層（ボンディングパッド）とが形成
される。１４等の１層目の配線層及び１８，２０ａ〜２
０ｃ等の２層目の配線層により前述したトランジスタ等
の回路素子を相互接続することによりチップ領域ＣＰ内
の回路が構成される。一例として、端子電極層２２は、
配線層２２Ａ，１４，１８を介してチップ領域ＣＰ内の
回路に接続される。
【０００８】絶縁膜１６の上には、１８，２０ａ〜２０
ｃ，２２Ａ等の２層目の配線層及び２２等の端子電極層
を覆ってＣＶＤ（ケミカル・ベーパー・デポジション）
法によりＰＳＧ（リン・ケイ酸ガラス）又は酸化シリコ
ン等の絶縁膜２４が形成される。そして、絶縁膜２４の
上には、プラズマＣＶＤ法により窒化シリコン膜２６が
表面保護膜として形成される。
ｃ，２２Ａ等の２層目の配線層及び２２等の端子電極層
を覆ってＣＶＤ（ケミカル・ベーパー・デポジション）
法によりＰＳＧ（リン・ケイ酸ガラス）又は酸化シリコ
ン等の絶縁膜２４が形成される。そして、絶縁膜２４の
上には、プラズマＣＶＤ法により窒化シリコン膜２６が
表面保護膜として形成される。
【０００９】絶縁膜２４及び窒化シリコン膜２６の積層
には、周知のホトリソグラフィ及び選択的ドライエッチ
ング処理により２２等の端子電極層に対応する２６ａ等
のボンディング孔とスクライブ領域ＳＢを露呈するスク
ライブ孔とが形成される。この後、図９に示すＳ1 ，Ｓ
2 等のスクライブ線に沿って基板１０をスクライビング
することにより図１０に示すようなＬＳＩチップが得ら
れる。
には、周知のホトリソグラフィ及び選択的ドライエッチ
ング処理により２２等の端子電極層に対応する２６ａ等
のボンディング孔とスクライブ領域ＳＢを露呈するスク
ライブ孔とが形成される。この後、図９に示すＳ1 ，Ｓ
2 等のスクライブ線に沿って基板１０をスクライビング
することにより図１０に示すようなＬＳＩチップが得ら
れる。
【００１０】図１０に示すＬＳＩチップは、例えばリー
ドフレームのアイランド部に固着された後、２２等の端
子電極層とリードフレームのインナーリード部との間に
２８等のボンディングワイヤが張設される。この後、樹
脂封止等が行なわれる。
ドフレームのアイランド部に固着された後、２２等の端
子電極層とリードフレームのインナーリード部との間に
２８等のボンディングワイヤが張設される。この後、樹
脂封止等が行なわれる。
【００１１】ところで、表面保護膜形成技術としては、
水素シルセスキオキサン樹脂膜を熱処理してセラミック
状にした酸化シリコン膜を表面保護膜として用いるもの
が知られている（例えば、特開平６−１８１２０４号公
報参照）。
水素シルセスキオキサン樹脂膜を熱処理してセラミック
状にした酸化シリコン膜を表面保護膜として用いるもの
が知られている（例えば、特開平６−１８１２０４号公
報参照）。
【００１２】
【発明が解決しようとする課題】図９，１０に関して前
述したボンディング孔形成工程における問題点を図１１
〜１３について説明する。図１１〜１３は、図９のＹ−
Ｙ’線に対応する断面を示すもので、図１１は、図１０
について前述したようにして絶縁膜２４及び窒化シリコ
ン膜２６を形成した状態を示す。この場合、２０ａ−２
０ｂ間、２０ｂ−２０ｃ間等の配線間隔が狭いため、窒
化シリコン膜２６がオーバーハング形状となり、配線間
にボイドＶ1 ，Ｖ2 が生ずる。
述したボンディング孔形成工程における問題点を図１１
〜１３について説明する。図１１〜１３は、図９のＹ−
Ｙ’線に対応する断面を示すもので、図１１は、図１０
について前述したようにして絶縁膜２４及び窒化シリコ
ン膜２６を形成した状態を示す。この場合、２０ａ−２
０ｂ間、２０ｂ−２０ｃ間等の配線間隔が狭いため、窒
化シリコン膜２６がオーバーハング形状となり、配線間
にボイドＶ1 ，Ｖ2 が生ずる。
【００１３】図１２の工程では、窒化シリコン膜２６の
上にホトリソグラフィ処理によりボンディング孔２６ａ
対応の孔を有するレジスト層３０を形成する。この場
合、基板上面に流動性のレジストを回転塗布する時にボ
イドＶ1 ，Ｖ2 からの脱ガスによりレジスト層３０に不
所望のピンホール３０ｂが形成される。
上にホトリソグラフィ処理によりボンディング孔２６ａ
対応の孔を有するレジスト層３０を形成する。この場
合、基板上面に流動性のレジストを回転塗布する時にボ
イドＶ1 ，Ｖ2 からの脱ガスによりレジスト層３０に不
所望のピンホール３０ｂが形成される。
【００１４】次に、図１３の工程では、レジスト層３０
をマスクとする選択的ドライエッチング処理により絶縁
膜２４及び窒化シリコン膜２６の積層にボンディング孔
２６ａを形成する。このとき、膜２４，２６の積層に
は、ピンホール３０ｂに対応して不所望の孔２６ｂが形
成される。この後、レジスト層３０を除去する。
をマスクとする選択的ドライエッチング処理により絶縁
膜２４及び窒化シリコン膜２６の積層にボンディング孔
２６ａを形成する。このとき、膜２４，２６の積層に
は、ピンホール３０ｂに対応して不所望の孔２６ｂが形
成される。この後、レジスト層３０を除去する。
【００１５】上記のように膜２４，２６の積層に孔２６
ｂが形成されると、配線層２０ｂが被覆不良となり、信
頼性の低下を招く。
ｂが形成されると、配線層２０ｂが被覆不良となり、信
頼性の低下を招く。
【００１６】ところで、図１１の工程で窒化シリコン膜
２６を形成した後、封止樹脂の応力を緩和するなどの目
的で窒化シリコン膜２６を覆ってポリイミド樹脂を塗布
することがある。この場合にも、ボイドＶ1 ，Ｖ2 から
の脱ガスによりポリイミド樹脂膜に３０ｂのようなピン
ホールが形成される。
２６を形成した後、封止樹脂の応力を緩和するなどの目
的で窒化シリコン膜２６を覆ってポリイミド樹脂を塗布
することがある。この場合にも、ボイドＶ1 ，Ｖ2 から
の脱ガスによりポリイミド樹脂膜に３０ｂのようなピン
ホールが形成される。
【００１７】この後、レジスト層をマスクとしてポリイ
ミド樹脂膜、窒化シリコン膜２６及び絶縁膜２４の積層
を選択的にドライエッチングしてボンディング孔を形成
すると、レジスト層の厚さが薄い場合は、ポリイミド樹
脂膜のピンホールを介して窒化シリコン膜２６等がエッ
チングされ、薄くなることがある。この結果、配線層が
被覆不良となり、信頼性の低下を招く。
ミド樹脂膜、窒化シリコン膜２６及び絶縁膜２４の積層
を選択的にドライエッチングしてボンディング孔を形成
すると、レジスト層の厚さが薄い場合は、ポリイミド樹
脂膜のピンホールを介して窒化シリコン膜２６等がエッ
チングされ、薄くなることがある。この結果、配線層が
被覆不良となり、信頼性の低下を招く。
【００１８】上記のような問題点に対処するため、絶縁
膜２４として有機ＳＯＧ（スピン・オン・ガラス）膜を
用いて窒化シリコン膜２６の下地を平坦化することが考
えられる。しかし、このようにした場合には、次の
（イ）〜（ハ）のような問題点がある。
膜２４として有機ＳＯＧ（スピン・オン・ガラス）膜を
用いて窒化シリコン膜２６の下地を平坦化することが考
えられる。しかし、このようにした場合には、次の
（イ）〜（ハ）のような問題点がある。
【００１９】（イ）ボンディング孔２６ａを形成するた
めのドライエッチング工程において、有機ＳＯＧ膜に含
まれていた炭素や水素によりポリマーが生成される。ポ
リマーは、エッチングの進行を妨げたり、２２等の端子
電極層の上面に付着して導通不良を招いたりする。
めのドライエッチング工程において、有機ＳＯＧ膜に含
まれていた炭素や水素によりポリマーが生成される。ポ
リマーは、エッチングの進行を妨げたり、２２等の端子
電極層の上面に付着して導通不良を招いたりする。
【００２０】（ロ）有機ＳＯＧ膜は透水性が高い（水分
浸入阻止能力が低い）ため、２６ａ等のボンディング孔
の形成後樹脂等で封止が行なわれるまでの間に有機ＳＯ
Ｇからなる絶縁膜２４を介して水分が浸入し、トランジ
スタ特性の劣化や配線腐食を招く。
浸入阻止能力が低い）ため、２６ａ等のボンディング孔
の形成後樹脂等で封止が行なわれるまでの間に有機ＳＯ
Ｇからなる絶縁膜２４を介して水分が浸入し、トランジ
スタ特性の劣化や配線腐食を招く。
【００２１】（ハ）有機ＳＯＧ膜は、窒化シリコン等の
表面保護膜との密着性が良好でなく、温度サイクル等に
より両者の界面で剥離が生ずることがある。
表面保護膜との密着性が良好でなく、温度サイクル等に
より両者の界面で剥離が生ずることがある。
【００２２】この発明の目的は、半導体チップの表面の
保護性能を向上させることにあり、更にはボンディング
孔形成工程での歩留りを向上させることにある。
保護性能を向上させることにあり、更にはボンディング
孔形成工程での歩留りを向上させることにある。
【００２３】
【課題を解決するための手段】この発明に係る半導体装
置は、回路素子を内蔵し、表面が層間絶縁膜で覆われた
半導体チップであって、前記層間絶縁膜の上には前記回
路素子につながる配線層及び端子電極層が形成されたも
のと、前記層間絶縁膜の上に前記配線層及び前記端子電
極層を覆って形成され、水素シルセスキオキサン樹脂膜
をセラミック状にした酸化シリコン膜と、前記酸化シリ
コン膜を覆って形成された表面保護膜とを備え、前記酸
化シリコン膜と前記表面保護膜とを含む積層に前記端子
電極層に対応するボンディング孔を形成したものであ
る。
置は、回路素子を内蔵し、表面が層間絶縁膜で覆われた
半導体チップであって、前記層間絶縁膜の上には前記回
路素子につながる配線層及び端子電極層が形成されたも
のと、前記層間絶縁膜の上に前記配線層及び前記端子電
極層を覆って形成され、水素シルセスキオキサン樹脂膜
をセラミック状にした酸化シリコン膜と、前記酸化シリ
コン膜を覆って形成された表面保護膜とを備え、前記酸
化シリコン膜と前記表面保護膜とを含む積層に前記端子
電極層に対応するボンディング孔を形成したものであ
る。
【００２４】この発明の構成によれば、セラミック状の
酸化シリコン膜の透水性が低く、しかもセラミック状の
酸化シリコン膜と窒化シリコン等の表面保護膜との密着
性が良好であるため、水分浸入や界面剥離を防止するこ
とができ、チップ表面の保護性能が向上する。
酸化シリコン膜の透水性が低く、しかもセラミック状の
酸化シリコン膜と窒化シリコン等の表面保護膜との密着
性が良好であるため、水分浸入や界面剥離を防止するこ
とができ、チップ表面の保護性能が向上する。
【００２５】この発明に係る第１の半導体装置の製法
は、半導体基板の表面を覆う層間絶縁膜の上に配線層及
び端子電極層を形成する工程と、前記層間絶縁膜の上に
前記配線層及び前記端子電極層を覆って水素シルセスキ
オキサン樹脂膜を平坦状に形成する工程と、 前記水素シ
ルセスキオキサン樹脂膜に不活性ガス雰囲気中で熱処理
を施すことにより該樹脂膜をプレセラミック状の酸化シ
リコン膜にする工程と、 前記酸化シリコン膜を覆って気
相堆積法により表面保護膜を形成する工程であって、前
記表面保護膜としては、前記酸化シリコン膜を覆った状
態で前記酸化シリコン膜をセラミック化する際に微小突
起の発生を防止しうる膜を形成する工程と、 前記酸化シ
リコン膜を前記表面保護膜で覆った状態で前記酸化シリ
コン膜に酸化性雰囲気中で熱処理を施すことにより前記
酸化シリコン膜をセラミック状の酸化シリコン膜にする
工程と、 前記セラミック状の酸化シリコン膜と前記表面
保護膜とを含む積層に選択エッチング処理により前記端
子電極層に対応するボンディング孔を形成する工程とを
含むものである。また、この発明に係る第２の半導体装
置の製法は、 半導体基板の表面を覆う層間絶縁膜の上に
配線層及び端子電極層を形成する工程と、 前記層間絶縁
膜の上に前記配線層及び前記端子電極層を覆って水素シ
ルセスキオキサン樹脂膜を平坦状に形成する工程と、 前
記水素シルセスキオキサン樹脂膜に不活性ガス雰囲気中
で熱処理を施すことにより該樹脂膜をプレセラミック状
の酸化シリコン膜にする工程と、 前記酸化シリコン膜に
酸化性雰囲気中で熱処理を施すことにより前記酸化シリ
コン膜をセラミック状の酸化シリコン膜にする工程と、
前記セラミック状の酸化シリコン膜の微小突起を反映し
ない絶縁膜で前記セラミック状の酸化シリコン膜を覆う
工程と、 前記微小突起を反映しない絶縁膜を覆って気相
堆積法により表面保護膜を形成 する工程と、 前記セラミ
ック状の酸化シリコン膜と前記微小突起を反映しない絶
縁膜と前記表面保護膜とを含む積層に選択エッチング処
理により前記端子電極層に対応するボンディング孔を形
成する工程とを含むものである。
は、半導体基板の表面を覆う層間絶縁膜の上に配線層及
び端子電極層を形成する工程と、前記層間絶縁膜の上に
前記配線層及び前記端子電極層を覆って水素シルセスキ
オキサン樹脂膜を平坦状に形成する工程と、 前記水素シ
ルセスキオキサン樹脂膜に不活性ガス雰囲気中で熱処理
を施すことにより該樹脂膜をプレセラミック状の酸化シ
リコン膜にする工程と、 前記酸化シリコン膜を覆って気
相堆積法により表面保護膜を形成する工程であって、前
記表面保護膜としては、前記酸化シリコン膜を覆った状
態で前記酸化シリコン膜をセラミック化する際に微小突
起の発生を防止しうる膜を形成する工程と、 前記酸化シ
リコン膜を前記表面保護膜で覆った状態で前記酸化シリ
コン膜に酸化性雰囲気中で熱処理を施すことにより前記
酸化シリコン膜をセラミック状の酸化シリコン膜にする
工程と、 前記セラミック状の酸化シリコン膜と前記表面
保護膜とを含む積層に選択エッチング処理により前記端
子電極層に対応するボンディング孔を形成する工程とを
含むものである。また、この発明に係る第２の半導体装
置の製法は、 半導体基板の表面を覆う層間絶縁膜の上に
配線層及び端子電極層を形成する工程と、 前記層間絶縁
膜の上に前記配線層及び前記端子電極層を覆って水素シ
ルセスキオキサン樹脂膜を平坦状に形成する工程と、 前
記水素シルセスキオキサン樹脂膜に不活性ガス雰囲気中
で熱処理を施すことにより該樹脂膜をプレセラミック状
の酸化シリコン膜にする工程と、 前記酸化シリコン膜に
酸化性雰囲気中で熱処理を施すことにより前記酸化シリ
コン膜をセラミック状の酸化シリコン膜にする工程と、
前記セラミック状の酸化シリコン膜の微小突起を反映し
ない絶縁膜で前記セラミック状の酸化シリコン膜を覆う
工程と、 前記微小突起を反映しない絶縁膜を覆って気相
堆積法により表面保護膜を形成 する工程と、 前記セラミ
ック状の酸化シリコン膜と前記微小突起を反映しない絶
縁膜と前記表面保護膜とを含む積層に選択エッチング処
理により前記端子電極層に対応するボンディング孔を形
成する工程とを含むものである。
【００２６】この発明に係る第１又は第２の半導体装置
の製法によれば、表面保護膜の下地膜として水素シルセ
スキオキサン樹脂膜をセラミック状にした酸化シリコン
膜を用いて平坦化を図るようにしたので、表面保護膜に
ボイドが形成されず、ボンディング孔形成時に配線層が
被覆不良になるのを防止できる。また、ボンディング孔
形成時にセラミック状の酸化シリコン層をドライエッチ
ングしてもポリマーが生成されないからエッチングがス
ムーズに進行し、端子電極層の表面が導通不良になるの
を防止できる。従って、ボンディング孔形成工程での歩
留りが向上する。その上、プレセラミック状の酸化シリ
コン膜を微小突起防止可能な表面保護膜で覆った状態で
該酸化シリコン膜をセラミック状の酸化シリコン膜にし
たり、セラミック状の酸化シリコン膜をその微小突起を
反映しない絶縁膜で覆った後該絶縁膜に重ねて表面保護
膜を形成したりするので、表面保護膜には微小突起対応
の凸部が形成されず、表面保護膜の水分阻止能力の低下
を防止できる。
の製法によれば、表面保護膜の下地膜として水素シルセ
スキオキサン樹脂膜をセラミック状にした酸化シリコン
膜を用いて平坦化を図るようにしたので、表面保護膜に
ボイドが形成されず、ボンディング孔形成時に配線層が
被覆不良になるのを防止できる。また、ボンディング孔
形成時にセラミック状の酸化シリコン層をドライエッチ
ングしてもポリマーが生成されないからエッチングがス
ムーズに進行し、端子電極層の表面が導通不良になるの
を防止できる。従って、ボンディング孔形成工程での歩
留りが向上する。その上、プレセラミック状の酸化シリ
コン膜を微小突起防止可能な表面保護膜で覆った状態で
該酸化シリコン膜をセラミック状の酸化シリコン膜にし
たり、セラミック状の酸化シリコン膜をその微小突起を
反映しない絶縁膜で覆った後該絶縁膜に重ねて表面保護
膜を形成したりするので、表面保護膜には微小突起対応
の凸部が形成されず、表面保護膜の水分阻止能力の低下
を防止できる。
【００２７】
【発明の実施の形態】図１〜５は、この発明に係る半導
体装置の製法を示すもので、いずれの図も図９のＸ−
Ｘ’線に対応する断面を示す。図１〜５にそれぞれ対応
する工程（１）〜（５）を順次に説明する。
体装置の製法を示すもので、いずれの図も図９のＸ−
Ｘ’線に対応する断面を示す。図１〜５にそれぞれ対応
する工程（１）〜（５）を順次に説明する。
【００２８】（１）例えばシリコンからなる半導体基板
１０の表面に図１０に関して前述したと同様にフィール
ド絶縁膜１２と、１４等の１層目の配線層と、層間絶縁
膜１６と、１８，２０ａ〜２０ｃ，２２Ａ等の２層目の
配線層と、２２等の端子電極層とを形成する。ＣＰ及び
ＳＢは、それぞれチップ領域及びスクライブ領域であ
り、Ｌは、領域ＣＰ及びＳＢの境界である。チップ領域
ＣＰ内には、図１０に関して前述したと同様にトランジ
スタ等の回路素子を１層目及び２層目の配線層で接続す
ることにより集積回路が形成されている。
１０の表面に図１０に関して前述したと同様にフィール
ド絶縁膜１２と、１４等の１層目の配線層と、層間絶縁
膜１６と、１８，２０ａ〜２０ｃ，２２Ａ等の２層目の
配線層と、２２等の端子電極層とを形成する。ＣＰ及び
ＳＢは、それぞれチップ領域及びスクライブ領域であ
り、Ｌは、領域ＣＰ及びＳＢの境界である。チップ領域
ＣＰ内には、図１０に関して前述したと同様にトランジ
スタ等の回路素子を１層目及び２層目の配線層で接続す
ることにより集積回路が形成されている。
【００２９】（２）絶縁膜１６の上に１８，２０ａ〜２
０ｃ，２２Ａ等の２層目の配線層及び２２等の端子電極
層を覆って水素シルセスキオキサン樹脂膜をセラミック
状にした酸化シリコン膜３２を形成する。このために
は、まず、水素シルセスキオキサン樹脂をＭＩＢＫ（メ
チル・イソブチル・ケトン）で溶解した溶液を回転塗布
法により基板上面に塗布して平坦状に樹脂膜を形成す
る。そして、樹脂膜に不活性ガス雰囲気中で熱処理を施
すことにより樹脂膜をプレセラミック状の酸化シリコン
膜にする。プレセラミック状の酸化シリコンは、セラミ
ック状の酸化シリコンの前駆体であり、セラミック状の
酸化シリコンよりも架橋が進行しておらず、しかも有機
溶剤に対して不溶なものである。この後、プレセラミッ
ク状の酸化シリコン膜に酸化性雰囲気（例えばＯ2 ガス
を含むか又はＯ2 ガス及び不活性ガスを含むもの）中で
熱処理を施すことによりプレセラミック状の酸化シリコ
ン膜をセラミック状の酸化シリコン膜３２にする。この
ような方法によれば、１μｍ程度の厚い酸化シリコン膜
をクラックなしに形成できる。酸化シリコン膜３２とし
ては、３００〜６００ｎｍ（例えば５００ｎｍ）の厚さ
のものを形成すればよい。
０ｃ，２２Ａ等の２層目の配線層及び２２等の端子電極
層を覆って水素シルセスキオキサン樹脂膜をセラミック
状にした酸化シリコン膜３２を形成する。このために
は、まず、水素シルセスキオキサン樹脂をＭＩＢＫ（メ
チル・イソブチル・ケトン）で溶解した溶液を回転塗布
法により基板上面に塗布して平坦状に樹脂膜を形成す
る。そして、樹脂膜に不活性ガス雰囲気中で熱処理を施
すことにより樹脂膜をプレセラミック状の酸化シリコン
膜にする。プレセラミック状の酸化シリコンは、セラミ
ック状の酸化シリコンの前駆体であり、セラミック状の
酸化シリコンよりも架橋が進行しておらず、しかも有機
溶剤に対して不溶なものである。この後、プレセラミッ
ク状の酸化シリコン膜に酸化性雰囲気（例えばＯ2 ガス
を含むか又はＯ2 ガス及び不活性ガスを含むもの）中で
熱処理を施すことによりプレセラミック状の酸化シリコ
ン膜をセラミック状の酸化シリコン膜３２にする。この
ような方法によれば、１μｍ程度の厚い酸化シリコン膜
をクラックなしに形成できる。酸化シリコン膜３２とし
ては、３００〜６００ｎｍ（例えば５００ｎｍ）の厚さ
のものを形成すればよい。
【００３０】（３）セラミック状の酸化シリコン膜３２
の上にプラズマＣＶＤ法により窒化シリコン膜３４を表
面保護膜として形成する。一例として、次のような条件
で５００ｎｍの厚さに窒化シリコン膜３４を形成した。
の上にプラズマＣＶＤ法により窒化シリコン膜３４を表
面保護膜として形成する。一例として、次のような条件
で５００ｎｍの厚さに窒化シリコン膜３４を形成した。
【００３１】基板温度：４００℃
原料ガス：ＳｉＨ4 ，ＮＨ3 ，Ｎ2
反応室内圧力：２．５Ｔｏｒｒ
この場合、酸化シリコン膜３２が平坦状に形成されてい
るため、窒化シリコン膜３４にはボイドが生じない。図
６は、図９のＹ−Ｙ’線に対応する断面を示すもので、
配線層２０ａ〜２０ｃが密集していても、窒化シリコン
膜３４にはボイドが形成されない。
るため、窒化シリコン膜３４にはボイドが生じない。図
６は、図９のＹ−Ｙ’線に対応する断面を示すもので、
配線層２０ａ〜２０ｃが密集していても、窒化シリコン
膜３４にはボイドが形成されない。
【００３２】（４）窒化シリコン膜３４の上に周知のホ
トリソグラフィ処理によりボンディング孔及びスクライ
ブ孔に対応する孔を有するレジスト層３６を形成する。
トリソグラフィ処理によりボンディング孔及びスクライ
ブ孔に対応する孔を有するレジスト層３６を形成する。
【００３３】（５）レジスト層３６をマスクとする選択
的ドライエッチング処理により酸化シリコン膜３２及び
窒化シリコン膜３４の積層にボンディング孔３４ａとス
クライブ領域ＳＢを露呈するスクライブ孔とを形成す
る。そして、レジスト層３６を除去する。
的ドライエッチング処理により酸化シリコン膜３２及び
窒化シリコン膜３４の積層にボンディング孔３４ａとス
クライブ領域ＳＢを露呈するスクライブ孔とを形成す
る。そして、レジスト層３６を除去する。
【００３４】この後は、図１０に関して前述したと同様
にして基板１０のスクライビングを行なうと、図５に示
すようなＬＳＩチップが得られる。図５のＬＳＩチップ
には、前述したと同様にしてボンディングワイヤ３８を
ボンディングしたり、樹脂封止を施したりすることがで
きる。
にして基板１０のスクライビングを行なうと、図５に示
すようなＬＳＩチップが得られる。図５のＬＳＩチップ
には、前述したと同様にしてボンディングワイヤ３８を
ボンディングしたり、樹脂封止を施したりすることがで
きる。
【００３５】なお、図４の工程において、レジスト層３
６を形成する前に窒化シリコン膜３４の表面にポリイミ
ド樹脂膜を塗布等により形成してもよい。
６を形成する前に窒化シリコン膜３４の表面にポリイミ
ド樹脂膜を塗布等により形成してもよい。
【００３６】窒化シリコン膜３４にボイドが形成されな
いので、レジスト層３６やポリイミド樹脂膜にはピンホ
ールが形成されない。また、ボンディング孔３４ａを形
成するためのドライエッチング工程では、ポリマーが生
成されない。さらに、酸化シリコン膜３２は、透水性が
低いのでボンディング孔３４ａを開口しても水分浸入が
促進されることがなく、しかも窒化シリコン膜３４との
密着性が良好であるため界面剥離が生じない。
いので、レジスト層３６やポリイミド樹脂膜にはピンホ
ールが形成されない。また、ボンディング孔３４ａを形
成するためのドライエッチング工程では、ポリマーが生
成されない。さらに、酸化シリコン膜３２は、透水性が
低いのでボンディング孔３４ａを開口しても水分浸入が
促進されることがなく、しかも窒化シリコン膜３４との
密着性が良好であるため界面剥離が生じない。
【００３７】ところで、上記した製法によると、図２の
工程においてプレセラミック状の酸化シリコン膜をセラ
ミック状の酸化シリコン膜３２にする際に図６に示すよ
うに酸化シリコン膜３２の表面に０．１μｍ程度の微小
突起３２ｐが形成されることがある。そして、酸化シリ
コン膜３２の上に前述したように窒化シリコン膜３４を
形成すると、微小突起３２ｐを忠実に反映して凸部３４
ｐが形成される。凸部３４ｐは、膜質が疎であるため、
窒化シリコン膜３４の水分阻止能力が低下する。
工程においてプレセラミック状の酸化シリコン膜をセラ
ミック状の酸化シリコン膜３２にする際に図６に示すよ
うに酸化シリコン膜３２の表面に０．１μｍ程度の微小
突起３２ｐが形成されることがある。そして、酸化シリ
コン膜３２の上に前述したように窒化シリコン膜３４を
形成すると、微小突起３２ｐを忠実に反映して凸部３４
ｐが形成される。凸部３４ｐは、膜質が疎であるため、
窒化シリコン膜３４の水分阻止能力が低下する。
【００３８】従って、高い水分阻止能力が要求される場
合には、凸部３４ｐが形成されないようにする必要があ
る。このための１つの方法を図２，３について説明す
る。
合には、凸部３４ｐが形成されないようにする必要があ
る。このための１つの方法を図２，３について説明す
る。
【００３９】図２の工程では、前述したと同様にして基
板上面に水素シルセスキオキサン樹脂膜を平坦状に形成
した後、プレセラミック化のための熱処理を行なう。す
なわち、不活性ガス雰囲気中で１５０℃以上３５０℃未
満の温度で１〜６０分間加熱する。例えば、ホットプレ
ートを用いてＮ2 ガス雰囲気中で１５０℃×１分間＋２
００℃×１分間＋３００℃×１分間加熱する。加熱温度
は、水素シルセスキオキサン樹脂の流動性を保ち且つ微
小突起の発生を確実に抑制するために３００℃以下とす
るのが好ましい。このような熱処理の結果として、基板
上面には、プレセラミック状の酸化シリコン膜３２が形
成される。
板上面に水素シルセスキオキサン樹脂膜を平坦状に形成
した後、プレセラミック化のための熱処理を行なう。す
なわち、不活性ガス雰囲気中で１５０℃以上３５０℃未
満の温度で１〜６０分間加熱する。例えば、ホットプレ
ートを用いてＮ2 ガス雰囲気中で１５０℃×１分間＋２
００℃×１分間＋３００℃×１分間加熱する。加熱温度
は、水素シルセスキオキサン樹脂の流動性を保ち且つ微
小突起の発生を確実に抑制するために３００℃以下とす
るのが好ましい。このような熱処理の結果として、基板
上面には、プレセラミック状の酸化シリコン膜３２が形
成される。
【００４０】次に、図３の工程では、プレセラミック状
の酸化シリコン膜３２の上に前述したと同様にしてプラ
ズマＣＶＤ法により５００ｎｍの厚さの窒化シリコン膜
３４を形成する。そして、窒化シリコン膜３４で酸化シ
リコン膜３２を覆った状態でセラミック化のための熱処
理を行なう。すなわち、酸化性雰囲気中にて３５０〜５
００℃で５〜１２０分間加熱する。例えば、Ｏ2 ガスと
Ｎ2 ガスの混合ガス雰囲気中にて４００℃で６０分間加
熱する。この結果、酸化シリコン膜３２は、プレセラミ
ック状からセラミック状となる。
の酸化シリコン膜３２の上に前述したと同様にしてプラ
ズマＣＶＤ法により５００ｎｍの厚さの窒化シリコン膜
３４を形成する。そして、窒化シリコン膜３４で酸化シ
リコン膜３２を覆った状態でセラミック化のための熱処
理を行なう。すなわち、酸化性雰囲気中にて３５０〜５
００℃で５〜１２０分間加熱する。例えば、Ｏ2 ガスと
Ｎ2 ガスの混合ガス雰囲気中にて４００℃で６０分間加
熱する。この結果、酸化シリコン膜３２は、プレセラミ
ック状からセラミック状となる。
【００４１】このような方法によれば、酸化シリコン膜
３２が窒化シリコン膜３４で覆われるため、図６で示し
たような微小突起３２ｐが発生する余地がなくなり、凸
部３４ｐが形成されない。
３２が窒化シリコン膜３４で覆われるため、図６で示し
たような微小突起３２ｐが発生する余地がなくなり、凸
部３４ｐが形成されない。
【００４２】次に、図６〜８を参照して凸部３４ｐをな
くすための他の方法を説明する。
くすための他の方法を説明する。
【００４３】図６の工程では、絶縁膜１６の上に配線層
２０ａ〜２０ｃを覆って前述したと同様にして水素シル
セスキオキサン樹脂膜を平坦状に形成してプレセラミッ
ク化及びセラミック化のための熱処理を行なうことによ
りセラミック状の酸化シリコン膜３２を形成する。この
とき、微小突起３２ｐが形成されることがある。
２０ａ〜２０ｃを覆って前述したと同様にして水素シル
セスキオキサン樹脂膜を平坦状に形成してプレセラミッ
ク化及びセラミック化のための熱処理を行なうことによ
りセラミック状の酸化シリコン膜３２を形成する。この
とき、微小突起３２ｐが形成されることがある。
【００４４】次に、図７の工程では、酸化シリコン膜３
２を覆って段差被覆性の良い方法でＰＳＧ膜３３を形成
する。一例として、常圧ＣＶＤ法により次の条件で１５
０ｎｍの厚さのＰＳＧ膜３３を形成した。
２を覆って段差被覆性の良い方法でＰＳＧ膜３３を形成
する。一例として、常圧ＣＶＤ法により次の条件で１５
０ｎｍの厚さのＰＳＧ膜３３を形成した。
【００４５】基板温度：４００℃
原料ガス：ＳｉＨ4 （２４０ｓｃｃｍ）＋ＰＨ3 （７０
ｓｃｃｍ）＋Ｎ2 Ｏ（５０００ｓｃｃｍ）＋Ｎ2 （２７
３０ｓｃｃｍ） この結果、ＰＳＧ膜３３は、微小突起３２ｐを反映しな
い状態で形成される。
ｓｃｃｍ）＋Ｎ2 Ｏ（５０００ｓｃｃｍ）＋Ｎ2 （２７
３０ｓｃｃｍ） この結果、ＰＳＧ膜３３は、微小突起３２ｐを反映しな
い状態で形成される。
【００４６】なお、ＰＳＧ膜３３の代りに、常圧ＣＶＤ
法でＢＰＳＧ膜を形成したり、ＴＥＯＳ（Ｔｅｔｒａ
Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）とＯ2 を
原料とする常圧ＣＶＤ法で酸化シリコン膜を形成した
り、回転塗布法で無機ＳＯＧ膜を形成したりしてもよ
く、ＰＳＧ膜３３と同様の効果が得られる。
法でＢＰＳＧ膜を形成したり、ＴＥＯＳ（Ｔｅｔｒａ
Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）とＯ2 を
原料とする常圧ＣＶＤ法で酸化シリコン膜を形成した
り、回転塗布法で無機ＳＯＧ膜を形成したりしてもよ
く、ＰＳＧ膜３３と同様の効果が得られる。
【００４７】図８の工程では、ＰＳＧ膜３３を覆って前
述したと同様にプラズマＣＶＤ法により３５０ｎｍの厚
さの窒化シリコン膜３４を形成する。ＰＳＧ膜３３の表
面に微小突起３２ｐが反映されていないので、窒化シリ
コン膜３４には、凸部３４ｐが形成されない。この後、
図４，５に対応する工程では、レジスト層３６をマスク
とする選択的ドライエッチング処理により酸化シリコン
膜３２、ＰＳＧ膜３３及び窒化シリコン膜３４の積層に
ボンディング孔３４ａとスクライブ領域ＳＢを露呈する
スクライブ孔とを形成する。そして、レジスト層３６を
除去する。
述したと同様にプラズマＣＶＤ法により３５０ｎｍの厚
さの窒化シリコン膜３４を形成する。ＰＳＧ膜３３の表
面に微小突起３２ｐが反映されていないので、窒化シリ
コン膜３４には、凸部３４ｐが形成されない。この後、
図４，５に対応する工程では、レジスト層３６をマスク
とする選択的ドライエッチング処理により酸化シリコン
膜３２、ＰＳＧ膜３３及び窒化シリコン膜３４の積層に
ボンディング孔３４ａとスクライブ領域ＳＢを露呈する
スクライブ孔とを形成する。そして、レジスト層３６を
除去する。
【００４８】上記した実施形態にあっては、表面保護膜
として窒化シリコン膜３４を用いたが、窒化シリコン膜
３４の代りに、プラズマＣＶＤ法で形成した酸化シリコ
ン膜を用いたり、スパッタ法で形成した酸化シリコン膜
を用いたりしてもよい。
として窒化シリコン膜３４を用いたが、窒化シリコン膜
３４の代りに、プラズマＣＶＤ法で形成した酸化シリコ
ン膜を用いたり、スパッタ法で形成した酸化シリコン膜
を用いたりしてもよい。
【００４９】プラズマＣＶＤ法により酸化シリコン膜を
形成する場合、成膜条件は、一例として次のようにする
ことができる。
形成する場合、成膜条件は、一例として次のようにする
ことができる。
【００５０】基板温度：４００℃
原料ガス：ＳｉＨ4 （２４０ｓｃｃｍ）＋Ｎ2 Ｏ（５０
００ｓｃｃｍ）＋Ｎ2 （２８００ｓｃｃｍ） 反応室内圧力：２．２Ｔｏｒｒ また、スパッタ法により酸化シリコン膜を形成する場
合、成膜条件は、一例として次のようにすることができ
る。
００ｓｃｃｍ）＋Ｎ2 （２８００ｓｃｃｍ） 反応室内圧力：２．２Ｔｏｒｒ また、スパッタ法により酸化シリコン膜を形成する場
合、成膜条件は、一例として次のようにすることができ
る。
【００５１】
使用装置：ＲＦスパッタ装置（１３．５６ＭＨｚ）
基板温度：１５０℃
ターゲット：ＳｉＯ2
反応室内圧力：６ｍＴｏｒｒ
反応室内雰囲気：Ａｒ及びＯ2 の混合ガス
ＲＦパワー：１ｋＷ
【００５２】
【発明の効果】以上のように、この発明によれば、表面
保護膜の下地膜として水素シルセスキオキサン樹脂膜を
セラミック状にした酸化シリコン膜を用いたので、半導
体チップの表面の保護性能が向上すると共にボンディン
グ孔形成工程での歩留りが向上する効果が得られるもの
であり、具体的には、次の（ａ）〜（ｄ）のような効果
が得られる。
保護膜の下地膜として水素シルセスキオキサン樹脂膜を
セラミック状にした酸化シリコン膜を用いたので、半導
体チップの表面の保護性能が向上すると共にボンディン
グ孔形成工程での歩留りが向上する効果が得られるもの
であり、具体的には、次の（ａ）〜（ｄ）のような効果
が得られる。
【００５３】（ａ）セラミック状の酸化シリコン膜は、
透水性が低いので水分浸入を防止できると共に、表面保
護膜との密着性が良好であるので界面剥離が生じない。
透水性が低いので水分浸入を防止できると共に、表面保
護膜との密着性が良好であるので界面剥離が生じない。
【００５４】（ｂ）基板上面を水素シルセスキオキサン
樹脂膜を回転塗布するなどして平坦化しているので、こ
の後に形成される表面保護膜にボイドが生じない。
樹脂膜を回転塗布するなどして平坦化しているので、こ
の後に形成される表面保護膜にボイドが生じない。
【００５５】（ｃ）ボンディング孔形成のためのドライ
エッチング工程では、ポリマーが生成されない。
エッチング工程では、ポリマーが生成されない。
【００５６】（ｄ）表面保護膜に微小突起を反映させな
いことで水分阻止能力の低下を防止することができる。
いことで水分阻止能力の低下を防止することができる。
【図１】 この発明に係る半導体装置の製法における配
線形成工程を示す基板断面図である。
線形成工程を示す基板断面図である。
【図２】 図１の工程に続く酸化シリコン膜形成工程を
示す基板断面図である。
示す基板断面図である。
【図３】 図２の工程に続く窒化シリコン膜形成工程を
示す基板断面図である。
示す基板断面図である。
【図４】 図３の工程に続くレジスト層形成工程を示す
基板断面図である。
基板断面図である。
【図５】 図４の工程に続く選択エッチング工程を示す
基板断面図である。
基板断面図である。
【図６】 この発明の他の実施形態における酸化シリコ
ン膜形成工程を示す配線部の断面図である。
ン膜形成工程を示す配線部の断面図である。
【図７】 図６の工程に続くＰＳＧ膜形成工程を示す配
線部の断面図である。
線部の断面図である。
【図８】 図７の工程に続く窒化シリコン膜形成工程を
示す配線部の断面図である。
示す配線部の断面図である。
【図９】 従来の配線構造を示す基板上面図である。
【図１０】 図９のＸ−Ｘ’線に対応する断面図であ
る。
る。
【図１１】 図９のＹ−Ｙ’線に対応する配線部の断面
図であって、窒化シリコン膜形成工程を示すものであ
る。
図であって、窒化シリコン膜形成工程を示すものであ
る。
【図１２】 図１１の工程に続くレジスト層形成工程を
示す断面図である。
示す断面図である。
【図１３】 図１２の工程に続く選択エッチング工程を
示す断面図である。
示す断面図である。
１０：半導体基板、１２，１６：絶縁膜、１４，１８，
２０ａ〜２０ｃ，２２Ａ：配線層、２２：端子電極層、
３２：酸化シリコン膜、３３：ＰＳＧ膜、３４：窒化シ
リコン膜、３６：レジスト層、３８：ボンディングワイ
ヤ、ＣＰ：チップ領域、ＳＢ：スクライブ領域。
２０ａ〜２０ｃ，２２Ａ：配線層、２２：端子電極層、
３２：酸化シリコン膜、３３：ＰＳＧ膜、３４：窒化シ
リコン膜、３６：レジスト層、３８：ボンディングワイ
ヤ、ＣＰ：チップ領域、ＳＢ：スクライブ領域。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/316
H01L 21/3205 - 21/3213
H01L 21/768
Claims (3)
- 【請求項１】回路素子を内蔵し、表面が層間絶縁膜で覆
われた半導体チップであって、前記層間絶縁膜の上には
前記回路素子につながる配線層及び端子電極層が形成さ
れたものと、 前記層間絶縁膜の上に前記配線層及び前記端子電極層を
覆って形成され、水素シルセスキオキサン樹脂膜をセラ
ミック状にした酸化シリコン膜と、 前記酸化シリコン膜を覆って形成された表面保護膜とを
備え、前記酸化シリコン膜と前記表面保護膜とを含む積
層に前記端子電極層に対応するボンディング孔を形成し
た半導体装置。 - 【請求項２】半導体基板の表面を覆う層間絶縁膜の上に
配線層及び端子電極層を形成する工程と、 前記層間絶縁膜の上に前記配線層及び前記端子電極層を
覆って水素シルセスキオキサン樹脂膜を平坦状に形成す
る工程と、 前記水素シルセスキオキサン樹脂膜に不活性ガス雰囲気
中で熱処理を施すことにより該樹脂膜をプレセラミック
状の酸化シリコン膜にする工程と、 前記酸化シリコン膜を覆って気相堆積法により表面保護
膜を形成する工程であって、前記表面保護膜としては、
前記酸化シリコン膜を覆った状態で前記酸化シリコン膜
をセラミック化する際に微小突起の発生を防止しうる膜
を形成する工程と、 前記酸化シリコン膜を前記表面保護膜で覆った状態で前
記酸化シリコン膜に酸化性雰囲気中で熱処理を施すこと
により前記酸化シリコン膜をセラミック状の酸化シリコ
ン膜にする工程と、 前記セラミック状の酸化シリコン膜と前記表面保護膜と
を含む積層に選択エッチング処理により前記端子電極層
に対応するボンディング孔を形成する工程と を含む半導
体装置の製法。 - 【請求項３】半導体基板の表面を覆う層間絶縁膜の上に
配線層及び端子電極層を形成する工程と、 前記層間絶縁膜の上に前記配線層及び前記端子電極層を
覆って水素シルセスキオキサン樹脂膜を平坦状に形成す
る工程と、 前記水素シルセスキオキサン樹脂膜に不活性ガス雰囲気
中で熱処理を施すことにより該樹脂膜をプレセラミック
状の酸化シリコン膜にする工程と、 前記酸化シリコン膜に酸化性雰囲気中で熱処理を施すこ
とにより前記酸化シリコン膜をセラミック状の酸化シリ
コン膜にする工程と、 前記セラミック状の酸化シリコン膜の微小突起を反映し
ない絶縁膜で前記セラミック状の酸化シリコン膜を覆う
工程と、 前記微小突起を反映しない絶縁膜を覆って気相堆積法に
より表面保護膜を形成する工程と、 前記セラミック状の酸化シリコン膜と前記微小突起を反
映しない絶縁膜と前記表面保護膜とを含む積層に選択エ
ッチング処理により前記端子電極層に対応するボンディ
ング孔を形成する工程と を含む半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34685295A JP3493863B2 (ja) | 1995-11-24 | 1995-12-13 | 半導体装置とその製法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-329730 | 1995-11-24 | ||
| JP32973095 | 1995-11-24 | ||
| JP34685295A JP3493863B2 (ja) | 1995-11-24 | 1995-12-13 | 半導体装置とその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09205142A JPH09205142A (ja) | 1997-08-05 |
| JP3493863B2 true JP3493863B2 (ja) | 2004-02-03 |
Family
ID=26573319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34685295A Expired - Fee Related JP3493863B2 (ja) | 1995-11-24 | 1995-12-13 | 半導体装置とその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3493863B2 (ja) |
-
1995
- 1995-12-13 JP JP34685295A patent/JP3493863B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09205142A (ja) | 1997-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6522006B1 (en) | Low dielectric constant material in integrated circuit | |
| JP2001110813A (ja) | 半導体装置の製造方法 | |
| EP0122631B1 (en) | Electronic device having a multi-layer wiring structure | |
| US5821162A (en) | Method of forming multi-layer wiring utilizing SOG | |
| US6388337B1 (en) | Post-processing a completed semiconductor device | |
| JP2001185551A (ja) | 半導体装置の構造及び製造方法 | |
| JP3493863B2 (ja) | 半導体装置とその製法 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JPH06267935A (ja) | 半導体装置の製造方法 | |
| JPH08148485A (ja) | 半導体装置の製造方法 | |
| JP3259363B2 (ja) | 半導体装置のボンディングパッド構造の形成方法 | |
| JPH0740587B2 (ja) | 半導体装置の製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPH0621218A (ja) | 半導体装置とその製造方法 | |
| JPS5974651A (ja) | 半導体装置 | |
| JPH0551182B2 (ja) | ||
| JPH07263553A (ja) | 半導体装置の製造方法 | |
| JP3473302B2 (ja) | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 | |
| JP4034524B2 (ja) | 半導体装置およびその製造方法 | |
| JP3368445B2 (ja) | 半導体装置の製造方法 | |
| JPS5956734A (ja) | 半導体装置の製造方法 | |
| JP3225879B2 (ja) | 酸化シリコン膜形成法及び多層配線形成法 | |
| JPS6248381B2 (ja) | ||
| JPH10163206A (ja) | 配線形成法 | |
| JPH1074836A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20081121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20091121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20101121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20101121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20111121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20121121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20121121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |