JPS6248381B2 - - Google Patents

Info

Publication number
JPS6248381B2
JPS6248381B2 JP56089165A JP8916581A JPS6248381B2 JP S6248381 B2 JPS6248381 B2 JP S6248381B2 JP 56089165 A JP56089165 A JP 56089165A JP 8916581 A JP8916581 A JP 8916581A JP S6248381 B2 JPS6248381 B2 JP S6248381B2
Authority
JP
Japan
Prior art keywords
insulating film
layer
polyimide
pattern
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56089165A
Other languages
English (en)
Other versions
JPS57204152A (en
Inventor
Yorihiro Uchama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8916581A priority Critical patent/JPS57204152A/ja
Publication of JPS57204152A publication Critical patent/JPS57204152A/ja
Publication of JPS6248381B2 publication Critical patent/JPS6248381B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はポリイミドを層間絶縁膜として用いる
半導体装置の構造に関する。
半導体装置に於て、配線形成面を平坦化するこ
とは、配線密度及び配線品質の向上を図るうえで
極めて重要なことである。一方ポリイミドからな
る絶縁膜は回転塗布(スピン・コート)法により
形成されるので、絶縁膜被着面の凹凸がそのまま
ポリイミド絶縁膜上面に表われず、上面が殆んど
平坦に形成されるという利点を有している。その
ため最近では該ポリイミド絶縁膜は半導体装置の
絶縁膜として広く用いられ、中でも絶縁膜被着面
の凹凸の激しい多層配線構造の層間絶縁膜に於て
は、上記利点が極めて有効に生かされるので特に
多用されている。
しかしながら該ポリイミド絶縁膜は一方に於
て、半導体層或るいは無機絶縁膜に対する接着力
が弱いという欠点を有しており、特にこの現象は
半導体層に対して顕著である。そのため第1図に
示すように、ポリイミド層間絶縁膜1の縁部2
が、ダイシング・ライン3に表出する半導体層
(半導体基板)4の上面に直かに接する構造に於
ては、ポリイミド層間絶縁膜1の半導体層4に対
する密着不良が原因と考えられるエツチング時の
エツチヤントの浸込み、熱衝撃等により半導体層
4表面からポリイミド層間絶縁膜1が剥離し、該
剥離部から湿気(水分)が浸入し、該湿気が活性
領域5或るいはアルミニウム(Al)配線6及び
7の表面に浸透して、素子特性や配線品質を低下
させるという問題があつた。又更に該ポリイミド
絶縁膜縁部の剥離は、化学気相成長(CVD)さ
せるカバー絶縁膜8にも欠陥をもたらし、該カバ
ー絶縁膜8の耐湿性を低下せしめるという問題も
あつた。(図中9は下層絶縁膜) 本発明は上記問題点を除去する目的で、ポリイ
ミド層間絶縁膜の縁端部が半導体層或るいは無機
絶縁物層から剥離することを防止する構造を具備
せしめた半導体装置を提供する。
即ち本発明は、ポリイミドを配線層間の絶縁膜
として用いる半導体装置に於いて、該ポリイミド
絶縁膜より下層或いは上層の無機絶縁膜又は半導
体層と該ポリイミド絶縁膜とが接する該ポリイミ
ド絶縁膜の周縁領域に、該ポリイミド絶縁膜の縁
端部を包み込んで他の領域から電気的に分離さ
れ、かつ該半導体層或いは該無機絶縁膜に対する
密着性が該ポリイミド絶縁膜より大きい物質層を
介在せしめてなることを特徴とする。
以下本発明を一実施例について、第2図に示す
構造断面図及び第3図a乃至dに示す製造工程断
面図を用いて詳細に説明する。
本発明を適用した多層配線構造のバイポーラ
ICに於ては、第2図に示すように、例えばP-
シリコンSi基板11上にN+型埋込み拡散領域1
2を挾持してN型Siエピタキシヤル層13′が堆
積形成されており、該N型Siエピタキシヤル層1
3′がP+型分離拡散領域14によつて分離された
N型コレクタ領域13の表面にP型ベース領域1
5が、又該P型ベース領域15の表面にN型エミ
ツタ領域16が形成されてなる通常のバイポーラ
IC基板上に、例えば下層に二酸化シリコン
(SiO2)膜を有するりん珪酸ガラス(PSG)膜等か
らなる厚さ1〔μm〕程度の下層絶縁膜17がダ
イシング・ライン18を除いて形成されている。
そして該下層絶縁膜17上に、コンタクト窓を介
してN型コレクタ領域13、P型ベース領域1
5、N型エミツタ領域16からそれぞれ延出され
た厚さ1〔μm〕程度の第1層アルミニウム
(Al)配線パターン19a、下層絶縁膜17の縁
部からダイシング・ライン18に表出するN型Si
エピタキシヤル層13′上に所望の幅で延出され
た第1層Al介在パターン19b、何れの領域に
も接続しない第1層Alボンデイング・パツド・
パターン19cが形成されており、更に上記第1
層Alパター19a,19b,19cを有する下
層絶縁膜17上には、前記第1層Al介在パター
ン19bのダイシング・ライン18上に導出され
ている領域上に端部が接し、且つ前記第1層Al
配線パターン19a上に於て0.5〜1〔μm〕程
度の厚さを有するポリイミド層間絶縁膜20が形
成されている。そして更に該ポリイミド層間絶縁
膜20上に、コンタクト窓を介して第1層Al配
線パターン19a及び第1層ボンデイング・パツ
ド・パターン19cに接続する第2層Al配線パ
ターン21a、及びポリイミド層間絶縁膜20の
少なくとも端面及び該端面に接する縁部領域上面
を覆う第2層Al介在パターン21bが形成され
ており、上記第2層Alパターン21a,21b
を有するポリイミド層間絶縁膜20上が、ボンデ
イング・パツド部22を表出する窓を有し、且つ
前記第2層Al介在パターン21bを介してポリ
イミド層間絶縁膜20の縁部に接する厚さ1〜2
〔μm〕程度のPSG膜等からなるカバー絶縁膜2
3に覆われた構造を有している。
上記実施例から明らかなように、本発明の構造
を有する半導体装置に於ては、ポリイミドからな
る層間絶縁膜20の周縁領域の縁端部24は、こ
れを上下から包み込むAl層即ちAl介在パターン
19a,21bを介してSi層13′即ち半導体層
及びPSGカバー絶縁膜23即ち無機絶縁膜に被着
している。そしてポリイミド層のAl層に対する
接着強度は、半導体層或いは無機絶縁物層に比べ
て著しく大きく、又Al層と半導体層或るいは無
機絶縁膜との接着強度も公知のように大きいの
で、本発明の構造に於てはポリイミド層間絶縁膜
が、熱衝撃等により半導体層及びカバー絶縁膜か
ら剥離することはない。又上記ポリイミド膜と半
導体層或るいは無機絶縁膜間の介在層に、Al合
金層、高融点金属層等の配線材料を用いても同様
の効果を有する。
次に本発明の構造を有する半導体装置を製造す
るに際しての多層配線形成方法を、、第3図a乃
至dに示す工程断面図に従つて説明する。即ち上
記多層配線構造の半導体チツプを形成するには、
第3図aに示すように、通常の方法により、P-
型Si基板11上にN+型埋込み拡散領域12及び
N型Siエピタキシヤル層13′が、N型エピタキ
シヤル層13′にP+型分離拡散領域14、P型ベ
ース領域15が、P型ベース領域15にN型エミ
ツタ領域16が形成され、該基板上にN型コレク
タ領域13、P型ベース領域15、N型エミツタ
領域16の上面を表出するコンタクト窓を有する
下層絶縁膜17が形成されてなる被処理基板の表
面に、通常の蒸着法等を用いて厚さ1〔μm〕程
度の第1のAl層を被着形成し、次いで通常のフ
オト・エツチング法等により該第1のAl層の選
択エツチング及びシンター処理を行つて、第3図
aに示すように、下層絶縁膜17上に、そのコン
タクト窓部に於てコレクタ領域13、ベース領域
15、エミツタ領域16にそれぞれ接続する第1
層Al配線パターン19a、何れの領域にも接続
していない第1層Alボンデイング・パツド・パ
ターン19c、及び本発明の特徴である下層絶縁
膜17の縁部上からダイシング・ライン18に表
出するN型Siエピタキシヤル層13′上に所望の
幅で延出された第1層Al介在パターン19bを
形成する。次いで回転塗布(スピン・コート)法
を用いて上記基板上に、第1層Al配線パターン
19a上で0.5〜1〔μm〕程度の厚さを有する
ポリアミド層を形成し、次いで窒素(N2)等の不
活性ガス中に於て、400〔℃〕程度の温度まで所
望の条件でステツプ・キユアーを行つて該ポリア
ミド層をイミド化し、次いでゴム系のフオト・レ
ジスト(例えばネガ・レジスト)を用い、通常の
フオト・プロセスにより所望のマスタ・パターン
を形成して後、該レジスト・パターンをマスクと
してヒドラジン等の有機アミンにより前記ポリイ
ミド層の選択エツチングを行つて、第3図bに示
すように前記第1層Alパターン19a,19
b,19cを有する下層絶縁膜17上に、第1層
Al配線パターン19a、第1層Alボンデイン
グ・パツド・パターン19cを表出する窓を有す
るポリイミド層間絶縁膜20を形成する。なおこ
の際該ポリイミド層間絶縁膜20の縁部端面は図
に示すように、第1層Al介在パターン19b上
に位置するようにパターンニングする。次いで該
ポリイミド層間絶縁膜20を有する被処理基板上
に、通常の蒸着法等を用いて厚さ1〔μm〕程度
の第2のAl層を被着形成し、次いで通常のフオ
ト・エツチング法等に該第2のAl層の選択エツ
チングを行つて、第3図cに示すようにポリイミ
ド層間絶縁膜20上に、第1層Al配線パターン
19a及び第1層Alボンデイング・パツド・パ
ターン19cに接触する第2層Al配線パターン
21a、及びポリイミド層間絶縁膜20の少なく
とも端面及び該端面に接する縁部24領域上面及
び第1層Al介在パターン19bの表出面を覆い
ダイシング・ライン18上に所望の幅で延出する
第2層Al介在パターン21bを形成する。次い
で通常のCVD法を用いて該被処理基板上に例え
ば1〜2〔μm〕程度の厚さのPSG層を堆積して
後、通常のフオト・エツチング法により該PSG層
の選択エツチングを行つて、第3図dに示すよう
にチツプ領域25上にボンデイング・パツド部2
2を表出する窓を有し、且つ前記第2層Al介在
パターン21bを介してポリイミド層間絶縁膜2
0の縁部24に接するカバー絶縁膜23を形成す
る。次いで図示しないが、該基板がダイシング・
ライン18に表出する半導体層即ちN型Siエピタ
キシヤル層13′の領域に於て切断され、二層配
線構造のバイポーラICチツプが完成する。
なお上記実施例に於ては本発明をバイポーラ型
の半導体装置について説明したが、本発明は
MOS型半導体装置にも勿論適用できる。
更に又、上記ポリイミド絶縁膜との間の介在パ
ターンにはアルミニウム或るいはアルミニウム合
金以外の配線材料パターンを使用することもでき
る。
以上説明したように本発明によれば、ポリイミ
ドからなる層間絶縁膜縁部の半導体層(半導体基
板)及び無機絶縁膜に対する被着強度が向上し、
熱衝撃等により層間絶縁膜縁部が半導体層或るい
は無機絶縁膜から剥離することがなくなる。従つ
て湿気の浸入による素子特性の劣化や配線品質の
低下が防止されるので、半導体装置の製造歩留ま
りや信頼性が向上する。
【図面の簡単な説明】
第1図は従来の半導体装置の断面図、第2図は
本発明の半導体装置に於ける一実施例の構造断面
図で、第3図a乃至dは本発明の半導体装置に於
ける一実施例の製造工程断面図である。 図に於て、11はP-型シリコン基板、13′は
N型シリコン・エピタキシヤル層、17は下層絶
縁膜、18はダイシング・ライン、19bは第1
層アルミニウム介在パターン、20はポリイミド
層間絶縁膜、21bは第2層アルミニウム介在パ
ターン、23はカバー絶縁膜、24はポリイミド
層間絶縁膜の縁部を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 ポリイミドを配線層間の絶縁膜として用いる
    半導体装置に於いて、該ポリイミド絶縁膜より下
    層或いは上層の無機絶縁膜又は半導体層と該ポリ
    イミド絶縁膜とが接する該ポリイミド絶縁膜の周
    縁領域に、該ポリイミド絶縁膜の縁端部を包み込
    んで他の領域から電気的に分離され、かつ該半導
    体層或いは該無機絶縁膜に対する密着性が該ポリ
    イミド絶縁膜より大きい物質層を介在せしめてな
    ることを特徴とする半導体装置。
JP8916581A 1981-06-10 1981-06-10 Semiconductor device Granted JPS57204152A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8916581A JPS57204152A (en) 1981-06-10 1981-06-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8916581A JPS57204152A (en) 1981-06-10 1981-06-10 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS57204152A JPS57204152A (en) 1982-12-14
JPS6248381B2 true JPS6248381B2 (ja) 1987-10-13

Family

ID=13963195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8916581A Granted JPS57204152A (en) 1981-06-10 1981-06-10 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS57204152A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58107653A (ja) * 1981-12-21 1983-06-27 Nec Corp 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558035A (en) * 1978-06-30 1980-01-21 Nec Corp Semiconductor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558035A (en) * 1978-06-30 1980-01-21 Nec Corp Semiconductor

Also Published As

Publication number Publication date
JPS57204152A (en) 1982-12-14

Similar Documents

Publication Publication Date Title
US5885857A (en) Semiconductor chip capable of suppressing cracks in the insulating layer
JPH0373136B2 (ja)
JPS6248381B2 (ja)
JPH0714028B2 (ja) 立体型半導体装置の製造方法
JPH07161722A (ja) 半導体装置のパッド構造
JPH0555199A (ja) 半導体装置
JPH0680794B2 (ja) 半導体集積回路装置の製造方法
JPS63318742A (ja) 半導体集積回路装置及びその製造方法
JP3498619B2 (ja) 半導体装置とその製法
JPH0529376A (ja) 半導体装置のボンデイングパツド
JP3259363B2 (ja) 半導体装置のボンディングパッド構造の形成方法
JPS6255696B2 (ja)
JPS62155537A (ja) 半導体装置の製造方法
JPS6218055Y2 (ja)
JPS63308924A (ja) 半導体装置
KR100883864B1 (ko) 반도체 소자의 제조 방법
JP3103912B2 (ja) 半導体ウエハのストリート構造およびその製造方法
JP2538245Y2 (ja) 半導体装置
JPS6151863A (ja) 半導体装置
JP3493863B2 (ja) 半導体装置とその製法
JPS5974651A (ja) 半導体装置
JPH03209823A (ja) 樹脂封止型半導体装置
JPS62237748A (ja) 半導体装置の製造方法
JPS63252445A (ja) 半導体装置の製造方法
KR0167291B1 (ko) 반도체소자의 전극배선