JPH05234991A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05234991A JPH05234991A JP3963792A JP3963792A JPH05234991A JP H05234991 A JPH05234991 A JP H05234991A JP 3963792 A JP3963792 A JP 3963792A JP 3963792 A JP3963792 A JP 3963792A JP H05234991 A JPH05234991 A JP H05234991A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- sin
- protective film
- silicon compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 本発明は、吸水性及び平坦性に優れた表面保
護膜を有する半導体装置を得ることを目的とする。 【構成】 半導体素子が形成された基板上の絶縁膜
（１）の所定部分には上層配線（２）が施されている。
この上層配線（２）を含む絶縁膜（１）上には、第１の
ＳｉＮ層（４１）、ＳＯＧ−ＳｉＯ2 層（７）、及び第
２のＳｉＮ層（４２）が順次積層されて表面保護膜を形
成している。上述の構造によれば、表面保護膜の上層を
形成する第２のＳｉＮ層（４２）にごくわずかに存在す
るピンホールを透過して浸入する水分、あるいは膜厚が
比較的薄い段差側壁部を通して浸入する水分は、吸水性
のあるＳＯＧ−ＳｉＯ2 層（７）で吸収される。このた
め、浸入してきた水分が上層配線（２）上に積層されて
いる第１のＳｉＮ層（４１）まで到達するのを防ぐこと
ができる。
護膜を有する半導体装置を得ることを目的とする。 【構成】 半導体素子が形成された基板上の絶縁膜
（１）の所定部分には上層配線（２）が施されている。
この上層配線（２）を含む絶縁膜（１）上には、第１の
ＳｉＮ層（４１）、ＳＯＧ−ＳｉＯ2 層（７）、及び第
２のＳｉＮ層（４２）が順次積層されて表面保護膜を形
成している。上述の構造によれば、表面保護膜の上層を
形成する第２のＳｉＮ層（４２）にごくわずかに存在す
るピンホールを透過して浸入する水分、あるいは膜厚が
比較的薄い段差側壁部を通して浸入する水分は、吸水性
のあるＳＯＧ−ＳｉＯ2 層（７）で吸収される。このた
め、浸入してきた水分が上層配線（２）上に積層されて
いる第１のＳｉＮ層（４１）まで到達するのを防ぐこと
ができる。
Description
【０００１】
【産業上の利用分野】本発明は、上面に表面保護膜を有
する半導体装置に関するものである。
する半導体装置に関するものである。
【０００２】
【従来の技術】図３に示すように、一般にＳｉを用いた
集積回路（ＩＣ）などの半導体装置の表面保護膜とし
て、ＰＳＧ（リンを含有したＳｉＯ2 ）層３及びＳｉＮ
（シリコンナイトライド）層４の２層が順次積層された
構造が多用されている。この構造において、上層のＳｉ
Ｎ層４は高い耐湿性を有しており、外部からの水分の浸
入による配線金属の腐食を防ぐ働きをする。このため、
ＩＣの信頼性確保に有効である。なお、この技術につい
ては特開昭５９−８０９３６号公報、及び特開昭５９−
８０９３７号公報に示されている。
集積回路（ＩＣ）などの半導体装置の表面保護膜とし
て、ＰＳＧ（リンを含有したＳｉＯ2 ）層３及びＳｉＮ
（シリコンナイトライド）層４の２層が順次積層された
構造が多用されている。この構造において、上層のＳｉ
Ｎ層４は高い耐湿性を有しており、外部からの水分の浸
入による配線金属の腐食を防ぐ働きをする。このため、
ＩＣの信頼性確保に有効である。なお、この技術につい
ては特開昭５９−８０９３６号公報、及び特開昭５９−
８０９３７号公報に示されている。
【０００３】
【発明が解決しようとする課題】しかし、上述のＳｉＮ
層４は耐湿性が高いというものの、透過する水分量が皆
無というわけではない。ＳｉＮ層４に微量ながら存在す
るピンホール５（図３図示）を通して、あるいは膜厚が
比較的薄い段差側壁部６（同図図示）を通して水分が浸
入してしまい、そのわずかな水分が配線金属の腐食をひ
きおこす原因となる。
層４は耐湿性が高いというものの、透過する水分量が皆
無というわけではない。ＳｉＮ層４に微量ながら存在す
るピンホール５（図３図示）を通して、あるいは膜厚が
比較的薄い段差側壁部６（同図図示）を通して水分が浸
入してしまい、そのわずかな水分が配線金属の腐食をひ
きおこす原因となる。
【０００４】本発明は、上記問題点を解決した半導体装
置を得ることを目的とする。
置を得ることを目的とする。
【０００５】
【課題を解決するための手段】本発明は、上面が表面保
護膜により被覆されている半導体装置において、表面保
護膜が耐湿性を有する第１のシリコン化合物層と、ＳＯ
Ｇ（Spin on Glass ）−シリコン酸化物層と、耐湿性を
有する第２のシリコン化合物層とが順次積層された３層
構造を有することを特徴とする。
護膜により被覆されている半導体装置において、表面保
護膜が耐湿性を有する第１のシリコン化合物層と、ＳＯ
Ｇ（Spin on Glass ）−シリコン酸化物層と、耐湿性を
有する第２のシリコン化合物層とが順次積層された３層
構造を有することを特徴とする。
【０００６】前述の第１および第２のシリコン化合物層
にはＳｉＮ層を用いるか、またはＳｉＯＮ層を用いると
よい。この場合、第１あるいは第２のシリコン化合物層
のいずれか一方がシリコン窒化物層であり、他方が酸化
シリコン窒化物層であってもよい。
にはＳｉＮ層を用いるか、またはＳｉＯＮ層を用いると
よい。この場合、第１あるいは第２のシリコン化合物層
のいずれか一方がシリコン窒化物層であり、他方が酸化
シリコン窒化物層であってもよい。
【０００７】
【作用】本発明に係る半導体装置の表面保護膜は、耐湿
性を有する第１のシリコン化合物層と、ＳＯＧ−ＳｉＯ
2 層と、耐湿性を有する第２のシリコン化合物層が順次
積層された３層構造になっているため、微量ながら外側
のシリコン化合物層を透過してくる水分を吸水性の良い
中間のＳＯＧ−ＳｉＯ2 層でトラップし、その水分が内
側のシリコン化合物層や配線まで到達することを完全に
防ぐことができる。
性を有する第１のシリコン化合物層と、ＳＯＧ−ＳｉＯ
2 層と、耐湿性を有する第２のシリコン化合物層が順次
積層された３層構造になっているため、微量ながら外側
のシリコン化合物層を透過してくる水分を吸水性の良い
中間のＳＯＧ−ＳｉＯ2 層でトラップし、その水分が内
側のシリコン化合物層や配線まで到達することを完全に
防ぐことができる。
【０００８】さらにＳＯＧ−ＳｉＯ2 の存在により、外
側のシリコン化合物層は完全に平坦化された面で堆積さ
れることになり、従来のような段差側壁部で膜厚が薄く
なるという弊害を避けられる。
側のシリコン化合物層は完全に平坦化された面で堆積さ
れることになり、従来のような段差側壁部で膜厚が薄く
なるという弊害を避けられる。
【０００９】なお、上述のシリコン化合物層としてＳｉ
Ｎ層、あるいはＳｉＮ層と同様の高耐湿性を有するＳｉ
ＯＮ層を用いることによって、上記作用を効果的に得る
ことができる。
Ｎ層、あるいはＳｉＮ層と同様の高耐湿性を有するＳｉ
ＯＮ層を用いることによって、上記作用を効果的に得る
ことができる。
【００１０】
【実施例】以下、本発明の実施例について説明する。
【００１１】図１は、本発明に係る半導体装置の表面保
護膜の断面構造を示す図である。半導体素子が形成され
た基板上の絶縁膜１の所定部分には上層配線２が施され
ている。この上層配線２を含む絶縁膜１上には、第１の
ＳｉＮ層４１、ＳＯＧ−ＳｉＯ2 層７、及び第２のＳｉ
Ｎ層４２が順次積層されて表面保護膜を形成している。
護膜の断面構造を示す図である。半導体素子が形成され
た基板上の絶縁膜１の所定部分には上層配線２が施され
ている。この上層配線２を含む絶縁膜１上には、第１の
ＳｉＮ層４１、ＳＯＧ−ＳｉＯ2 層７、及び第２のＳｉ
Ｎ層４２が順次積層されて表面保護膜を形成している。
【００１２】上述の構造によれば、表面保護膜の上層を
形成する第２のＳｉＮ層４２にごくわずかに存在するピ
ンホールを透過して浸入する水分、あるいは膜厚が比較
的薄い段差側壁部を通して浸入する水分は、吸水性のあ
るＳＯＧ−ＳｉＯ2 層７で吸収される。このため、浸入
してきた水分が上層配線２上に積層されている第１のＳ
ｉＮ層４１まで到達するのを防ぐことができる。
形成する第２のＳｉＮ層４２にごくわずかに存在するピ
ンホールを透過して浸入する水分、あるいは膜厚が比較
的薄い段差側壁部を通して浸入する水分は、吸水性のあ
るＳＯＧ−ＳｉＯ2 層７で吸収される。このため、浸入
してきた水分が上層配線２上に積層されている第１のＳ
ｉＮ層４１まで到達するのを防ぐことができる。
【００１３】図２は、上述の表面保護膜の形成工程を示
す図である。以下、同図を用いて工程を具体的に説明す
る。
す図である。以下、同図を用いて工程を具体的に説明す
る。
【００１４】まず、基板上の絶縁膜１上の所定部分に、
上層配線２を形成する（同図（ａ）図示）。その後、例
えばプラズマＣＶＤ法によって上層配線１を含む絶縁膜
１上に第１のＳｉＮ層４１を積層する（図２（ｂ）図
示）。このときの成膜条件は、ＳｉＨ4 流量６０SCCM、
ＮＨ3 流量５０SCCM、温度２８０℃、ＲＦ（高周波）パ
ワー７０Ｗとする。次に、全面にＳＯＧ−ＳｉＯ2 層７
を回転塗布する（同図（ｃ）図示）。このとき用いる塗
布液には市販のものを使用し、その成膜条件は、塗布量
２ｍｌ、回転数２５００ｒｐｍ、ベーク時の温度１５０
℃ ２分、さらにベーク時の温度４５０℃ １分とす
る。この後、例えばプラズマＣＶＤ法によって全面に第
２のＳｉＮ層４２を積層する（同図（ｄ）図示）。成膜
条件は、第１のＳｉＮ層４１を形成する場合と同じであ
る。
上層配線２を形成する（同図（ａ）図示）。その後、例
えばプラズマＣＶＤ法によって上層配線１を含む絶縁膜
１上に第１のＳｉＮ層４１を積層する（図２（ｂ）図
示）。このときの成膜条件は、ＳｉＨ4 流量６０SCCM、
ＮＨ3 流量５０SCCM、温度２８０℃、ＲＦ（高周波）パ
ワー７０Ｗとする。次に、全面にＳＯＧ−ＳｉＯ2 層７
を回転塗布する（同図（ｃ）図示）。このとき用いる塗
布液には市販のものを使用し、その成膜条件は、塗布量
２ｍｌ、回転数２５００ｒｐｍ、ベーク時の温度１５０
℃ ２分、さらにベーク時の温度４５０℃ １分とす
る。この後、例えばプラズマＣＶＤ法によって全面に第
２のＳｉＮ層４２を積層する（同図（ｄ）図示）。成膜
条件は、第１のＳｉＮ層４１を形成する場合と同じであ
る。
【００１５】上記の方法によって得られた表面保護膜を
有する半導体装置について、ＨＡＳＴ試験を行った。試
験条件は、温度１３０℃、湿度８５％の雰囲気中に１０
００時間保存するものとし、その後の故障数を調べた。
その結果、ＰＳＧ／ＳｉＯ2層が用いられている従来の
表面保護膜を有する半導体装置では、１００個中１０個
が故障したのに対し、本発明に係るＳｉＮ／ＳＯＧ−Ｓ
ｉＯ2 ／ＳｉＮの３層構造の表面保護膜を用いた半導体
装置においては、その故障数は１００個中０個であっ
た。
有する半導体装置について、ＨＡＳＴ試験を行った。試
験条件は、温度１３０℃、湿度８５％の雰囲気中に１０
００時間保存するものとし、その後の故障数を調べた。
その結果、ＰＳＧ／ＳｉＯ2層が用いられている従来の
表面保護膜を有する半導体装置では、１００個中１０個
が故障したのに対し、本発明に係るＳｉＮ／ＳＯＧ−Ｓ
ｉＯ2 ／ＳｉＮの３層構造の表面保護膜を用いた半導体
装置においては、その故障数は１００個中０個であっ
た。
【００１６】このように、耐湿性に優れたＳＯＧ−Ｓｉ
Ｏ2 層７が挟持された３層構造の表面保護膜を形成する
ことによって、半導体装置の耐湿性を大幅に改善するこ
とができる。
Ｏ2 層７が挟持された３層構造の表面保護膜を形成する
ことによって、半導体装置の耐湿性を大幅に改善するこ
とができる。
【００１７】なお、上記実施例ではＳｉＮ／ＳＯＧ−Ｓ
ｉＯ2 ／ＳｉＮ層について述べてきたが、ＳｉＮ層と同
程度の耐湿性を有するＳｉＯＮ層を用いても同様の半導
体装置を得ることができる。さらに、ＳｉＮ層とＳｉＯ
Ｎ層とでＳＯＧ−ＳｉＯ2 層を挟持したＳｉＮ／ＳＯＧ
−ＳｉＯ2 ／ＳｉＯＮ層であってもよい。
ｉＯ2 ／ＳｉＮ層について述べてきたが、ＳｉＮ層と同
程度の耐湿性を有するＳｉＯＮ層を用いても同様の半導
体装置を得ることができる。さらに、ＳｉＮ層とＳｉＯ
Ｎ層とでＳＯＧ−ＳｉＯ2 層を挟持したＳｉＮ／ＳＯＧ
−ＳｉＯ2 ／ＳｉＯＮ層であってもよい。
【００１８】また、上述の成膜条件は一例であり、膜厚
・膜質等に合わせて変更可能である。
・膜質等に合わせて変更可能である。
【００１９】
【発明の効果】以上説明したように本発明の半導体装置
によれば、表面保護膜に用いられているＳＯＧ−ＳｉＯ
2 層は水分の吸収性に優れ、しかも平坦性を有してい
る。このため外部からの水分がＳＯＧ−ＳｉＯ2 層に捕
獲され、しかも上層配線部分に生じる段差側壁部による
膜厚の薄層化を防止できる。したがって水分が上層配線
に到達するのを完全に防止することができ、耐湿性が大
幅に向上した半導体装置を得ることができる。
によれば、表面保護膜に用いられているＳＯＧ−ＳｉＯ
2 層は水分の吸収性に優れ、しかも平坦性を有してい
る。このため外部からの水分がＳＯＧ−ＳｉＯ2 層に捕
獲され、しかも上層配線部分に生じる段差側壁部による
膜厚の薄層化を防止できる。したがって水分が上層配線
に到達するのを完全に防止することができ、耐湿性が大
幅に向上した半導体装置を得ることができる。
【図１】本発明の半導体装置に用いられる表面保護膜の
断面図である。
断面図である。
【図２】実施例に係る表面保護膜の形成工程を示す図で
ある。
ある。
【図３】半導体装置に用いられる従来の表面保護膜の断
面図である。
面図である。
１…絶縁膜、２…上層配線、４１…第１のＳｉＮ層、４
２…第２のＳｉＮ層、７…ＳＯＧ−ＳｉＯ2 層。
２…第２のＳｉＮ層、７…ＳＯＧ−ＳｉＯ2 層。
Claims (4)
- 【請求項１】 上面が表面保護膜により被覆されている
半導体装置において、前記表面保護膜は、耐湿性を有す
る第１のシリコン化合物層と、ＳＯＧ−シリコン酸化物
層と、耐湿性を有する第２のシリコン化合物層とが順次
積層された３層構造を有することを特徴とする半導体装
置。 - 【請求項２】 前記第１および第２のシリコン化合物層
は、ＳｉＮ層である請求項１記載の半導体装置。 - 【請求項３】 前記第１および第２のシリコン化合物層
は、ＳｉＯＮ層である請求項１記載の半導体装置。 - 【請求項４】 前記第１、第２のシリコン化合物層のい
ずれか一方がＳｉＮ層であり、他方がＳｉＯＮ層である
請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3963792A JPH05234991A (ja) | 1992-02-26 | 1992-02-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3963792A JPH05234991A (ja) | 1992-02-26 | 1992-02-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05234991A true JPH05234991A (ja) | 1993-09-10 |
Family
ID=12558609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3963792A Pending JPH05234991A (ja) | 1992-02-26 | 1992-02-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05234991A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007324616A (ja) * | 2007-07-25 | 2007-12-13 | Macronix Internatl Co Ltd | フラッシュメモリのためのパッシベーション構造およびその製造方法 |
| JP2008294123A (ja) * | 2007-05-23 | 2008-12-04 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| WO2014055315A1 (en) * | 2012-10-04 | 2014-04-10 | Cree, Inc. | Hydrogen mitigation schemes in the passivation of advanced devices |
| US9812338B2 (en) | 2013-03-14 | 2017-11-07 | Cree, Inc. | Encapsulation of advanced devices using novel PECVD and ALD schemes |
| US9991399B2 (en) | 2012-10-04 | 2018-06-05 | Cree, Inc. | Passivation structure for semiconductor devices |
-
1992
- 1992-02-26 JP JP3963792A patent/JPH05234991A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008294123A (ja) * | 2007-05-23 | 2008-12-04 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP2007324616A (ja) * | 2007-07-25 | 2007-12-13 | Macronix Internatl Co Ltd | フラッシュメモリのためのパッシベーション構造およびその製造方法 |
| WO2014055315A1 (en) * | 2012-10-04 | 2014-04-10 | Cree, Inc. | Hydrogen mitigation schemes in the passivation of advanced devices |
| US8994073B2 (en) | 2012-10-04 | 2015-03-31 | Cree, Inc. | Hydrogen mitigation schemes in the passivation of advanced devices |
| US9991399B2 (en) | 2012-10-04 | 2018-06-05 | Cree, Inc. | Passivation structure for semiconductor devices |
| USRE49167E1 (en) | 2012-10-04 | 2022-08-09 | Wolfspeed, Inc. | Passivation structure for semiconductor devices |
| US9812338B2 (en) | 2013-03-14 | 2017-11-07 | Cree, Inc. | Encapsulation of advanced devices using novel PECVD and ALD schemes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3967310A (en) | Semiconductor device having controlled surface charges by passivation films formed thereon | |
| JPH05218015A (ja) | 半導体装置 | |
| JP3435186B2 (ja) | 半導体装置 | |
| JPH05234991A (ja) | 半導体装置 | |
| JPS59110122A (ja) | 窒化膜を有する半導体集積回路装置 | |
| JPH0744178B2 (ja) | 半導体装置の製造方法 | |
| JPH0555199A (ja) | 半導体装置 | |
| JP2723559B2 (ja) | 半導体集積回路装置 | |
| JP2695324B2 (ja) | 半導体装置の製造方法 | |
| JPH0689893A (ja) | 半導体装置 | |
| JPH118234A (ja) | 半導体装置 | |
| JPH06267935A (ja) | 半導体装置の製造方法 | |
| JP2810649B2 (ja) | 半導体装置 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JPH0419707B2 (ja) | ||
| JPH05304218A (ja) | 半導体装置の製造方法 | |
| JPH0562970A (ja) | 半導体装置 | |
| JPH098137A (ja) | 半導体装置及びその製造方法 | |
| JP2000068274A (ja) | 配線構造、及びその形成方法 | |
| JPH0555455A (ja) | 半導体装置の製造方法 | |
| JPS6127177Y2 (ja) | ||
| JPS6356704B2 (ja) | ||
| JPS61128546A (ja) | 半導体装置 | |
| JPH06112265A (ja) | 半導体装置のボンディングパッド構造およびその形成方法 | |
| JPH02116132A (ja) | 集積回路配線保護膜 |