JPS60224231A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60224231A
JPS60224231A JP59078506A JP7850684A JPS60224231A JP S60224231 A JPS60224231 A JP S60224231A JP 59078506 A JP59078506 A JP 59078506A JP 7850684 A JP7850684 A JP 7850684A JP S60224231 A JPS60224231 A JP S60224231A
Authority
JP
Japan
Prior art keywords
film
layer
silicon nitride
passivation
silica
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59078506A
Other languages
English (en)
Inventor
Teruyuki Kagami
鏡味 照行
Susumu Murakami
進 村上
Yutaka Misawa
三沢 豊
Naohiro Monma
直弘 門馬
Yoshitaka Sugawara
良孝 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59078506A priority Critical patent/JPS60224231A/ja
Publication of JPS60224231A publication Critical patent/JPS60224231A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は半導体装置、特に・高信頼性、低コスト化を要
求されている高耐圧のICにおける。プラスチック封止
に伴う高信頼の第二パッシベーション膜に関する。
〔発明の背景〕
S iA体K 81(ht含trftg−パッシベーシ
ョン膜及び電極を具備した高耐圧を要求されているIC
上には、第二パッシベーション膜として・スパッタリン
グ法によるシリカ膜が用いられている。
これら半導体装置は、セラミックパッケージによシ封止
され使用されている。
近年、これらセラミックパッケージによる封止を・低コ
スト化のため、プラスチック封止することが要求されて
いる。
第1図に、従来の高耐圧ICのパッシベーション構造を
示す。所定の拡散工程で形成されたSi基体1には一8
iOz PSGの第一パッシベーション膜2が形成され
、At電極3で配線されている0さらに、第二パッシベ
ーション膜トシて。
不活性化絶縁膜(SiOz)4がおよそ4μm形成され
ている。この8iQ2膜は1石英をターゲットに・スパ
ッタリング法によ膜形成される。膜形成には・堆積速度
が55A/minとおそいため・4μmでは12時間か
かる。
さて・このように最終の第二パッシベーション膜を施こ
した半導体装置は・電極取シ出し口を開口した後・チッ
プ化され・セラミックパッケージ中に封入される。これ
ら従来の方法で作られた半導体装置には、高価なセラミ
ックパッケージ中に封入しないと高信頼の特性が得られ
ないという欠点があった。もちろん・この半導体装賃金
安価なプラスチックで封止しては・高温高湿通電試験(
85℃−85チ印加電圧200V)で2高温リーク電流
が数百時間で増大する現象がおき・歩留まりが悪くなる
この理由は、プラスチック中を通る水分、フレームとプ
ラスチックの間からの水分浸入により・At電極腐食が
おこシ、第二パッシベーション膜であるスパッタ法によ
る8i02膜では、ブロックできないことが原因と思わ
れる。そこで4一般に、水分に対してブロック性のある
ことが知られている。シリコンナイトライド膜を第二パ
ッシベーション膜に用いた。第2図に示すように、常圧
CVD法により下地にPSG膜5が0.2μm−シリコ
ンナイトライド膜6はプラズマCVD法で2.0μm形
成される。これらをプラスチック封止し・同様に・高温
高湿通電試験(85′c−85%、印加電圧200V)
に供し・信頼性を調べたところ、前者と同様に数百時間
で高温リーク電流が増大する現象が見られた。この不良
の原因を推定して見ると・縮小化が進んでいる、高耐圧
のICの構造上、第一パッシベーションの不活性化絶縁
膜(Si02 P8G+の厚さは、約4μmと厚くしな
いと所定の耐圧が得られないという制約がある。
さらに、At電極は・約2μm以上ないと段切れが発生
するという制約もある。従って、第2図に示した第二パ
ッシベーションでは、膜厚2.2μmと薄く段差被覆性
が悪いことや・シリコンナイトライド膜が2.0μmと
厚いためにプラスチックモールド時に起こるストレスな
どによシ、クラックが発生し、水分によるAt腐食や短
絡で信頼性試験に耐えることが出来なかったと考えられ
た。また、シリコンナイトライド膜は、現状の段階で、
シリコン基板上へ膜厚2μm以上形成すると・膜ストレ
ス(ヤング率8 X 10” d)’It/cm” )
が強く膜形成後にクラックが入シ易いという欠点がある
又・PSG膜で膜厚を厚くしようとしても・一般“に知
られているようにオーバーハング現象がおき段差被覆性
が悪いため、このましいことではない。
さらに・CVDシリカ膜とシリコンナイトライド膜の組
合せが考えられた。図には示さないが・第2図と同様に
、第二パッシベーショントシて。
PSGのかわシに、スパッタ法でシリカ膜′t−3μm
形成し・その上に1μmのシリコンナイトライド膜をプ
ラズマCVD装置で形成した。その後プラスチック封止
後、同様に高温高温通電試験をしたところ、やはシ高信
頼性が得られなかった◎また・上記と同様の組合せでス
パッタ装置で4μmのシリカ膜を形成し、その上に0.
1μmのシリコンナイトライド膜を形成した◇同じくプ
ラスチック封止後には高信頼性が得られなかった・シリ
カ膜とシリコンナイトライド膜のヤング率の相違(シリ
カはE = −I X 10” dYn/cm” シリ
コンナイトライドE= 8 X 10 dyn/cW1
2)によシ、プラスチック化した時、応力により、クラ
ックが入り、水分に対してブロックできず・At腐食等
が起こったために・信頼性が悪かったと考えられた。
gニパツシベーション膜にプラズマCVD法によシ、シ
リカを25μm、シリコンナイトライド膜′f:i、 
sμm形成し、プラスチック化した後・同様に信頼性を
テストした・結果は・高信頼性が得られなかった。
前述と同様に、ヤング率の相違(プラズマシリカE =
 3 X 10 ” d3’n/Crn2−プラズマシ
リコンナイトライドE = 8 X 10 ’ d)’
n/cr11” )や、プラズマシリカを2..6μm
と厚く形成すると、装置の条件によつ工は、フレークが
発生することで、プラスチック化した時、広力によシ、
クラックが入シ。
信頼性に影響を与えるものと考えられた。
それ故、およそ4μmと厚い従来の第二ノくツシベーシ
ョン膜にはプラスチック封止すると、信頼性試験で・多
くの特性不良が発生し・安価にプラスチック封止化がで
きない。
〔発明の目的〕
本発明の第一の目的は、安価なプラスチック封止化を可
能とする。信頼性の高い半導体装置を提゛供することに
ある。また・他の目的は膜を低温で形成可能なCVD装
置で形成し、又、同一装置内で、三層の第二パッシベー
ション膜を形成することにある。
〔発明の概要〕
本発明の要点はプラスチック封止した高信頼性の半導体
装置を得るために、第一パッシベーション膜及び電極に
接する第二パッシベーション膜として・第一層目にシリ
カ膜、第二層目は・遷移層としてシリコン・オキシナイ
トライドを介在させ、第三層目にシリコンナイトライド
膜の三層膜構造にすることにある。
さらに1本発明では・その製造に際して同一装置内でガ
ス比の変化だけで、他の成長パラメータを一定に保った
まま膜質を変化させることができる。すなわち、シリカ
膜は、 S i H4+ N 20 + He系で生成する。つ
づいて・SiH4+NaO+NHs系でシリコンオキシ
ナイトライド膜を形成し執シリコンナイトライド膜は・ S i H4+ N Hs + Nz系で形成する。
このようにして形成することで、シリカ膜とシリコンナ
イトライド膜のヤング率の差を縮めストレス緩和を図る
本発明者等は、第一層目にプラズマCVD法でシリカ膜
を形成することが有効であることを見い出している。す
なわち、このシリカ膜は、2.5μm以下であれば、フ
レークや、クラックが発生しないこと・段差被覆性も優
れていること、又。
堆積速度もおよそ170A/minと早いことも確認し
ている。
〔発明の実施例〕
〈実施例1〉 本発明の半導体装置の実施例を第3図によシ説明する。
S+基体1に通常の半導体プロセスにより・所定の拡散
抵抗12.13.14が形成される。同時ニ、第一パッ
シベーションでアル5I02−PEG 2が形成され・
コンタクト孔が明けられAt電極3が配線される。その
後、平行平板電極型のプラズマCVD装置を用いて、第
二パッシベーションとしてまず、81H4(20fb 
) 8mt/”” * N z O80”Z/ ”” 
* He 105 ”Z/ ””の混合ガスを基板温度
320′c−高周波出力300w、圧力0.2’l”o
rr、電極間隔40m+の反応条件でプラズマシリカ膜
19’に2.3μm形成した。
(堆積速度は150.4/m1n) ツづいて、5jH
a(20* )10 mZ/ m’ n+ N2016
0 mL/ m’”+N H350m 77m t n
の混合ガスでプラズマオキシナイトライド膜20を上述
と同じ反応条件で0.2μm形成した(堆積速度は20
0 A / rrunである)0さらに、SiH4(2
0%)127tllt/min 。
NHs 65mt/min 、 N242 mt/mi
n o混合ガスで、上述と同じ反応条件でプラズマシリ
コンナイトライド膜21t−1,5μm形成した(堆積
速度は200 A/ mtnである)。以下・スルーホ
ールを形成したあと、ダイシングにより、チップ化され
、プラスチック封止によシ組み立てた。
これらを高温高湿試験で信頼性を調べたところ1000
時間経過しても・高温リーク電流の増大する半導体装置
は現われなかった。
従来例の場合・前述の第1図、第2図で説明したように
、グラスチック封止することにより、第二パッシベーシ
ョン膜が水分に弱いという欠点がある。この実施例では
、まず、第一層目のシリカ膜は段差被覆性がよく、膜厚
を厚くできるので。
第三層目のシリコンナイトライド膜厚が少なくてすむよ
うに膜厚を厚く形成しておく・第二層目は遷移層として
シリコンオキシナイトライド膜で水分のブロックとシリ
カ膜とシリコンナイトライド膜のヤング率の差を小さく
し、プラスチック封止した時のストレス緩和の役目とし
て形成する。第三層目は、水分のブロックとして、シリ
コンナイトライド膜を形成する。
〈実施例2〉 実施例1と同様に、第二パッシベーションの第一層目に
プラズマによるシリカ膜を2μm形成し、その後同−装
置内でSiH4,NsO,NHs * Nsとそれぞれ
のガス量を順次変化させ・第二層目から第三層目に至る
遷移層の膜質を変えながら・最終的には、シリコンナイ
トライド膜となるよう。
トータル膜厚4μmを形成した。その後、実施例1と同
様に・プラスチック封止した。その後の信頼性試験では
、実施例1と同様の結果が得られた。
本発明者等の実験によれば、前述の実施例のように・シ
リカ膜とシリコンナイトライド膜の中間に、酸素と窒素
の入った遷移層の8iONfllを介在させることによ
り、従来技術では、信頼性のなかったプラスチック封止
金・高信頼性に改善できることが確認できた。
なお本実施例では、プラズマCVD装置による方法によ
ったが、その他、光CVD装置、スパッタリング装置等
で形成しても同じ性質の第二パッシベーション膜が形成
される。
なお・図中12は拡散抵抗である。
〔発明の効果〕
本発明によれば、膜厚を厚くでき2段差被覆性もよく・
ストレスによるクラックが入らず、水分に対してブロッ
クすることができる構造であり。
安価で、プラスチック封止しても高信頼性の半導体装置
が得られる。
【図面の簡単な説明】
第1図及び第2図は従来の半導体装置の断面図、第3図
は本発明の半導体装置の断面図である。 12.13.14・・・拡散抵抗、19・・・シリカ膜
。 2°0、ト・・シリコンオキシナイトライド膜・21°
°°シリコンナイトライド膜。 第1頁の続き O発明者 菅 原 良 孝 日立市幸町3丁目所内

Claims (1)

  1. 【特許請求の範囲】 1、Sj基体に、第一パッシベーション膜及ヒ電極を設
    けた半導体装置上に2第二パツシベーシヨン膜を設けた
    半導体装置において。 前記・第一パッシベーション膜及び前記電極に接した部
    分はシリカ膜であり、前記部分上に積層した膜は、シリ
    コンオキシナイトライド層を介在させたシリコンナイト
    ライド膜であることを特徴とする半導体装置。 λ 特許請求の範囲第1項において・前記シリコンオキ
    シナイトライド層は・酸素と窒素の比を連続的に変えな
    がら形成することを特徴とする半導体装置。 3、特許請求の範囲第1項において・前記シリカ・前記
    シリコンオキシナイトライド、前記シリコンナイトライ
    ドは低温で形成できるCVDによシ・形成することを特
    徴とする半導体装置。 4、特許請求の範囲第1項において・前記シリカ・前記
    シリコンオキシナイトライド・前記シリコンナイトライ
    ドは・同−CVD装置内で連続的に形成することt−特
    徴とする半導体装置。 5、%許請求の範囲第3項において・前記CVD装置は
    プラズマCVD装置であることを特徴とする半導体装置
JP59078506A 1984-04-20 1984-04-20 半導体装置 Pending JPS60224231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59078506A JPS60224231A (ja) 1984-04-20 1984-04-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59078506A JPS60224231A (ja) 1984-04-20 1984-04-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS60224231A true JPS60224231A (ja) 1985-11-08

Family

ID=13663829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59078506A Pending JPS60224231A (ja) 1984-04-20 1984-04-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS60224231A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62287627A (ja) * 1986-06-05 1987-12-14 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6325932A (ja) * 1986-07-17 1988-02-03 Nec Corp 樹脂封止型半導体装置
JPS63244651A (ja) * 1987-03-30 1988-10-12 Nec Corp 半導体装置
JPS6449234A (en) * 1987-08-20 1989-02-23 Nec Corp Semiconductor device
JPH02135759A (ja) * 1988-09-30 1990-05-24 Samsung Electron Co Ltd 半導体装置およびその製造方法
JPH07201848A (ja) * 1993-11-30 1995-08-04 Sgs Thomson Microelettronica Spa 集積回路不活性化のための自己平面化方法
KR100716904B1 (ko) 2005-12-28 2007-05-10 동부일렉트로닉스 주식회사 반도체 장치의 보호막 및 그 제조 방법
EP2107603A1 (en) 2008-03-31 2009-10-07 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the semiconductor device
EP2107605A1 (en) * 2008-03-31 2009-10-07 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62287627A (ja) * 1986-06-05 1987-12-14 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6325932A (ja) * 1986-07-17 1988-02-03 Nec Corp 樹脂封止型半導体装置
JPS63244651A (ja) * 1987-03-30 1988-10-12 Nec Corp 半導体装置
JPS6449234A (en) * 1987-08-20 1989-02-23 Nec Corp Semiconductor device
JPH02135759A (ja) * 1988-09-30 1990-05-24 Samsung Electron Co Ltd 半導体装置およびその製造方法
JPH07201848A (ja) * 1993-11-30 1995-08-04 Sgs Thomson Microelettronica Spa 集積回路不活性化のための自己平面化方法
KR100716904B1 (ko) 2005-12-28 2007-05-10 동부일렉트로닉스 주식회사 반도체 장치의 보호막 및 그 제조 방법
EP2107603A1 (en) 2008-03-31 2009-10-07 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the semiconductor device
EP2107605A1 (en) * 2008-03-31 2009-10-07 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the semiconductor device
US7728389B2 (en) 2008-03-31 2010-06-01 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the semiconductor device
US7977166B2 (en) 2008-03-31 2011-07-12 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method for the semiconductor device

Similar Documents

Publication Publication Date Title
US4097889A (en) Combination glass/low temperature deposited Siw Nx Hy O.sub.z
US4091407A (en) Combination glass/low temperature deposited Siw Nx Hy O.sub.z
KR940008373B1 (ko) 반도체 장치의 제조방법
US6017614A (en) Plasma-enhanced chemical vapor deposited SIO2 /SI3 N4 multilayer passivation layer for semiconductor applications
US4091406A (en) Combination glass/low temperature deposited Siw Nx Hy O.sub.z
KR20000053368A (ko) 구리에 대한 점착성의 개선 방법
JPS60224231A (ja) 半導体装置
JPH046835A (ja) 化合物半導体装置
JPH0219625B2 (ja)
JPH0555199A (ja) 半導体装置
JPH01304735A (ja) 半導体装置の保護膜形成方法
JP3033376B2 (ja) 半導体装置の製造方法
JPH02218131A (ja) 半導体装置およびその製造方法
JPS61237448A (ja) 半導体装置の製造方法
RU1396862C (ru) Способ получения структуры полупроводниковых приборов
JPH05234991A (ja) 半導体装置
KR910000793B1 (ko) 반도체 장치의 보호막 형성방법
JPH0419707B2 (ja)
JPH0513584A (ja) 半導体装置およびその製造方法
JPS63160365A (ja) 半導体装置用絶縁基板
JPH01107547A (ja) 化合物半導体基板
JPS5972142A (ja) 半導体装置の製造方法
JPS58122738A (ja) 半導体装置
JPS63220527A (ja) 半導体集積回路装置
Kern et al. Combination glass/low temperature deposited Si w N x H y O z