JPH046835A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPH046835A JPH046835A JP10962790A JP10962790A JPH046835A JP H046835 A JPH046835 A JP H046835A JP 10962790 A JP10962790 A JP 10962790A JP 10962790 A JP10962790 A JP 10962790A JP H046835 A JPH046835 A JP H046835A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- compound semiconductor
- ratio
- hydrogen content
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 150000001875 compounds Chemical class 0.000 title claims abstract description 22
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 35
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 21
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000001257 hydrogen Substances 0.000 claims abstract description 19
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims abstract description 18
- 239000000203 mixture Substances 0.000 claims abstract description 17
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 6
- 239000002994 raw material Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 4
- 239000007789 gas Substances 0.000 abstract description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 230000007547 defect Effects 0.000 description 9
- 230000005669 field effect Effects 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は化合物半導体装置に関する。
一般的に言って、半導体デバイスの品質についての要求
は厳しいものがある。例えばＧａＡｓ基板上に作製され
る電界効果トランジスタについても、電気的特性を安定
させて信頼性を向上させることが厳しく要求されている
。このような品質上の要求に応えるために、上記電界効
果トランジスタの場合、その表面に、保護膜としてプラ
ズマＣＶＤ法によって形成した均一な組成のシリコン窒
化膜（ＳｉＮｘ膜）を設けている。なお、プラズマＣＶ
Ｄ法によって膜形成する理由は、高温下ではＧａＡｓ基
板自体が分解または変成してしまうので、低温で膜形成
できるプロセスを採用しなければならないからである。 また、ＧａＡｓ基板の安定な酸化膜が存在しないからで
ある。
は厳しいものがある。例えばＧａＡｓ基板上に作製され
る電界効果トランジスタについても、電気的特性を安定
させて信頼性を向上させることが厳しく要求されている
。このような品質上の要求に応えるために、上記電界効
果トランジスタの場合、その表面に、保護膜としてプラ
ズマＣＶＤ法によって形成した均一な組成のシリコン窒
化膜（ＳｉＮｘ膜）を設けている。なお、プラズマＣＶ
Ｄ法によって膜形成する理由は、高温下ではＧａＡｓ基
板自体が分解または変成してしまうので、低温で膜形成
できるプロセスを採用しなければならないからである。 また、ＧａＡｓ基板の安定な酸化膜が存在しないからで
ある。
しかしながら、上記電界効果トランジスタの保護膜とし
て単に均一な組成のシリコン窒化膜をプラズマＣＶＤ法
により形成するだけでは、ＧａＡｓ基板との密着性が良
く、膜の内部応力が小さく、耐湿性に優れ、しかもピン
ホール等の欠陥密度が小さいというような品質上の要求
をすべて同時に満足することは困難である。例えば、第
２図に示すように、（Ｓｉ／Ｎ）比が小さくかつ水素含
有量が大きい組成からなるシリコン窒化膜は、ＧａＡｓ
基板および電極との密着性に優れ、膜の内部応力が小さ
いけれども、耐湿性か劣り、ピンホール等の欠陥密度か
大きいという問題がある。一方、（Ｓｉ／Ｎ）比が大き
くかつ水素含有量が小さい組成からなるシリコン窒化膜
は、耐湿性に優れ、ピンホール等の欠陥密度か小さいけ
れども、ＧａＡｓ基板および電極との密着性が劣り、膜
の内部応力か大きいという問題がある。 そこで、この発明の目的は、上に述べた品質上の要求を
すべて同時に満足できる保護膜を設けて品質を向上させ
た化合物半導体装置を提供することにある。
て単に均一な組成のシリコン窒化膜をプラズマＣＶＤ法
により形成するだけでは、ＧａＡｓ基板との密着性が良
く、膜の内部応力が小さく、耐湿性に優れ、しかもピン
ホール等の欠陥密度が小さいというような品質上の要求
をすべて同時に満足することは困難である。例えば、第
２図に示すように、（Ｓｉ／Ｎ）比が小さくかつ水素含
有量が大きい組成からなるシリコン窒化膜は、ＧａＡｓ
基板および電極との密着性に優れ、膜の内部応力が小さ
いけれども、耐湿性か劣り、ピンホール等の欠陥密度か
大きいという問題がある。一方、（Ｓｉ／Ｎ）比が大き
くかつ水素含有量が小さい組成からなるシリコン窒化膜
は、耐湿性に優れ、ピンホール等の欠陥密度か小さいけ
れども、ＧａＡｓ基板および電極との密着性が劣り、膜
の内部応力か大きいという問題がある。 そこで、この発明の目的は、上に述べた品質上の要求を
すべて同時に満足できる保護膜を設けて品質を向上させ
た化合物半導体装置を提供することにある。
上記目的を達成するために、この発明は、化合物半導体
基板上に、プラズマＣＶＤ法により形成された保護膜を
有する化合物半導体装置において、上記保護膜は、上記
化合物半導体基板側に設けられ、（Ｓｉ／Ｎ）比が小さ
くかつ水素含有量が太きい組成からなる第１のシリコン
窒化膜と、この第１のシリコン窒化膜上に設（すられ、
（Ｓｉ／Ｎ）比か大きくかつ水素含有量か小さい組成か
らなる第２のシリコン窒化膜とからなることを特徴とし
ている。
基板上に、プラズマＣＶＤ法により形成された保護膜を
有する化合物半導体装置において、上記保護膜は、上記
化合物半導体基板側に設けられ、（Ｓｉ／Ｎ）比が小さ
くかつ水素含有量が太きい組成からなる第１のシリコン
窒化膜と、この第１のシリコン窒化膜上に設（すられ、
（Ｓｉ／Ｎ）比か大きくかつ水素含有量か小さい組成か
らなる第２のシリコン窒化膜とからなることを特徴とし
ている。
第１のノリコン窒化膜は、（Ｓｉ／Ｎ）比か小さくかつ
水素含有量が大きい組成からなるので、化合物半導体基
板、上記基板上に形成された電極およびＧａＡｓ、Ａ（
ＧａＡｓ等の化合物半導体層との密着性が良く、しかも
膜の内部応力が小さい。膜の内部応力が小さい場合、後
の工程でクラックが生ずるのが防止される。一方、第２
のシリコン膜は、（Ｓｉ／Ｎ）比が大きくかつ水素含有
量が小さいので、耐湿性に優れ、ピンホール等の欠陥密
度が小さい。したがって、上記この第１のシリコン窒化
膜の耐湿性が劣りピンホール等の欠陥密度が大きいとい
う欠点は、上記第２のシリコン窒化膜によって補われる
。したかって、第１．第２のシリコン窒化膜によって、
品質上の要求をすべて同時に満足できる保護膜か構成さ
れる。この保護膜を設けることにより、品質を向上させ
た化合物半導体装置か提供される。 なお、上記第１．第２のノリコン窒化膜は、プラズマＣ
ＶＤ法により、原料カスとしてＳｉＨ，およびＮＨ３を
使用し、これらの原料カス流量、温度圧力および電力の
条件を制御することによって形成できる。
水素含有量が大きい組成からなるので、化合物半導体基
板、上記基板上に形成された電極およびＧａＡｓ、Ａ（
ＧａＡｓ等の化合物半導体層との密着性が良く、しかも
膜の内部応力が小さい。膜の内部応力が小さい場合、後
の工程でクラックが生ずるのが防止される。一方、第２
のシリコン膜は、（Ｓｉ／Ｎ）比が大きくかつ水素含有
量が小さいので、耐湿性に優れ、ピンホール等の欠陥密
度が小さい。したがって、上記この第１のシリコン窒化
膜の耐湿性が劣りピンホール等の欠陥密度が大きいとい
う欠点は、上記第２のシリコン窒化膜によって補われる
。したかって、第１．第２のシリコン窒化膜によって、
品質上の要求をすべて同時に満足できる保護膜か構成さ
れる。この保護膜を設けることにより、品質を向上させ
た化合物半導体装置か提供される。 なお、上記第１．第２のノリコン窒化膜は、プラズマＣ
ＶＤ法により、原料カスとしてＳｉＨ，およびＮＨ３を
使用し、これらの原料カス流量、温度圧力および電力の
条件を制御することによって形成できる。
以下、この発明の化合物半導体装置を実施例により詳細
に説明する。 第１図はこの発明の一実施例の電界効果トランジスタを
示している。この電界効果トランジスタは、ＧａＡｓ基
板１上に、ＧａＡｓを材料とし、いわゆるリセス構造を
なす能動部２を形成した後、この能動部２の上にゲート
電極３．ドルイン電極４およびソース電極５を形成して
いる。さらに、この上に保護膜として、プラズマＣＶＤ
法により、（Ｓｉ／Ｎ）比が小さくかつ水素含有量か大
きい組成からなる第１のシリコン窒化膜６と、（Ｓｉ／
Ｎ）比が大きくかつ水素含有量か小さい組成からなる第
２のノリコン窒化膜７とを形成している。なお、上記第
１１第２のノリコン窒化膜６．７は、原料カスとしてＳ
＋ Ｈ４およびＮ Ｈ３を使用し、これらの原料ガス
流量、温度、圧力および電力の条件を制御して、目的の
（Ｓｉ／Ｎ）比および水素含有量となるように形成して
いる。 第１のシリコン窒化膜６は、（Ｓｉ／Ｎ）比か小さくか
つ水素含有量が大きい組成からなるので、第２図に示し
たように、各電極３，４．５および上記基板１上に形成
されたＧａＡｓからなる能動部２との密着性が良く、し
かも膜の内部応力か小さい。 膜の内部応力が小さい場合、後の工程でクラックが生ず
るのを防止することかできる。一方、第２のシリコン膜
７は、（Ｓｉ／Ｎ）比が大きくかつ水素含有量が小さい
ので、耐湿性に優れ、ピンホール等の欠陥密度が小さい
。したがって、上記第１のシリコン窒化膜６の耐湿性が
劣りピンホール等の欠陥密度が大きいという欠点は、こ
の第２のシリコン窒化膜７によって補われる。なお、第
１のシリコン窒化膜と第２のシリコン窒化膜とは同種で
あるので、相互の密着性はよい。したかって、第１．第
２のシリコン窒化膜６．７によって、品質上の要求をす
べて同時に満足できる保護膜を構成できる。これにより
、この電界効果トランジスタの品質を向上させることが
できる。 なお、この実施例は、ＧａＡｓ基板を用いた電界効果ト
ランジスタに保護膜を設けたが、他の種類の基板を用い
、他の種類のデバイスに上記保護膜を設けた場合であっ
ても、同様に品質を向上させることができる。
に説明する。 第１図はこの発明の一実施例の電界効果トランジスタを
示している。この電界効果トランジスタは、ＧａＡｓ基
板１上に、ＧａＡｓを材料とし、いわゆるリセス構造を
なす能動部２を形成した後、この能動部２の上にゲート
電極３．ドルイン電極４およびソース電極５を形成して
いる。さらに、この上に保護膜として、プラズマＣＶＤ
法により、（Ｓｉ／Ｎ）比が小さくかつ水素含有量か大
きい組成からなる第１のシリコン窒化膜６と、（Ｓｉ／
Ｎ）比が大きくかつ水素含有量か小さい組成からなる第
２のノリコン窒化膜７とを形成している。なお、上記第
１１第２のノリコン窒化膜６．７は、原料カスとしてＳ
＋ Ｈ４およびＮ Ｈ３を使用し、これらの原料ガス
流量、温度、圧力および電力の条件を制御して、目的の
（Ｓｉ／Ｎ）比および水素含有量となるように形成して
いる。 第１のシリコン窒化膜６は、（Ｓｉ／Ｎ）比か小さくか
つ水素含有量が大きい組成からなるので、第２図に示し
たように、各電極３，４．５および上記基板１上に形成
されたＧａＡｓからなる能動部２との密着性が良く、し
かも膜の内部応力か小さい。 膜の内部応力が小さい場合、後の工程でクラックが生ず
るのを防止することかできる。一方、第２のシリコン膜
７は、（Ｓｉ／Ｎ）比が大きくかつ水素含有量が小さい
ので、耐湿性に優れ、ピンホール等の欠陥密度が小さい
。したがって、上記第１のシリコン窒化膜６の耐湿性が
劣りピンホール等の欠陥密度が大きいという欠点は、こ
の第２のシリコン窒化膜７によって補われる。なお、第
１のシリコン窒化膜と第２のシリコン窒化膜とは同種で
あるので、相互の密着性はよい。したかって、第１．第
２のシリコン窒化膜６．７によって、品質上の要求をす
べて同時に満足できる保護膜を構成できる。これにより
、この電界効果トランジスタの品質を向上させることが
できる。 なお、この実施例は、ＧａＡｓ基板を用いた電界効果ト
ランジスタに保護膜を設けたが、他の種類の基板を用い
、他の種類のデバイスに上記保護膜を設けた場合であっ
ても、同様に品質を向上させることができる。
以上より明らかなように、この発明の化合物半導体装置
は、化合物半導体基板上に形成されたデバイスに、上記
化合物半導体基板側に設けられ、（Ｓｉ／Ｎ）比が小さ
くかつ水素含有量が大きい組成からなる第１のシリコン
窒化膜と、この第１のシリコン窒化膜上に設けられ、（
Ｓｉ／Ｎ）比が大きくかつ水素含有量か小さい組成から
なる第２のシリコン窒化膜とからなる保護膜を設けてい
るので、化合物半導体を密着性か良くかつ内部応力の小
さい第１のシリコン窒化膜で覆って保護でき、さらに、
第１のシリコン窒化膜の耐湿性が劣りピンホール等の欠
陥密度が多いという欠点は、その上に形成された耐湿性
に優れ欠陥密度の少ない第２のシリコン窒化膜で補うこ
とができ、したがって、上記デバイスの品質を向上させ
ることかできる。
は、化合物半導体基板上に形成されたデバイスに、上記
化合物半導体基板側に設けられ、（Ｓｉ／Ｎ）比が小さ
くかつ水素含有量が大きい組成からなる第１のシリコン
窒化膜と、この第１のシリコン窒化膜上に設けられ、（
Ｓｉ／Ｎ）比が大きくかつ水素含有量か小さい組成から
なる第２のシリコン窒化膜とからなる保護膜を設けてい
るので、化合物半導体を密着性か良くかつ内部応力の小
さい第１のシリコン窒化膜で覆って保護でき、さらに、
第１のシリコン窒化膜の耐湿性が劣りピンホール等の欠
陥密度が多いという欠点は、その上に形成された耐湿性
に優れ欠陥密度の少ない第２のシリコン窒化膜で補うこ
とができ、したがって、上記デバイスの品質を向上させ
ることかできる。
第１図はこの発明の化合物半導体装置の一実施例の電界
効果トランジスタを示す断面図、第２図は互いに異なる
組成からなるシリコン窒化膜の性質を示す図である。 ｌ・・・ＧａＡｓ基板、２・・・能動部、３・・・ゲー
ト電極、４・・・ドレイン電極、５・・ソース電極、６
・・・第１のシリコン窒化膜、 ７・・第２のシリコン窒化膜。
効果トランジスタを示す断面図、第２図は互いに異なる
組成からなるシリコン窒化膜の性質を示す図である。 ｌ・・・ＧａＡｓ基板、２・・・能動部、３・・・ゲー
ト電極、４・・・ドレイン電極、５・・ソース電極、６
・・・第１のシリコン窒化膜、 ７・・第２のシリコン窒化膜。
Claims (1)
- （１）化合物半導体基板上に、プラズマＣＶＤ法により
形成された保護膜を有する化合物半導体装置において、 上記保護膜は、上記化合物半導体基板側に設けられ、（
Ｓｉ／Ｎ）比が小さくかつ水素含有量が大きい組成から
なる第１のシリコン窒化膜と、この第１のシリコン窒化
膜上に設けられ、（Ｓｉ／Ｎ）比が大きくかつ水素含有
量が小さい組成からなる第２のシリコン窒化膜とからな
ることを特徴とする化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10962790A JPH046835A (ja) | 1990-04-24 | 1990-04-24 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10962790A JPH046835A (ja) | 1990-04-24 | 1990-04-24 | 化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH046835A true JPH046835A (ja) | 1992-01-10 |
Family
ID=14515080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10962790A Pending JPH046835A (ja) | 1990-04-24 | 1990-04-24 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH046835A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930022542A (ko) * | 1992-04-08 | 1993-11-24 | 사또오 후미오 | 반도체 장치 |
| JPH09102494A (ja) * | 1995-10-09 | 1997-04-15 | Toshiba Corp | 半導体装置の保護膜およびその形成方法 |
| US6420777B2 (en) * | 1998-02-26 | 2002-07-16 | International Business Machines Corporation | Dual layer etch stop barrier |
| WO2007091301A1 (ja) | 2006-02-07 | 2007-08-16 | Fujitsu Limited | 半導体装置とその製造方法 |
| JP2007311464A (ja) * | 2006-05-17 | 2007-11-29 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2008205392A (ja) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2008219054A (ja) * | 2008-06-16 | 2008-09-18 | Fujitsu Ltd | 化合物半導体装置 |
| JP2008544578A (ja) * | 2005-06-29 | 2008-12-04 | クリー， インコーポレイティッド | 水素のないスパッタされた窒化物を用いた、広いバンドギャップに基づいた半導体デバイスの不動態化 |
| JP2012169545A (ja) * | 2011-02-16 | 2012-09-06 | Fujitsu Ltd | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 |
| JP2012256923A (ja) * | 2012-08-09 | 2012-12-27 | Fujitsu Ltd | 化合物半導体装置 |
| US8614461B2 (en) | 2003-01-15 | 2013-12-24 | Fujitsu Limited | Compound semiconductor device |
-
1990
- 1990-04-24 JP JP10962790A patent/JPH046835A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930022542A (ko) * | 1992-04-08 | 1993-11-24 | 사또오 후미오 | 반도체 장치 |
| JPH09102494A (ja) * | 1995-10-09 | 1997-04-15 | Toshiba Corp | 半導体装置の保護膜およびその形成方法 |
| US6420777B2 (en) * | 1998-02-26 | 2002-07-16 | International Business Machines Corporation | Dual layer etch stop barrier |
| US9147761B2 (en) | 2003-01-15 | 2015-09-29 | Fujitsu Limited | Compound semiconductor device |
| US8901610B2 (en) | 2003-01-15 | 2014-12-02 | Fujitsu Limited | Compound semiconductor device |
| US8658482B2 (en) | 2003-01-15 | 2014-02-25 | Fujitsu Limited | Compound semiconductor device and method for fabricating the same |
| US8614461B2 (en) | 2003-01-15 | 2013-12-24 | Fujitsu Limited | Compound semiconductor device |
| JP2008544578A (ja) * | 2005-06-29 | 2008-12-04 | クリー， インコーポレイティッド | 水素のないスパッタされた窒化物を用いた、広いバンドギャップに基づいた半導体デバイスの不動態化 |
| US8399361B2 (en) | 2006-02-07 | 2013-03-19 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| EP2325871A2 (en) | 2006-02-07 | 2011-05-25 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| EP2325871A3 (en) * | 2006-02-07 | 2011-07-13 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| US8163653B2 (en) | 2006-02-07 | 2012-04-24 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| US8227838B2 (en) | 2006-02-07 | 2012-07-24 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| WO2007091301A1 (ja) | 2006-02-07 | 2007-08-16 | Fujitsu Limited | 半導体装置とその製造方法 |
| US7960763B2 (en) | 2006-02-07 | 2011-06-14 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| JP2007311464A (ja) * | 2006-05-17 | 2007-11-29 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| US8587092B2 (en) | 2007-02-22 | 2013-11-19 | Fujitsu Limited | Semiconductor device and manufacturing method of the same |
| JP2008205392A (ja) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US8980768B2 (en) | 2007-02-22 | 2015-03-17 | Fujitsu Limited | Semiconductor device and manufacturing method of the same |
| JP2008219054A (ja) * | 2008-06-16 | 2008-09-18 | Fujitsu Ltd | 化合物半導体装置 |
| JP2012169545A (ja) * | 2011-02-16 | 2012-09-06 | Fujitsu Ltd | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 |
| US9324808B2 (en) | 2011-02-16 | 2016-04-26 | Fujitsu Limited | Semiconductor device, power-supply unit, amplifier and method of manufacturing semiconductor device |
| JP2012256923A (ja) * | 2012-08-09 | 2012-12-27 | Fujitsu Ltd | 化合物半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2004112104A3 (en) | Low temperature process for tft fabrication | |
| JPH046835A (ja) | 化合物半導体装置 | |
| US6639279B1 (en) | Semiconductor transistor having interface layer between semiconductor and insulating layers | |
| JPS63308384A (ja) | 薄膜トランジスタ | |
| KR0161735B1 (ko) | 반도체 소자의 제조방법 | |
| JPH01283872A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH03205830A (ja) | 半導体装置及び多結晶ゲルマニウムの製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JPS62172732A (ja) | 半導体装置の製法 | |
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| RU2694160C1 (ru) | Способ изготовления полупроводникового прибора | |
| JPS61139067A (ja) | 半導体装置 | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS63228757A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06260649A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03263323A (ja) | プラズマｃｖｄ窒化珪素膜の形成方法 | |
| JPH1032334A (ja) | ゲート電極及びその形成方法 | |
| JPH0637113A (ja) | 半導体装置の製造方法 | |
| JPH07249772A (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
| JPS63161625A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62115868A (ja) | 半導体装置の製造方法 | |
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS61208876A (ja) | 薄膜トランジスタ | |
| JPH06291317A (ja) | 薄膜トランジスタ | |
| JPS60263437A (ja) | 薄膜トランジスタの製造方法 |