JPH07201848A - 集積回路不活性化のための自己平面化方法 - Google Patents
集積回路不活性化のための自己平面化方法Info
- Publication number
- JPH07201848A JPH07201848A JP6297647A JP29764794A JPH07201848A JP H07201848 A JPH07201848 A JP H07201848A JP 6297647 A JP6297647 A JP 6297647A JP 29764794 A JP29764794 A JP 29764794A JP H07201848 A JPH07201848 A JP H07201848A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric material
- self
- silicon oxide
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 工程の煩雑さの程度を低減し，しかもなお優
れた信頼性を提供することができ，さらに，この方法に
より構成されるデバイスのコストを低減する。 【構成】 シリコン・オキシド窒化物を用いた不活性化
法において，その層を形成する前に，回路構造を少なく
とも誘電性物質の第１の層８により覆い，その上部に誘
電性物質による第２の層９を重ねる。これらの層８，９
は，最上部表面を平面化できるだけの厚みを有してい
る。加えて，基底形状が同じ誘電層を形成することによ
って平面化されることを特徴とするオキシド窒化物を用
いない不活性化方法と共に用いることもできる。
れた信頼性を提供することができ，さらに，この方法に
より構成されるデバイスのコストを低減する。 【構成】 シリコン・オキシド窒化物を用いた不活性化
法において，その層を形成する前に，回路構造を少なく
とも誘電性物質の第１の層８により覆い，その上部に誘
電性物質による第２の層９を重ねる。これらの層８，９
は，最上部表面を平面化できるだけの厚みを有してい
る。加えて，基底形状が同じ誘電層を形成することによ
って平面化されることを特徴とするオキシド窒化物を用
いない不活性化方法と共に用いることもできる。
Description
【０００１】
【産業上の利用分野】本発明は，モノリシック集積回路
の製造における平面化誘導ソフトウェアを形成するため
のプロセスに関し，特に，シリコン・オキシド窒化物の
層を，集積回路の不活性化のために用いる方法に関する
ものである。
の製造における平面化誘導ソフトウェアを形成するため
のプロセスに関し，特に，シリコン・オキシド窒化物の
層を，集積回路の不活性化のために用いる方法に関する
ものである。
【０００２】
【従来技術】伝導層間に金属間不活性化層として重ねら
れるか，あるいは最後の金属化層上に最終不活性化被覆
として設けられる誘導性物質層が，電気的絶縁およびそ
の集積回路の基盤構造の汚染（不純物や湿度）および衝
撃から集積回路を保護する二重の機能を果たしているこ
とは良く知られている。
れるか，あるいは最後の金属化層上に最終不活性化被覆
として設けられる誘導性物質層が，電気的絶縁およびそ
の集積回路の基盤構造の汚染（不純物や湿度）および衝
撃から集積回路を保護する二重の機能を果たしているこ
とは良く知られている。
【０００３】経済的に，より好ましいという理由から，
集積回路をプラスチック・パッケージ内において組み立
てるのは，この技術領域における通常の方法である。ほ
とんどのＥＰＲＯＭ（消去可能プログラム可能ＲＯＭ）
揮発性記憶デバイスは，ＯＴＰ（ワン・タイム・プログ
ラム可能）ＥＰＲＯＭ，または，電気的に消去可能なも
の（ＥＥＰＲＯＭ，フラッシュＥＥＰＲＯＭ）のいずれ
であるかを問わず，プラスチック素材内にカプセル化さ
れる。
集積回路をプラスチック・パッケージ内において組み立
てるのは，この技術領域における通常の方法である。ほ
とんどのＥＰＲＯＭ（消去可能プログラム可能ＲＯＭ）
揮発性記憶デバイスは，ＯＴＰ（ワン・タイム・プログ
ラム可能）ＥＰＲＯＭ，または，電気的に消去可能なも
の（ＥＥＰＲＯＭ，フラッシュＥＥＰＲＯＭ）のいずれ
であるかを問わず，プラスチック素材内にカプセル化さ
れる。
【０００４】これらのデバイスは，十分な保護性能を提
供するセラミック性パッケージ内において組み立てられ
る製品より，外部ソースからの水分や汚染に対してより
高い抵抗性を提供することが必要になる。実際，プラス
チック素材は多孔性で，不純物や水分の影響を受けやす
い。加えて，パッケージを構成する樹脂への加熱と，そ
の後の冷却，そして，そこからの水分の除去を含む回路
組み立てプロセスは，回路内への水分の侵入を伴いがち
である。誘電導層と接触するいずれの水分もそれらを腐
食させるか，あるいは，少なくとも集積回路の機能を不
安定にさせ，その安定的な動作を阻害する可能性があ
る。
供するセラミック性パッケージ内において組み立てられ
る製品より，外部ソースからの水分や汚染に対してより
高い抵抗性を提供することが必要になる。実際，プラス
チック素材は多孔性で，不純物や水分の影響を受けやす
い。加えて，パッケージを構成する樹脂への加熱と，そ
の後の冷却，そして，そこからの水分の除去を含む回路
組み立てプロセスは，回路内への水分の侵入を伴いがち
である。誘電導層と接触するいずれの水分もそれらを腐
食させるか，あるいは，少なくとも集積回路の機能を不
安定にさせ，その安定的な動作を阻害する可能性があ
る。
【０００５】当業者において周知のように，このような
問題から集積回路を保護するのに最も適した素材は，シ
リコン・オキシド窒化物（ＳｉｘＯｙＮｚ）で，種々の
成分がいろいろな割合で含まれており，極端な場合，窒
化シリコン（Ｓｉ３Ｎ４）になる。
問題から集積回路を保護するのに最も適した素材は，シ
リコン・オキシド窒化物（ＳｉｘＯｙＮｚ）で，種々の
成分がいろいろな割合で含まれており，極端な場合，窒
化シリコン（Ｓｉ３Ｎ４）になる。
【０００６】オキシド窒化物は，すぐれた不透過性を有
しており，しかも，紫外線透過率が高いので，紫外線消
去可能記憶デバイスのために用いることができる。した
がって，最終的な不活性化層には，それが通常用いられ
ている。
しており，しかも，紫外線透過率が高いので，紫外線消
去可能記憶デバイスのために用いることができる。した
がって，最終的な不活性化層には，それが通常用いられ
ている。
【０００７】一方，薄膜形態のオキシド窒化物は，ステ
ップ・カバリッジの貧弱さ，すなわち，いわゆる段付き
表面上に滑らかに広がってその下の構造と一致したパタ
ーンを保持する能力が低いという特徴を有している。し
たがって，回路の形状的に最も脆弱で，その厚みに不均
一な箇所が生じやすい部分で破損する傾向がある。こう
した破損は，さらに，回路をホルダーに搭載するための
加工が行われるチップの切削プロセス中に起きるよう
な，外部の力による引っ張り力によって，さらに強調さ
れる場合もある。層が切断されたり，それが保護すべき
回路構造から引き離されたりする，どの箇所において
も，構造内に水分を受け入れてしまう傾向があり，それ
によって不活性化の品質を著しく阻害してしまう恐れが
ある。
ップ・カバリッジの貧弱さ，すなわち，いわゆる段付き
表面上に滑らかに広がってその下の構造と一致したパタ
ーンを保持する能力が低いという特徴を有している。し
たがって，回路の形状的に最も脆弱で，その厚みに不均
一な箇所が生じやすい部分で破損する傾向がある。こう
した破損は，さらに，回路をホルダーに搭載するための
加工が行われるチップの切削プロセス中に起きるよう
な，外部の力による引っ張り力によって，さらに強調さ
れる場合もある。層が切断されたり，それが保護すべき
回路構造から引き離されたりする，どの箇所において
も，構造内に水分を受け入れてしまう傾向があり，それ
によって不活性化の品質を著しく阻害してしまう恐れが
ある。
【０００８】当業者には周知のように，プラスチック・
パッケージ内において組み立てられたデバイスを良好に
不活性化するために，これまで，オキシド窒化物をＰＳ
Ｇ（燐シリコン・ガラス）と結びつけて，シリコン酸化
物を燐でドープする二層プロセス構造が，長い間用いら
れてきている。ＰＳＧは，主に，ナトリウムによる汚染
に対する優良なバリアを形成し，十分な不透過性を有し
ている。
パッケージ内において組み立てられたデバイスを良好に
不活性化するために，これまで，オキシド窒化物をＰＳ
Ｇ（燐シリコン・ガラス）と結びつけて，シリコン酸化
物を燐でドープする二層プロセス構造が，長い間用いら
れてきている。ＰＳＧは，主に，ナトリウムによる汚染
に対する優良なバリアを形成し，十分な不透過性を有し
ている。
【０００９】過去において，オキシド窒化物は絶縁され
るべき回路構造物上に直接的に配置され，そしてこの層
の上にＰＳＧを被覆している。後者（ＰＳＧ）は，その
保全性に対して悪影響を及ぼし，例えば，最終的なデバ
イスカプセル化のステップなどの際に発生する可能性の
ある引っ掻きなどに対して脆い性質を有するオキシド酸
化物を保護する機能を果たす。
るべき回路構造物上に直接的に配置され，そしてこの層
の上にＰＳＧを被覆している。後者（ＰＳＧ）は，その
保全性に対して悪影響を及ぼし，例えば，最終的なデバ
イスカプセル化のステップなどの際に発生する可能性の
ある引っ掻きなどに対して脆い性質を有するオキシド酸
化物を保護する機能を果たす。
【００１０】そうした構成に伴う重大な問題の１つは，
回路構造上に直接蒸着されたオキシド窒化物が，通常，
かなり不規則な表面を形成してしまう傾向があることで
ある。その結果，この傾向によりオキシド窒化物が最終
的には割れてしまうような弱い箇所を形成してしまうと
いう問題点があった。この問題点に起因してデバイスが
圧力ポット・テスト（ＰＰＴ）をパスできないというよ
うな結果を生じる。回路がますます小型化されていく現
在の傾向の下で，構造がさらに高密度化し，その結果，
金属化層の間隔がより少なくなったり，伝導レベルがよ
り多数になったりすると，この問題はさらに重大なもの
となる。また，こうした傾向は，脆弱な面積の拡大とい
う問題も伴う。
回路構造上に直接蒸着されたオキシド窒化物が，通常，
かなり不規則な表面を形成してしまう傾向があることで
ある。その結果，この傾向によりオキシド窒化物が最終
的には割れてしまうような弱い箇所を形成してしまうと
いう問題点があった。この問題点に起因してデバイスが
圧力ポット・テスト（ＰＰＴ）をパスできないというよ
うな結果を生じる。回路がますます小型化されていく現
在の傾向の下で，構造がさらに高密度化し，その結果，
金属化層の間隔がより少なくなったり，伝導レベルがよ
り多数になったりすると，この問題はさらに重大なもの
となる。また，こうした傾向は，脆弱な面積の拡大とい
う問題も伴う。
【００１１】蒸気圧下においてプラスチック・パッケー
ジ内にカプセル化されたＥＰＲＯＭ記憶素子の信頼性を
向上させるために，基層構造を覆い，シール・オフ（密
封）する不活性化層の能力を大幅に強化することが極め
て重要であることが実験的に示されており，こうした見
解は，“Improved EPROM moisture performance using
Spin-On Glass (SOG) for passivation planarizatio
n", IEEE/IRPS, 1989, pages 122-126”という記事で，
Ｉ．Ｓ．ＧａｅｔａおよびＫ．Ｊ．Ｗｕによって確認さ
れている。
ジ内にカプセル化されたＥＰＲＯＭ記憶素子の信頼性を
向上させるために，基層構造を覆い，シール・オフ（密
封）する不活性化層の能力を大幅に強化することが極め
て重要であることが実験的に示されており，こうした見
解は，“Improved EPROM moisture performance using
Spin-On Glass (SOG) for passivation planarizatio
n", IEEE/IRPS, 1989, pages 122-126”という記事で，
Ｉ．Ｓ．ＧａｅｔａおよびＫ．Ｊ．Ｗｕによって確認さ
れている。
【００１２】こうした方向における不活性化技術改良努
力は，主に，オキシド窒化物をできるだけ平面状にする
ことに狙いが置かれている。上記において引用した記事
に開示されているような先行技術においては，集積回路
の回路製造プロセスのいくつかのステップで平面化促進
剤（planarizer) として通常用いられる犠牲有機ポリマ
ー素材である樹脂，特に，ＳＯＧ（スピン−オン・グラ
ス）が平面化のために用いられている。こうした技術を
用いることにより，基底構造からの応力の影響を受けな
いことから，オキシド窒化物の破損する可能性のある箇
所を少なくすることができる。
力は，主に，オキシド窒化物をできるだけ平面状にする
ことに狙いが置かれている。上記において引用した記事
に開示されているような先行技術においては，集積回路
の回路製造プロセスのいくつかのステップで平面化促進
剤（planarizer) として通常用いられる犠牲有機ポリマ
ー素材である樹脂，特に，ＳＯＧ（スピン−オン・グラ
ス）が平面化のために用いられている。こうした技術を
用いることにより，基底構造からの応力の影響を受けな
いことから，オキシド窒化物の破損する可能性のある箇
所を少なくすることができる。
【００１３】こうしたことの結果として，カバリッジ
（被覆性）が大幅に向上した不活性化が可能になる。そ
れが用いられているデバイスは加湿テストでも優良な実
績を示している。
（被覆性）が大幅に向上した不活性化が可能になる。そ
れが用いられているデバイスは加湿テストでも優良な実
績を示している。
【００１４】
【発明が解決しようとする課題】しかしながら，上記に
述べたような方法を用いた場合，不活性化効率が向上す
る代わりに複雑さが増大し，製造コスト上不利になると
いう問題点があった。
述べたような方法を用いた場合，不活性化効率が向上す
る代わりに複雑さが増大し，製造コスト上不利になると
いう問題点があった。
【００１５】例えば，オキシド窒化物を用いた不活性化
の最も基本的なものを図３に示す。図において，オキシ
ド窒化物の層４は構造上に直接形成される。最上部層５
は通常ＰＳＧで構成されている。図１から判るように，
オキシド窒化物の層４は被覆性の悪さから金属化レベル
（点線部分６）の一番下の厚みが小さくなっている部分
で，上記したような問題を引き起こす。図において，１
は半導体物質，２および３は，絶縁されるべき集積構造
である。
の最も基本的なものを図３に示す。図において，オキシ
ド窒化物の層４は構造上に直接形成される。最上部層５
は通常ＰＳＧで構成されている。図１から判るように，
オキシド窒化物の層４は被覆性の悪さから金属化レベル
（点線部分６）の一番下の厚みが小さくなっている部分
で，上記したような問題を引き起こす。図において，１
は半導体物質，２および３は，絶縁されるべき集積構造
である。
【００１６】また，ＳＯＧ平面化が加えられた回路構造
の不活性化を図４に示し，各ステップのフローチャート
を図５に示す。この不活性化ステップは，まず最初に回
路構造上にオキシド窒化物層４′を直接形成することに
よって開始される（Ｓ１０）。次に，構造をＳＯＧ７に
よって被覆する（Ｓ１１）。層形成は基本的には液体状
態の物質を回路上に沈着させて，次に，公知の技術で，
回路を担持する素子を回転させて，それを均一に広げ
る。ＳＯＧ７は深い領域を満たし，その最上部表面を平
面化させる。その後に実行されるプラズマ・エッチング
・ステップ（Ｓ１２）により，直立した構造間の隙間を
満たすＳＯＧ残滓（図の７に示す）だけが残される。
の不活性化を図４に示し，各ステップのフローチャート
を図５に示す。この不活性化ステップは，まず最初に回
路構造上にオキシド窒化物層４′を直接形成することに
よって開始される（Ｓ１０）。次に，構造をＳＯＧ７に
よって被覆する（Ｓ１１）。層形成は基本的には液体状
態の物質を回路上に沈着させて，次に，公知の技術で，
回路を担持する素子を回転させて，それを均一に広げ
る。ＳＯＧ７は深い領域を満たし，その最上部表面を平
面化させる。その後に実行されるプラズマ・エッチング
・ステップ（Ｓ１２）により，直立した構造間の隙間を
満たすＳＯＧ残滓（図の７に示す）だけが残される。
【００１７】この物質は，次に，加熱によって硬化させ
ねばならない。平面化された形状の上に，オキシド窒化
物による第２の層４″を沈着させる場合もある（Ｓ１
３）。その後，ＰＳＧ７による保護のための仕上げ層５
を沈着させる（Ｓ１４）。そして，単層４′−４″を形
成するオキシド窒化物が平面化されると，不活性化中，
破損は起こらない。この技術は，有効であるが，この技
術はかなり多くの処理ステップによって構成されてお
り，処理工程が煩雑となるという問題点があった。
ねばならない。平面化された形状の上に，オキシド窒化
物による第２の層４″を沈着させる場合もある（Ｓ１
３）。その後，ＰＳＧ７による保護のための仕上げ層５
を沈着させる（Ｓ１４）。そして，単層４′−４″を形
成するオキシド窒化物が平面化されると，不活性化中，
破損は起こらない。この技術は，有効であるが，この技
術はかなり多くの処理ステップによって構成されてお
り，処理工程が煩雑となるという問題点があった。
【００１８】本発明は，上記に鑑みてなされたものであ
って，特に，プラスチック・パッケージ化回路，さらに
具体的には，その不活性化によってオキシド窒化物層が
形成される集積回路において，処理工程の煩雑さの程度
を低減し，しかもなお優れた信頼性を提供することがで
きる集積回路不活性化のための自己平面化方法を得るこ
とを第１の目的とする。
って，特に，プラスチック・パッケージ化回路，さらに
具体的には，その不活性化によってオキシド窒化物層が
形成される集積回路において，処理工程の煩雑さの程度
を低減し，しかもなお優れた信頼性を提供することがで
きる集積回路不活性化のための自己平面化方法を得るこ
とを第１の目的とする。
【００１９】また，上記第１の目的と密接に関連して，
こうした技術を用いて構成されるデバイスのコストを引
き下げることを第２の目的とする。
こうした技術を用いて構成されるデバイスのコストを引
き下げることを第２の目的とする。
【００２０】さらに，他の不活性化ステップにも容易に
適用できる，そうした方法を提供することを第３の目的
とする。
適用できる，そうした方法を提供することを第３の目的
とする。
【００２１】
【課題を解決するための手段】上記の目的を達成するた
めに，請求項１に係る集積回路不活性化のための自己平
面化方法は，集積回路の集積構造上にシリコン・オキシ
ド窒化物層を形成するステップを含む，半導体物質の表
面に形成された集積回路をシリコン・オキシド窒化物を
用いて不活性化するための自己平面化方法において，前
記シリコン・オキシド窒化物層を形成する前に，少なく
とも誘電性物質による第１の層が少なくとも集積構造上
の一部に形成され，前記第１の層の厚みが平滑で，基本
的に平らな層の上部表面を形成するのに十分であるもの
とする。
めに，請求項１に係る集積回路不活性化のための自己平
面化方法は，集積回路の集積構造上にシリコン・オキシ
ド窒化物層を形成するステップを含む，半導体物質の表
面に形成された集積回路をシリコン・オキシド窒化物を
用いて不活性化するための自己平面化方法において，前
記シリコン・オキシド窒化物層を形成する前に，少なく
とも誘電性物質による第１の層が少なくとも集積構造上
の一部に形成され，前記第１の層の厚みが平滑で，基本
的に平らな層の上部表面を形成するのに十分であるもの
とする。
【００２２】また，請求項２に係る自己平面化方法は，
前記第１の誘電性物質層が，シリコン酸化物である。
前記第１の誘電性物質層が，シリコン酸化物である。
【００２３】また，請求項３に係る自己平面化方法は，
前記シリコン酸化物が，燐（ＰＳＧ，燐シリコン・ガラ
ス）によりドープされているものである。
前記シリコン酸化物が，燐（ＰＳＧ，燐シリコン・ガラ
ス）によりドープされているものである。
【００２４】また，請求項４に係る自己平面化方法は，
集積回路の集積構造上にシリコン・オキシド窒化物層を
形成するステップを含む，半導体物質の表面に形成され
た集積回路をシリコン・オキシド窒化物を用いて不活性
化するための自己平面化方法において，前記シリコン・
オキシド窒化物層を形成する前に，誘電性物質による第
１の層が少なくとも集積構造上の一部に形成され，ま
た，少なくとも第２の誘電性物質層が前記第１の層の少
なくとも一部分上に形成され，それらの層の厚みを合わ
せると，平滑で，基本的に平らな第２の誘電性物質層の
上部表面を形成するのに十分であるものとする。
集積回路の集積構造上にシリコン・オキシド窒化物層を
形成するステップを含む，半導体物質の表面に形成され
た集積回路をシリコン・オキシド窒化物を用いて不活性
化するための自己平面化方法において，前記シリコン・
オキシド窒化物層を形成する前に，誘電性物質による第
１の層が少なくとも集積構造上の一部に形成され，ま
た，少なくとも第２の誘電性物質層が前記第１の層の少
なくとも一部分上に形成され，それらの層の厚みを合わ
せると，平滑で，基本的に平らな第２の誘電性物質層の
上部表面を形成するのに十分であるものとする。
【００２５】また，請求項５に係る自己平面化方法は，
前記第１および第２の誘電性物質層が，シリコン酸化物
を含んでいるものである。
前記第１および第２の誘電性物質層が，シリコン酸化物
を含んでいるものである。
【００２６】また，請求項６に係る自己平面化方法は，
前記第１の誘電性物質層に含まれるシリコン酸化物が，
他の成分によりドープされないシリコン酸化物（ＵＳ
Ｇ，ドープされないシリコン・ガラス）である。
前記第１の誘電性物質層に含まれるシリコン酸化物が，
他の成分によりドープされないシリコン酸化物（ＵＳ
Ｇ，ドープされないシリコン・ガラス）である。
【００２７】また，請求項７に係る自己平面化方法は，
前記第２の誘電性物質層に含まれるシリコン酸化物が，
燐によりドープされたシリコン酸化物である。
前記第２の誘電性物質層に含まれるシリコン酸化物が，
燐によりドープされたシリコン酸化物である。
【００２８】また，請求項８に係る自己平面化方法は，
前記燐の含有率が，５％程度である。
前記燐の含有率が，５％程度である。
【００２９】また，請求項９に係る自己平面化方法は，
前記第２の誘電性物質層の厚さが，前記第１の誘電性物
質層の厚みの約２倍である。
前記第２の誘電性物質層の厚さが，前記第１の誘電性物
質層の厚みの約２倍である。
【００３０】また，請求項１０に係る自己平面化方法
は，前記第１および第２の誘電性物質層の厚みが，各々
５０００および６０００オングストローム程度である。
は，前記第１および第２の誘電性物質層の厚みが，各々
５０００および６０００オングストローム程度である。
【００３１】また，請求項１１に係る自己平面化方法
は，半導体物質の表面上に形成された集積回路をシリコ
ン・オキシド窒化物により不活性化するための自己平面
化方法において，前記集積回路の集積構造上の少なくと
も一部に，少なくとも第１の誘電性物質層と，少なくと
も前記第１の誘電性物質層上の一部に，少なくとも第２
の誘電性物質層とが形成され，それらの層の厚みを合わ
せると，平滑で，基本的には平らな第２の誘電性物質層
の最上部表面を形成するのに十分であるものとする。
は，半導体物質の表面上に形成された集積回路をシリコ
ン・オキシド窒化物により不活性化するための自己平面
化方法において，前記集積回路の集積構造上の少なくと
も一部に，少なくとも第１の誘電性物質層と，少なくと
も前記第１の誘電性物質層上の一部に，少なくとも第２
の誘電性物質層とが形成され，それらの層の厚みを合わ
せると，平滑で，基本的には平らな第２の誘電性物質層
の最上部表面を形成するのに十分であるものとする。
【００３２】また，請求項１２に係る自己平面化方法
は，前記第１および第２の誘電性物質層が，シリコン酸
化物により構成されるものである。
は，前記第１および第２の誘電性物質層が，シリコン酸
化物により構成されるものである。
【００３３】また，請求項１３に係る自己平面化方法
は，前記第１の誘電性物質層に含まれるシリコン酸化物
が，他の成分によりドープされないシリコン酸化物（Ｕ
ＳＧ，ドープされないシリコン・ガラス）である。
は，前記第１の誘電性物質層に含まれるシリコン酸化物
が，他の成分によりドープされないシリコン酸化物（Ｕ
ＳＧ，ドープされないシリコン・ガラス）である。
【００３４】また，請求項１４に係る自己平面化方法
は，前記第２の誘電性物質層に含まれるシリコン酸化物
が，燐によりドープされたシリコン酸化物（ＰＳＧ）で
ある。
は，前記第２の誘電性物質層に含まれるシリコン酸化物
が，燐によりドープされたシリコン酸化物（ＰＳＧ）で
ある。
【００３５】
【作用】本発明によれば，シリコン・オキシド窒化物を
用いた不活性化方法において，この層を形成する前に，
少なくとも誘電性物質の第１の層と，その上の，誘電性
物質による第２の（オプションではあるが，好ましい実
施例においては用いられる）層とで，回路構造を覆うこ
とによって，その表面が平面化される。これらの層は，
最上面が確実に平面化され，かつ，有効な厚さを有して
いる。
用いた不活性化方法において，この層を形成する前に，
少なくとも誘電性物質の第１の層と，その上の，誘電性
物質による第２の（オプションではあるが，好ましい実
施例においては用いられる）層とで，回路構造を覆うこ
とによって，その表面が平面化される。これらの層は，
最上面が確実に平面化され，かつ，有効な厚さを有して
いる。
【００３６】また，この方法は，特にプラスチック・パ
ッケージ内に入れられた回路に適用することができる。
こうした不活性化は，また，プラスチック・パッケージ
内にカプセル化されていないデバイスにおいても，おそ
らくは最後のオキシド窒化物層を形成しないで適用する
ことも可能である。
ッケージ内に入れられた回路に適用することができる。
こうした不活性化は，また，プラスチック・パッケージ
内にカプセル化されていないデバイスにおいても，おそ
らくは最後のオキシド窒化物層を形成しないで適用する
ことも可能である。
【００３７】さらに，本発明によれば，さらに，金属間
不活性化方法において，金属化層を形成する前に，上に
述べたのと同様の誘電性物質層を形成することにより，
基底形状が平面化される。
不活性化方法において，金属化層を形成する前に，上に
述べたのと同様の誘電性物質層を形成することにより，
基底形状が平面化される。
【００３８】本発明の構成とその利点は，以下に非限定
的な例として示す，その原理に基づく具体的な方法の詳
細な説明と，関連する図面を参照することによって，よ
り明確になる。
的な例として示す，その原理に基づく具体的な方法の詳
細な説明と，関連する図面を参照することによって，よ
り明確になる。
【００３９】
【実施例】以下，この発明に係る集積回路不活性化のた
めの自己平面化方法の実施例について図面に基づいて詳
細に説明する。各図において，２および３に示す絶縁さ
れるべき集積構造は，単結晶シリコンなど，半導体物質
１の表面に形成されている。これらは高密度ＥＰＲＯＭ
タイプの記憶素子などであって，図示の都合上，すべて
の図面において同様に示してある。層３は金属化通路を
示している。後者は完全に絶縁される必要があり，回路
表面では最も粗い領域を構成している。
めの自己平面化方法の実施例について図面に基づいて詳
細に説明する。各図において，２および３に示す絶縁さ
れるべき集積構造は，単結晶シリコンなど，半導体物質
１の表面に形成されている。これらは高密度ＥＰＲＯＭ
タイプの記憶素子などであって，図示の都合上，すべて
の図面において同様に示してある。層３は金属化通路を
示している。後者は完全に絶縁される必要があり，回路
表面では最も粗い領域を構成している。
【００４０】図１は，本発明の好ましい実施例によるオ
キシド窒化物を用いた不活性化方法を示し，各ステップ
のフローチャートを図２に示す。この不活性化ステップ
は，それが接触する表面が平面化された直後のオキシド
窒化物の形成を含んでいる。平面化は，回路構造２，３
上に誘電性物質の層を形成することによって行われる。
本発明により改良された実施例においては，不活性化ス
テップは誘電性物質の第１の層８の形成によって開始さ
れる（Ｓ２０）。なお，図において誘電性物質層８を単
層として示してあるが，これは実際には多数の重なった
層を含むこともできる。
キシド窒化物を用いた不活性化方法を示し，各ステップ
のフローチャートを図２に示す。この不活性化ステップ
は，それが接触する表面が平面化された直後のオキシド
窒化物の形成を含んでいる。平面化は，回路構造２，３
上に誘電性物質の層を形成することによって行われる。
本発明により改良された実施例においては，不活性化ス
テップは誘電性物質の第１の層８の形成によって開始さ
れる（Ｓ２０）。なお，図において誘電性物質層８を単
層として示してあるが，これは実際には多数の重なった
層を含むこともできる。
【００４１】好ましいプロセスにおいては，その後に，
誘電性物質の第２の層９が形成され（Ｓ２１），その最
上部が複数の層により構成されている場合もある。本発
明に係る，この第２の誘電性物質の層９は平面化された
自由な面を形成するように広がる。このプロセス段階の
後に，シリコン・オキシド窒化物層１０を形成して（Ｓ
２２），それによって不活性化を完成させる場合もあ
る。オキシド窒化物は，本発明によって，平坦な形状で
重なり，したがって，沈着中，応力は受けない。
誘電性物質の第２の層９が形成され（Ｓ２１），その最
上部が複数の層により構成されている場合もある。本発
明に係る，この第２の誘電性物質の層９は平面化された
自由な面を形成するように広がる。このプロセス段階の
後に，シリコン・オキシド窒化物層１０を形成して（Ｓ
２２），それによって不活性化を完成させる場合もあ
る。オキシド窒化物は，本発明によって，平坦な形状で
重なり，したがって，沈着中，応力は受けない。
【００４２】好ましい実施例においては，両方の誘電性
物質層８，９を設けることによって，平面化が確実に行
われる。第１の層８は回路内における２つの隣接構造間
の隙間，図示されている例においては金属化通路を狭め
る上で有効である。このように，回路表面の形状が最初
に平滑化される。第２の層９は，基本的に平らな最上部
層を形成することによって十分な厚みを与えることがで
き，平面化を完全なものにする。
物質層８，９を設けることによって，平面化が確実に行
われる。第１の層８は回路内における２つの隣接構造間
の隙間，図示されている例においては金属化通路を狭め
る上で有効である。このように，回路表面の形状が最初
に平滑化される。第２の層９は，基本的に平らな最上部
層を形成することによって十分な厚みを与えることがで
き，平面化を完全なものにする。
【００４３】回路構造間における凹部形状を示す領域を
覆い，それら構造を少なくとも垂直方向において密封す
るように広がらねばならない。この薄膜特性は，構造間
における領域を完全に満たすようにする必要はない。図
３に示すように，この凹部に一定の空隙が残されていて
も差し支えない。また，真の平面性を達成するために，
誘電性物質層の厚み寸法を慎重に選択する必要がある。
こうした厚み寸法はデバイスの寸法と密接に関連してい
る。ＥＰＲＯＭの特殊な例においては，個々のアーキテ
クチャ，金属間の距離，そして，接触金属オーバーラッ
プ（metal-on-contact overlap) に留意しなければなら
ない。
覆い，それら構造を少なくとも垂直方向において密封す
るように広がらねばならない。この薄膜特性は，構造間
における領域を完全に満たすようにする必要はない。図
３に示すように，この凹部に一定の空隙が残されていて
も差し支えない。また，真の平面性を達成するために，
誘電性物質層の厚み寸法を慎重に選択する必要がある。
こうした厚み寸法はデバイスの寸法と密接に関連してい
る。ＥＰＲＯＭの特殊な例においては，個々のアーキテ
クチャ，金属間の距離，そして，接触金属オーバーラッ
プ（metal-on-contact overlap) に留意しなければなら
ない。
【００４４】また，不活性化に先行し，エッチング後に
おける金属断面（profile)および基底誘電性物質層の形
状など，回路構造の形状に影響を及ぼす処理ステップも
考慮しなければならない。最適厚み寸法は個々のデバイ
スについて計算することによって決めることができる。
おける金属断面（profile)および基底誘電性物質層の形
状など，回路構造の形状に影響を及ぼす処理ステップも
考慮しなければならない。最適厚み寸法は個々のデバイ
スについて計算することによって決めることができる。
【００４５】好ましい実施例においては，第１の層は沈
着された酸化物，通常は，ドープされていない二酸化シ
リコンにより形成されている。後者はＵＳＧ（非ドープ
・シロコン・ガラス）として知られている。この形成は
通常のＣＶＤ（化学蒸着）法によって行われる。この層
の特性は用いられた手法，特に，一方では蒸着圧力およ
び温度，他方ではその化学的前駆物質などの物理的なパ
ラメータに依存する。基底の回路構造と確実に一致する
うえで満足すべきステップ被覆(coverage)特性を有する
薄膜が好ましいが，それが絶対不可欠というわけではな
い。ステップ被覆特性が良ければ良いほど，隣接構造間
の隙間を減らすのに必要な層の厚みはより小さくなる。
着された酸化物，通常は，ドープされていない二酸化シ
リコンにより形成されている。後者はＵＳＧ（非ドープ
・シロコン・ガラス）として知られている。この形成は
通常のＣＶＤ（化学蒸着）法によって行われる。この層
の特性は用いられた手法，特に，一方では蒸着圧力およ
び温度，他方ではその化学的前駆物質などの物理的なパ
ラメータに依存する。基底の回路構造と確実に一致する
うえで満足すべきステップ被覆(coverage)特性を有する
薄膜が好ましいが，それが絶対不可欠というわけではな
い。ステップ被覆特性が良ければ良いほど，隣接構造間
の隙間を減らすのに必要な層の厚みはより小さくなる。
【００４６】好ましくは，第２の誘電性物質層はドープ
された酸化物，特に，通常ＣＶＤ法を用いて沈着され
る，燐によりドープされた酸化シリコン，すなわち，Ｐ
ＳＧで構成されている。上にも述べたように，汚染物質
に対するバリアを形成する能力から，最終不活性化の目
的，および，集積回路製造中のその他の絶縁プロセスに
おいて用いられている。本発明によるプロセスにおいて
は，ＰＳＧは第２の誘電性物質のために用いられる。事
実，それは最も粗い形状上に，表面形状とぴったり一致
してではないが，スムーズな断面でひろがることができ
る。薄膜特性，特に，（表面形状と）一致する能力は沈
着方法，そして，特にその燐含有率によって決定され，
燐含有率が高ければ高いほど，ステップ被覆性（step c
overage:被覆表面に段差を含んでいる状態）が減少す
る。
された酸化物，特に，通常ＣＶＤ法を用いて沈着され
る，燐によりドープされた酸化シリコン，すなわち，Ｐ
ＳＧで構成されている。上にも述べたように，汚染物質
に対するバリアを形成する能力から，最終不活性化の目
的，および，集積回路製造中のその他の絶縁プロセスに
おいて用いられている。本発明によるプロセスにおいて
は，ＰＳＧは第２の誘電性物質のために用いられる。事
実，それは最も粗い形状上に，表面形状とぴったり一致
してではないが，スムーズな断面でひろがることができ
る。薄膜特性，特に，（表面形状と）一致する能力は沈
着方法，そして，特にその燐含有率によって決定され，
燐含有率が高ければ高いほど，ステップ被覆性（step c
overage:被覆表面に段差を含んでいる状態）が減少す
る。
【００４７】他方，ドーパント含有率は，水分の浸透に
よる燐酸の偶発的形成と，それによる金属化層の侵食を
防ぐために，７％以下であることが好ましい。好ましく
は，本発明において用いられる量は５％程度で，これは
先行技術の場合と同様である。
よる燐酸の偶発的形成と，それによる金属化層の侵食を
防ぐために，７％以下であることが好ましい。好ましく
は，本発明において用いられる量は５％程度で，これは
先行技術の場合と同様である。
【００４８】特に，不活性化は，適切な平面化を達成す
るための第２の層より小さな厚みを有する第１の，ある
いは充填層によって，最もよく行われる。本発明におい
ては，２つの誘電性物質層の（厚みの）比率が１：２程
度の範囲であることが望ましく，幾つかの製品に適用で
きる，ＵＳＧ−ＰＳＧの二重層が用いられる。現在用い
られているデバイスおよびアーキテクチャの場合，これ
ら誘電性物質層の最適の厚みは，ＵＳＧの場合５０００
オングストローム，そして，ＰＳＧの場合８０００オン
グストローム程度である。
るための第２の層より小さな厚みを有する第１の，ある
いは充填層によって，最もよく行われる。本発明におい
ては，２つの誘電性物質層の（厚みの）比率が１：２程
度の範囲であることが望ましく，幾つかの製品に適用で
きる，ＵＳＧ−ＰＳＧの二重層が用いられる。現在用い
られているデバイスおよびアーキテクチャの場合，これ
ら誘電性物質層の最適の厚みは，ＵＳＧの場合５０００
オングストローム，そして，ＰＳＧの場合８０００オン
グストローム程度である。
【００４９】オキシド窒化物を形成するためには，文献
に紹介されており，ここでは詳細に検討する必要のない
従来の技術を用いることができる。これは当業者には良
く知られているように，ＰＥＣＶＤ（プラズマ強化ＣＶ
Ｄ）リアクタによって，沈着させる。
に紹介されており，ここでは詳細に検討する必要のない
従来の技術を用いることができる。これは当業者には良
く知られているように，ＰＥＣＶＤ（プラズマ強化ＣＶ
Ｄ）リアクタによって，沈着させる。
【００５０】なお，先行技術において行われているよう
な，オキシド窒化物上の保護を目的とする最上部被覆
（ＰＳＧ層自体がその目的のために用いられている）が
存在しないことは，不活性化の完全性が影響を受ける可
能性は極めて小さいので，デバイスの性能に悪影響は及
ぼさない。また，本発明に係るＰＳＧおよびオキシド窒
化物の形成において逆転が少ないこと（mere reversal)
は，外部作用因子に対するバリア形成にとって有効であ
ることが実証されてきている誘電性物質の同じ組み合わ
せの使用を可能にしてくれる。
な，オキシド窒化物上の保護を目的とする最上部被覆
（ＰＳＧ層自体がその目的のために用いられている）が
存在しないことは，不活性化の完全性が影響を受ける可
能性は極めて小さいので，デバイスの性能に悪影響は及
ぼさない。また，本発明に係るＰＳＧおよびオキシド窒
化物の形成において逆転が少ないこと（mere reversal)
は，外部作用因子に対するバリア形成にとって有効であ
ることが実証されてきている誘電性物質の同じ組み合わ
せの使用を可能にしてくれる。
【００５１】上記した不活性化プロセスの信頼性は，加
湿テストにおいて実験的に証明されている。それは，プ
ラスチック・パッケージに入れられたデバイスにおいて
も優れた効果を発揮することがわかっている。こうした
方式の有効性は，かなり密接した間隔を有する凹凸を含
んだ形状の構造を不活性化する際に極めて高くなる。実
際，このような場合，ＰＳＧ層は，凹部を良く被覆し，
しかも破損の可能性がない。今日の技術におけるサイズ
縮小，および，それに伴う，より高密度構造への傾向を
考慮に入れると，本発明はより大きな利点を達成するた
めに用いることができる。
湿テストにおいて実験的に証明されている。それは，プ
ラスチック・パッケージに入れられたデバイスにおいて
も優れた効果を発揮することがわかっている。こうした
方式の有効性は，かなり密接した間隔を有する凹凸を含
んだ形状の構造を不活性化する際に極めて高くなる。実
際，このような場合，ＰＳＧ層は，凹部を良く被覆し，
しかも破損の可能性がない。今日の技術におけるサイズ
縮小，および，それに伴う，より高密度構造への傾向を
考慮に入れると，本発明はより大きな利点を達成するた
めに用いることができる。
【００５２】本発明に係る方法は，それが複雑ではない
という別の利点も有している。処理ステップの数を，少
なくすることができ，極端な場合，３つ，すなわち，誘
電性物質層およびオキシド窒化物層に減らすことも可能
である。さらに，不活性化層を平面化するために外部的
な構成が必要ではないという点で，“自己平面化”と呼
ぶこともできる。その形成およびその後のエッチングが
プロセスの複雑さを増してしまう犠牲物質は用いられな
い。こうしたことから，この方法により処理されたデバ
イスの製造コストを低く抑えることができる。さらに，
用いられる手順と材料はすでに知られているものである
から，この発明を実施する上で特別なデバイスは必要で
はない。
という別の利点も有している。処理ステップの数を，少
なくすることができ，極端な場合，３つ，すなわち，誘
電性物質層およびオキシド窒化物層に減らすことも可能
である。さらに，不活性化層を平面化するために外部的
な構成が必要ではないという点で，“自己平面化”と呼
ぶこともできる。その形成およびその後のエッチングが
プロセスの複雑さを増してしまう犠牲物質は用いられな
い。こうしたことから，この方法により処理されたデバ
イスの製造コストを低く抑えることができる。さらに，
用いられる手順と材料はすでに知られているものである
から，この発明を実施する上で特別なデバイスは必要で
はない。
【００５３】オキシド窒化物による不活性化を必要とす
るプラスチック・パッケージ内に組み立てられたデバイ
スとの関連で上に詳細に述べた実施例の形態は，オキシ
ド窒化物形成という最終ステップを省略するだけで，オ
キシド窒化物を用いない不活性化にも適用することがで
きる。
るプラスチック・パッケージ内に組み立てられたデバイ
スとの関連で上に詳細に述べた実施例の形態は，オキシ
ド窒化物形成という最終ステップを省略するだけで，オ
キシド窒化物を用いない不活性化にも適用することがで
きる。
【００５４】本発明に係る方法は，その他の好ましい実
施例において，金属間不活性化ステップにも適用でき
る。平面化二重層は，誘電性物質層をエッチングで取り
除いて，接触部（contacts) を露出させた後に金属化層
をその最上部に形成することを除けば，上に述べたもの
と同様である。
施例において，金属間不活性化ステップにも適用でき
る。平面化二重層は，誘電性物質層をエッチングで取り
除いて，接触部（contacts) を露出させた後に金属化層
をその最上部に形成することを除けば，上に述べたもの
と同様である。
【００５５】さらに，本発明に係る平面化不活性化層お
よびその上に広がった伝導層の両方にまたがって（enco
mpass)，連続的な金属化レベルを連続的に形成すること
もできる。各金属化レベルは，そうすれば，それ自体の
平面化誘電性表面を利用できるようにすることができ
る。これは，プラスチック・パッケージ化回路の不活性
化としても優れた形態となる。
よびその上に広がった伝導層の両方にまたがって（enco
mpass)，連続的な金属化レベルを連続的に形成すること
もできる。各金属化レベルは，そうすれば，それ自体の
平面化誘電性表面を利用できるようにすることができ
る。これは，プラスチック・パッケージ化回路の不活性
化としても優れた形態となる。
【００５６】また，例えば，上記した実施例と組み合わ
せることにより，最後の金属化レベルの上にオキシド窒
化物を形成するようにすることも可能である。
せることにより，最後の金属化レベルの上にオキシド窒
化物を形成するようにすることも可能である。
【００５７】最後に，本実施例の適用において，平面化
誘電性物質層は２つの誘電性物質層の厚みを組み合わせ
た場合に等しい厚みを有する１つの層だけに減らすこと
も可能である。それはＰＳＧまたはＵＳＧによる単層と
することができる。極端な場合，平面化のための誘電性
物質層は形状的に脆弱な箇所にだけ設けるようにするこ
ともできる。
誘電性物質層は２つの誘電性物質層の厚みを組み合わせ
た場合に等しい厚みを有する１つの層だけに減らすこと
も可能である。それはＰＳＧまたはＵＳＧによる単層と
することができる。極端な場合，平面化のための誘電性
物質層は形状的に脆弱な箇所にだけ設けるようにするこ
ともできる。
【００５８】
【発明の効果】以上説明した通り，本発明に係る集積回
路不活性化のための自己平面化方法にあっては，集積回
路の集積構造上にシリコン・オキシド窒化物層を形成す
るステップを含む，半導体物質の表面に形成された集積
回路をシリコン・オキシド窒化物を用いて不活性化する
ための自己平面化方法において，前記シリコン・オキシ
ド窒化物層を形成する前に，少なくとも誘電性物質によ
る第１の層が少なくとも集積構造上の一部に形成され，
前記第１の層の厚みが平滑で，基本的に平らな層の上部
表面を形成するのに十分であるものとするため，プラス
チック・パッケージ化回路，さらに具体的には，その不
活性化によってオキシド窒化物層が形成される集積回路
において，複雑さの程度を低減し，しかもなお優れた信
頼性を提供することができる集積回路不活性化のための
自己平面化方法を得ることができる。また，上記と関連
して，こうした技術を用いて構成されるデバイスのコス
トを引き下げることができる。さらに，他の不活性化ス
テップにも容易に適用することができる。
路不活性化のための自己平面化方法にあっては，集積回
路の集積構造上にシリコン・オキシド窒化物層を形成す
るステップを含む，半導体物質の表面に形成された集積
回路をシリコン・オキシド窒化物を用いて不活性化する
ための自己平面化方法において，前記シリコン・オキシ
ド窒化物層を形成する前に，少なくとも誘電性物質によ
る第１の層が少なくとも集積構造上の一部に形成され，
前記第１の層の厚みが平滑で，基本的に平らな層の上部
表面を形成するのに十分であるものとするため，プラス
チック・パッケージ化回路，さらに具体的には，その不
活性化によってオキシド窒化物層が形成される集積回路
において，複雑さの程度を低減し，しかもなお優れた信
頼性を提供することができる集積回路不活性化のための
自己平面化方法を得ることができる。また，上記と関連
して，こうした技術を用いて構成されるデバイスのコス
トを引き下げることができる。さらに，他の不活性化ス
テップにも容易に適用することができる。
【図１】本発明に係る集積回路不活性化のための自己平
面化方法を用いて集積された構造を示す断面図である。
面化方法を用いて集積された構造を示す断面図である。
【図２】図１に係る集積回路不活性化のための自己平面
化方法の手順を示すフローチャートである。
化方法の手順を示すフローチャートである。
【図３】従来における不活性化方式を用いて集積された
構造を示す断面図である。
構造を示す断面図である。
【図４】従来における不活性化方式を用いて集積された
構造を示す断面図である。
構造を示す断面図である。
【図５】図４に係る不活性化方式の手順を示すフローチ
ャートである。
ャートである。
１ 半導体物質 ２ 集積構造 ３ 集積構造 ８ 第１の誘電性物質層 ９ 第２の誘電性物質層 １０ シリコン・オキシド窒化物層
フロントページの続き (72)発明者 ステファノ ダッフラ イタリア国，イ−20137 ミラノ，ビア デル トゥルキーノ，21 (72)発明者 エレーナ ストゥッキ イタリア国，イ−20047 ミラノ，ブルゲ リオ，ビア サボティーノ，６
Claims (14)
- 【請求項１】 集積回路の集積構造上にシリコン・オキ
シド窒化物層を形成するステップを含む，半導体物質の
表面に形成された集積回路をシリコン・オキシド窒化物
を用いて不活性化するための自己平面化方法において，
前記シリコン・オキシド窒化物層を形成する前に，少な
くとも誘電性物質による第１の層が少なくとも集積構造
上の一部に形成され，前記第１の層の厚みが平滑で，基
本的に平らな層の上部表面を形成するのに十分であるこ
とを特徴とする集積回路不活性化のための自己平面化方
法。 - 【請求項２】 前記第１の誘電性物質層が，シリコン酸
化物であることを特徴とする請求項１に記載の自己平面
化方法。 - 【請求項３】 前記シリコン酸化物が，燐（ＰＳＧ，燐
シリコン・ガラス）によりドープされていることを特徴
とする請求項２に記載の自己平面化方法。 - 【請求項４】 集積回路の集積構造上にシリコン・オキ
シド窒化物層を形成するステップを含む，半導体物質の
表面に形成された集積回路をシリコン・オキシド窒化物
を用いて不活性化するための自己平面化方法において，
前記シリコン・オキシド窒化物層を形成する前に，誘電
性物質による第１の層が少なくとも集積構造上の一部に
形成され，また，少なくとも第２の誘電性物質層が前記
第１の層の少なくとも一部分上に形成され，それらの層
の厚みを合わせると，平滑で，基本的に平らな第２の誘
電性物質層の上部表面を形成するのに十分であることを
特徴とする集積回路不活性化のための自己平面化方法。 - 【請求項５】 前記第１および第２の誘電性物質層が，
シリコン酸化物を含んでいることを特徴とする請求項４
に記載の自己平面化方法。 - 【請求項６】 前記第１の誘電性物質層に含まれるシリ
コン酸化物が，他の成分によりドープされないシリコン
酸化物（ＵＳＧ，ドープされないシリコン・ガラス）で
あることを特徴とする請求項５に記載の自己平面化方
法。 - 【請求項７】 前記第２の誘電性物質層に含まれるシリ
コン酸化物が，燐によりドープされたシリコン酸化物で
あることを特徴とする請求項５または６のいずれかに記
載の自己平面化方法。 - 【請求項８】 前記燐の含有率が，５％程度であること
を特徴とする請求項７に記載の自己平面化方法。 - 【請求項９】 前記第２の誘電性物質層の厚さが，前記
第１の誘電性物質層の厚みの約２倍であることを特徴と
する請求項４，５，６，７または８のいずれかに記載の
自己平面化方法。 - 【請求項１０】 前記第１および第２の誘電性物質層の
厚みが，各々５０００および６０００オングストローム
程度であることを特徴とする請求項９に記載の自己平面
化方法。 - 【請求項１１】 半導体物質の表面上に形成された集積
回路をシリコン・オキシド窒化物により不活性化するた
めの自己平面化方法において，前記集積回路の集積構造
上の少なくとも一部に，少なくとも第１の誘電性物質層
と，少なくとも前記第１の誘電性物質層上の一部に，少
なくとも第２の誘電性物質層とが形成され，それらの層
の厚みを合わせると，平滑で，基本的には平らな第２の
誘電性物質層の最上部表面を形成するのに十分であるこ
とを特徴とする集積回路不活性化のための自己平面化方
法。 - 【請求項１２】 前記第１および第２の誘電性物質層
が，シリコン酸化物により構成されることを特徴とする
請求項１１に記載の自己平面化方法。 - 【請求項１３】 前記第１の誘電性物質層に含まれるシ
リコン酸化物が，他の成分によりドープされないシリコ
ン酸化物（ＵＳＧ，ドープされないシリコン・ガラス）
であることを特徴とする請求項１２に記載の自己平面化
方法。 - 【請求項１４】 前記第２の誘電性物質層に含まれるシ
リコン酸化物が，燐によりドープされたシリコン酸化物
（ＰＳＧ）であることを特徴とする請求項１２または１
３のいずれかに記載の自己平面化方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT938304805 | 1993-11-30 | ||
| EP93830480A EP0655776A1 (en) | 1993-11-30 | 1993-11-30 | Autoplanarizing process for the passivation of an integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201848A true JPH07201848A (ja) | 1995-08-04 |
Family
ID=8215260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6297647A Pending JPH07201848A (ja) | 1993-11-30 | 1994-11-30 | 集積回路不活性化のための自己平面化方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0655776A1 (ja) |
| JP (1) | JPH07201848A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0926731A1 (en) * | 1997-12-18 | 1999-06-30 | STMicroelectronics S.r.l. | Process for the final passivation of intergrated circuits |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60224231A (ja) * | 1984-04-20 | 1985-11-08 | Hitachi Ltd | 半導体装置 |
| JPH01228135A (ja) * | 1988-03-09 | 1989-09-12 | Nec Corp | 半導体装置 |
| JPH0256933A (ja) * | 1988-05-18 | 1990-02-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0555199A (ja) * | 1991-08-27 | 1993-03-05 | Nec Corp | 半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5077238A (en) * | 1988-05-18 | 1991-12-31 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device with a planar interlayer insulating film |
| CA2006174A1 (en) * | 1989-12-20 | 1991-06-20 | Luc Ouellet | Method of making crack-free insulating films with sog interlayer |
| US5003062A (en) * | 1990-04-19 | 1991-03-26 | Taiwan Semiconductor Manufacturing Co. | Semiconductor planarization process for submicron devices |
-
1993
- 1993-11-30 EP EP93830480A patent/EP0655776A1/en not_active Withdrawn
-
1994
- 1994-11-30 JP JP6297647A patent/JPH07201848A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60224231A (ja) * | 1984-04-20 | 1985-11-08 | Hitachi Ltd | 半導体装置 |
| JPH01228135A (ja) * | 1988-03-09 | 1989-09-12 | Nec Corp | 半導体装置 |
| JPH0256933A (ja) * | 1988-05-18 | 1990-02-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0555199A (ja) * | 1991-08-27 | 1993-03-05 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0655776A1 (en) | 1995-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3354424B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI337374B (en) | Semiconductor structure, semiconductor wafer and method for fabricating the same | |
| US6627996B1 (en) | Semiconductor device having fluorine containing silicon oxide layer as dielectric for wiring pattern having anti-reflective layer and insulating layer thereon | |
| JP4434606B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| US8481399B2 (en) | Method of manufacturing semiconductor device including capacitor element provided above wiring layer that includes wiring with an upper surface having protruding portion | |
| US6040628A (en) | Interconnect structure using a combination of hard dielectric and polymer as interlayer dielectrics | |
| JP2962475B2 (ja) | 集積回路強誘電体デバイスのための二層メタライゼーション方法 | |
| JP3516694B2 (ja) | 半導体ウエハーをパッシベーション化する方法 | |
| KR100491232B1 (ko) | 반도체 장치 | |
| US6133619A (en) | Reduction of silicon oxynitride film delamination in integrated circuit inter-level dielectrics | |
| US6475895B1 (en) | Semiconductor device having a passivation layer and method for its fabrication | |
| US6559033B1 (en) | Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines | |
| US20070117387A1 (en) | Semiconductor device and manufacturing method thereof | |
| US10892239B1 (en) | Bond pad reliability of semiconductor devices | |
| JPH07201848A (ja) | 集積回路不活性化のための自己平面化方法 | |
| US6303043B1 (en) | Method of fabricating preserve layer | |
| JPH0555199A (ja) | 半導体装置 | |
| KR100443148B1 (ko) | 반도체소자의 제조방법 | |
| KR20010086025A (ko) | 티타늄 나이트라이드와 고밀도 플라즈마 산화막 사이의인터레이어 | |
| US6709975B2 (en) | Method of forming inter-metal dielectric | |
| KR100565758B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR100257749B1 (ko) | 반도체 소자의 보호막 형성 방법 | |
| JP2008294123A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR19980018427A (ko) | 금속간 유전체로서 작용하는 절연체층의 제조 방법 | |
| KR100420179B1 (ko) | 패드 필링이 방지된 반도체 장치의 제조 방법 |