DE4201792A1 - Halbleitereinrichtung und verfahren zu deren herstellung - Google Patents
Halbleitereinrichtung und verfahren zu deren herstellungInfo
- Publication number
- DE4201792A1 DE4201792A1 DE19924201792 DE4201792A DE4201792A1 DE 4201792 A1 DE4201792 A1 DE 4201792A1 DE 19924201792 DE19924201792 DE 19924201792 DE 4201792 A DE4201792 A DE 4201792A DE 4201792 A1 DE4201792 A1 DE 4201792A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulating layer
- connection
- semiconductor device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
- H01L2224/02125—Reinforcing structures
- H01L2224/02126—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01007—Nitrogen [N]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Description
Die vorliegende Erfindung bezieht sich auf eine Halbleiterein
richtung und ein Verfahren zu deren Herstellung und im beson
deren auf eine Halbleitereinrichtung mit einem Aufbau, bei dem
eine Anschlußelektrode in einer Verbindungsschicht auf einem
Halbleitersubstrat mit einem externen Anschluß durch Drahtbon
den verbunden ist, und auf ein Verfahren zu deren Herstellung.
In Halbleitereinrichtungen werden zum elektrischen Verbinden
der auf dem Halbleitersubstrat gebildeten Elemente miteinander
verschiedene Verdrahtungen verwendet.
Es ist auch erforderlich, eine Verbindungsschicht auf diesem
Halbleitersubstrat mit einem externen Anschluß einer Halblei
tereinrichtung oder eines Gehäuses zu verbinden. Dies wird
üblicherweise durch ein Verfahren zum Verbinden einer Anschluß
elektrode einer auf einem Halbleitersubstrat gebildeten Verbin
dungsschicht mit einem externen Anschluß mittels Drahtbonden
ausgeführt.
Fig. 10 ist eine Querschnittsdarstellung einer herkömmlichen
Halbleitereinrichtung mit einem solchen Aufbau. Eine Bondflä
chenelektrode 21 ist auf einem Halbleiterchip 20 gebildet, der
darauf gebildete Einrichtungen trägt. Die Hauptoberfläche des
Halbleiterchips 20 ist mit einer Schutzisolierschicht 22 be
deckt. Eine Montage-Anschlußfläche (die pad) 23a, auf der der
Halbleiterchip angeordnet ist, bildet zusammen mit einem ex
ternen Anschluß (Leiter) 23b einen Leitersockel 23. Die An
schlußelektrode 21 auf dem Halbleiterchip 20 ist mit dem ex
ternen Anschluß (Leiter) 23b durch einen Bonddraht 24 verbun
den. Der Chip 20 ist mit einem Gießharzmaterial 25 vergossen
bzw. versiegelt.
Der Aufbau des Halbleiterchips 20 wird im folgenden anhand
eines vergrößerten Abschnitts A aus Fig. 10 am Beispiel eines
DRAM (dynamischen Speichers mit wahlfreiem Zugriff)
beschrieben.
Fig. 11 ist eine Querschnittsdarstellung, die eine herkömmli
che DRAM-Einrichtung zeigt. Ein DRAM (vom Stapelzellentyp) 2
ist auf der Oberfläche eines Silizium-Halbleitersubstrates 1
gebildet. Eine erste Isolierschicht 3 ist auf der DRAM-Einrich
tung (Stapelzelle) 2 gebildet. Eine erste Verbindungsschicht 4
ist auf der ersten Isolierschicht 3 gebildet. Eine zweite Iso
lierschicht 5 ist als Schutzisolierschicht auf der ersten Ver
drahtungsschicht 4 abgeschieden. Die zweite Isolierschicht 5
entspricht der Schutzisolierschicht 22 in Fig. 10. Eine Bond
flächenelektrode 6 ist mit dem externen Anschluß (Leiter) 23b
nach Fig. 10 durch eine Bondflächenelektrodenöffnung 7 mittels
des Bonddrahtes 24 verbunden und mit einem Gießharz-Versiege
lungsmaterial 25 versiegelt.
Bei diesem herkömmlichen Aufbau ist die Bondflächenelektrode 6
nicht mit dem Material des Bonddrahtes 24 bedeckt. Das Draht
bonden einer solchen Bondfläche wird z. B. in der Japanischen
Patent-Offenlegungsschrift Nr. 52-32 263 beschrieben.
Ein Beispiel für den Herstellungsablauf einer herkömmlichen
Halbleitereinrichtung wird im folgenden unter Betonung des
Bondflächenelektroden-Bildungsschrittes und des Drahtbond
schrittes beschrieben.
Wie Fig. 12A zeigt, wird auf der Oberfläche eines Silizium-
Halbleitersubstrates 1 ein DRAM (eine Stapelzelle) 2, die durch
eine Elementisolations-Oxidschicht 301, eine Transfergateelek
trode 302, eine Störstellendiffusionsschicht 303, eine Wortlei
tung 304, einen Speicherknoten 305, eine Kondensatorisolier
schicht 306 und eine Zellplatte 307 gebildet wird, gebildet.
Wie Fig. 12B zeigt, wird über dem gesamten Silizium-Halblei
tersubstrat 1 mit der darauf gebildeten DRAM-Einrichtung (Sta
pelzelle) 2 eine erste Isolierschicht 3 abgeschieden. Dann wird
an einer gewünschten Stelle unter Nutzung von Photolithographie
und Ätzen ein Kontaktloch 308 gebildet. Danach wird eine Alumi
nium-Verbindungsschicht, die die erste Verbindungsschicht 4
ist, als Bitleitung gebildet. In neueren Submikrometer-Einrich
tungen wird als erste Schicht der Aluminium-Verbindungsschicht
4 ein kombinierter Aufbau aus einer Barrieremetallschicht 309,
etwa aus Titannitrid (TiN) und Titan-Wolfram (TiW), und einer
Aluminiumlegierungsschicht 310, etwa aus Al-Si, Al-Si-Cu ver
wendet, um (1) Verbindungs-Leckstellen infolge einer anormalen
Reaktion (Bildung von Legierungsspitzen) zwischen Aluminium und
dem Siliziumsubstrat (der Störstellendiffusionsschicht) am Kon
takt zu verhindern, (2) durch Silizium in der Aluminiumlegie
rungsschicht, das infolge von festphasenepitaxialem Wachstum in
den Kontakt gelangt, verursachte Kontaktfehler zu vermeiden und
(3) die Einrichtung unempfindlicher gegen Spannungmigration zu
machen, bei der die Verbindungsschicht infolge von Schichtspan
nungen des Zwischenschichtisolierfilms und der über der Alumi
nium-Verbindungsschicht gebildeten Schutzisolierschicht unter
brochen werden könnte.
Die oben beschriebenen Schichten werden generell durch Sputtern
abgeschieden und als erste Aluminium-Verbindungsschicht 4 und
Bondflächenelektrode 6 durch Photolithographie und Ätzen struk
turiert.
Dann wird als Schutzisolierschicht 5 eine Siliziumoxidschicht
über dem ersten Verbindungsmuster 4 durch chemische Gasphasen
abscheidung (CVD) unter Verwendung eines Plasmas bei einer
Schichtabscheidungstemperatur von 300 bis 400°C unter Einsatz
von z. B. Monosilan (SiH4)- und Stickoxid (N2O)-Gas abgeschie
den (Fig. 12C). Als Schutzisolierschicht 5 kann eine Silizium
nitridschicht oder eine Silizium-Säure-Nitridschicht, die
gegenüber einer Siliziumoxidschicht durch eine niedrige Durch
lässigkeit für Wasser o. ä. und hohe mechanische Festigkeit aus
gezeichnet sind, oder eine Kombination dieser Schichten verwen
det werden.
Im Falle einer Siliziumnitridschicht wird die Schutzisolier
schicht 5 unter Anwendung des bereits erwähnten CVD-Verfahrens
unter Nutzung eines Plasmas und Einsatz von Monosilan (SiH4)
und Ammoniak (NH3)-Gas abgeschieden. Im Falle einer Silizium-
Säure-Nitridschicht wird die Schutzisolierschicht unter Verwen
dung von Monosilan (SiH4)-, Ammoniak (NH3)- und Stickoxid
(N2O)-Gas abgeschieden.
Die abgeschiedene Schutzisolierschicht 5 hat eine durch Litho
graphie oder Ätzen gebildete Öffnung, um eine Bondflächenelek
trodenöffnung 7 zum Drahtbonden verfügbar zu haben, wie in
Fig. 12D gezeigt.
Das Halbleitersubstrat 1 mit der darauf gebildeten Einrichtung
wird durch In-Stücke-Schneiden als Halbleiterchip 20 aus dem
Wafer herausgeschnitten. Der Halbleiterchip 20 wird auf einer
Montage-Anschlußfläche 23a auf dem Leitersockel 23 gemäß Fig.
10 durch Auflöten oder Verwendung eines leitfähigen Harzes o. ä.
aufgebracht.
Danach wird die Bondflächenelektrode 6 durch einen Bonddraht
24, etwa einen Golddraht o. ä., mittels Bonden durch die Bond
flächenelektrodenöffnung 7 mit dem Leiter 23b des Leitersockels
23 verbunden (Fig. 12E).
Der Golddraht o. ä. wird durch Erhitzen und Aufpressen (thermi
sche Kompression) oder durch ein Bondverfahren, welches die An
wendung der thermischen Kompression mit Ultraschall kombiniert,
verbunden. Zuletzt wird das ganze Element durch Gießharz 25 in
einem Gehäuse verschlossen (Fig. 12F).
Eine herkömmliche gießharzversiegelte Halbleitereinrichtung
wirft, da die Aluminiumschicht 311 der Bondflächenelektrode 6
um das Drahtbondmaterial 24 herum freigelegt ist, die folgenden
Probleme auf:
Der freiliegende Abschnitt der Aluminiumschicht 311 wird durch Feuchtigkeit 312, die in das Gießharz 25 eindringt, korrodiert, was zur Bildung eines Loches 313 führt. Damit gibt es eine ge wisse Wahrscheinlichkeit für elektrische Unterbrechungen an der Bondanschlußfläche 6, was zu einer Verringerung der Zuver lässigkeit (Feuchtigkeitsbeständigkeit) führt.
Der freiliegende Abschnitt der Aluminiumschicht 311 wird durch Feuchtigkeit 312, die in das Gießharz 25 eindringt, korrodiert, was zur Bildung eines Loches 313 führt. Damit gibt es eine ge wisse Wahrscheinlichkeit für elektrische Unterbrechungen an der Bondanschlußfläche 6, was zu einer Verringerung der Zuver lässigkeit (Feuchtigkeitsbeständigkeit) führt.
Die Größe der Bondanschlußfläche wird proportional zur Anzahl
von Anschlußstiften, die in letzter Zeit entsprechend der
Tendenz zu Mehrfachfunktionen der Halbleitereinrichtung gestie
gen ist, verringert. Auch die Dicke des Gehäuses der Halblei
tereinrichtung, insbesondere die Dicke des Gießharzes, wurde im
Zusammenhang mit der Einführung hochdichter Oberflächenmontage
techniken verringert. Die sich damit ergebenden Halbleiterein
richtungen sind besonders empfindlich gegen das Eindringen von
Feuchtigkeit, so daß das erwähnte Problem hier besonders ernst
ist.
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleiterein
richtung bereitzustellen, die auch dann eine hohe Zuverlässig
keit und ausreichende Feuchtigkeitsbeständigkeit aufweist, wenn
die Größe der Bondflächenelektrode und die Dicke des Gehäuses
gering sind. Die Einrichtung soll weiter unempfindlich gegen
über Brüchen in der Schutzisolierschicht, die durch mechanische
Kraftwirkungen während des Drahtbondens zwischen der Bondflä
chenelektrode und einem externen Anschluß auftreten, sein. Es
ist weiter Aufgabe der Erfindung, ein Verfahren zur Herstellung
einer solchen Halbleitereinrichtung anzugeben.
Eine Halbleitereinrichtung gemäß der Erfindung hat eine die auf
dem Halbleitersubstrat gebildete leitende Verbindungsschicht
bedeckende Schutzisolierschicht. In der Schutzisolierschicht
ist eine Anschlußelektrodenöffnung gebildet, durch die die
Oberfläche der leitenden Verbindungsschicht in einem Gebiet,
das als Anschlußelektrode dient,freigelegt ist. Die leitende
Verbindungsschicht ist mittels eines Bonddrahtes elektrisch mit
einem externen Anschluß verbunden. Die Oberfläche der Schutz
isolierschicht ist zumindest in der Nachbarschaft der Anschluß
elektrodenöffnung und im inneren Randflächenbereich der An
schlußelektrodenöffnung mit einer elastischen Isolierschicht
bedeckt. Die Anschlußelektrodenöffnung ist mit dem Bonddraht
ausgefüllt.
Bei einer Halbleitereinrichtung mit diesem Aufbau ist die lei
tende Verbindungsschicht an der Anschlußelektrodenöffnung nicht
freigelegt, da die Anschlußelektrodenöffnung mit dem Bonddraht
ausgefüllt ist. Dies verhindert die Erscheinung des Eindringens
von Feuchtigkeit in die Anschlußelektrodenöffnung und damit die
Korrosion der leitenden Verbindungsschicht, die zur Bildung von
Löchern führt.
Ein Verfahren zur Herstellung einer Halbleitereinrichtung gemäß
der vorliegenden Erfindung weist die folgenden Schritte auf:
Auf einer leitenden Verbindungsschicht, die auf einem Halblei
tersubstrat mit Isolierschicht dazwischen gebildet ist, wird
eine Schutzisolierschicht einer bestimmten Dicke gebildet. In
der Schutzisolierschicht wird in dem Gebiet der leitenden Ver
bindungsschicht, das zur Bildung der Anschlußelektrode dient,
ein Loch derart gebildet, daß die Oberfläche der leitenden Ver
bindungsschicht freigelegt wird. Dieses Loch ist die Anschluß
elektrodenöffnung.
Dann wird die Oberfläche der Schutzisolierschicht mindestens in
der Umgebung der Anschlußelektrodenöffnung und auf den inneren
Oberflächen der Anschlußelektrodenöffnung mit einer elastischen
Isolierschicht bedeckt. Dann wird in der elastischen Isolier
schicht in dem Gebiet oberhalb des Bodens der Anschlußelektro
denöffnung eine Öffnung gebildet, in der die Oberfläche der
leitenden Verbindungsschicht in dem Gebiet, das die Anschluß
elektrode werden soll, freigelegt wird. Die Anschlußelektrode
und ein externer Anschluß werden durch Drahtbonden miteinander
verbunden.
Bei diesem Herstellungsverfahren werden beim Drahtbonden auf
tretende Stoßwirkungen auf die Anschlußelektrodenöffnung durch
die Elastizität der elastischen Isolierschicht aufgefangen, was
die Bildung von Brüchen in der Schutzisolierschicht verhindert.
Dies verhindert, daß in die Oberfläche der leitenden Verbin
dungsschicht Feuchtigkeit eindringen kann, die diese korrodiert
und in der leitenden Verbindungsschicht Löcher bilden kann, die
zu Unterbrechungen führen.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben
sich aus der Erläuterung von Ausführungsbeispielen anhand der
Figuren.
Von den Figuren zeigen:
Fig. 1 eine Querschnittsdarstellung, die den Aufbau einer
Halbleitereinrichtung nach einer ersten Ausfüh
rungsform zeigt,
Fig. 2A, 2B, 2C, 2D, 2E, 2F und 2G
Querschnittsdarstellungen der Halbleitereinrich
tung nach Fig. 1 in der Reihenfolge ihrer Her
stellungsschritte,
Fig. 3 eine Querschnittsdarstellung zur Erklärung der bei
Nichtvorhandensein einer elastischen Isolier
schicht 10 auftretenden Probleme,
Fig. 4 eine Querschnittsdarstellung, die den Aufbau einer
Halbleitereinrichtung nach einer zweiten Ausfüh
rungsform zeigt,
Fig. 5 eine Querschnittsdarstellung, die den Aufbau einer
Halbleitereinrichtung nach einer dritten Ausfüh
rungsform zeigt,
Fig. 6 eine Querschnittsdarstellung, die den Aufbau einer
Halbleitereinrichtung nach einer vierten Ausfüh
rungsform zeigt,
Fig. 7 eine Querschnittsdarstellung, die den Aufbau einer
Halbleitereinrichtung nach einer fünften Ausfüh
rungsform zeigt,
Fig. 8 eine Querschnittsdarstellung, die den Aufbau einer
Halbleitereinrichtung nach einer sechsten Ausfüh
rungsform zeigt,
Fig. 9 eine Querschnittsdarstellung, die den Aufbau einer
Halbleitereinrichtung nach einer siebenten Ausfüh
rungsform zeigt,
Fig. 10 eine Querschnittsdarstellung, die ein Beispiel für
den Aufbau einer herkömmlichen Halbleitereinrich
tung zeigt,
Fig. 11 eine Querschnittsdarstellung des Aufbaues einer
herkömmlichen DRAM-Einrichtung,
Fig. 12A, 12B, 12C, 12D, 12E u. 12F
Querschnittsdarstellungen einer herkömmlichen
DRAM-Einrichtung in der Reihenfolge ihrer Herstel
lungsschritte, und
Fig. 13 eine Querschnittsdarstellung zur Erklärung der bei
einer herkömmlichen Halbleitereinrichtung auftre
tenden Probleme.
Im folgenden wird zuerst unter Bezugnahme auf Fig. 1 eine
Halbleitereinrichtung nach einer ersten Ausführungsform erläu
tert.
Wie Fig. 1 zeigt, ist auf der Oberfläche eines Silizium-Halb
leitersubstrates 1 eine DRAM-Einrichtung (Stapelzelle) 2 ge
bildet. Auf der DRAM-Einrichtung 2 ist eine Isolierschicht 3
abgeschieden, auf der eine erste leitende Verbindungsschicht 10
gebildet ist. Eine zweite Isolierschicht (Schutzisolierschicht)
5 ist auf der ersten Verbindungsschicht 4 abgeschieden. Die er
ste leitende Verbindungsschicht 4 weist eine Bondflächenelek
trode 6 zur Verbindung mit einem externen Anschluß (Leiter) 23b
mittels Drahtbondens auf. Eine Anschlußelektrodenöffnung 7 ist
in der zweiten Isolierschicht 5 im Gebiet der Bondflächenelek
trode gebildet, wo die Oberfläche der ersten leitenden Verbin
dungsschicht 4 freigelegt ist. Die innere Rand-Seitenwand der
Anschlußelektrodenöffnung 7 und die Oberfläche der zweiten
Isolierschicht 5 sind mit einer elastischen Isolierschicht 10
bedeckt. Die erste leitende Verbindungsschicht 4 ist mittels
eines Bonddrahtes 24 in einer Öffnung 11 der elastischen Iso
lierschicht 10 innerhalb der Anschlußelektrodenöffnung 7 mit
einem externen Anschluß 23b verbunden. Die gesamte Oberfläche
des Halbleitersubstrates 1 ist mit einem Gießharz-Versiege
lungsmaterial 25 bedeckt.
Bei der Halbleitereinrichtung gemäß dieser Ausführungsform ist
der Bonddraht 24 so gebildet, daß er die Anschlußelektrodenöff
nung 7 ausfüllt, so daß keine Feuchtigkeit zur Oberfläche der
ersten leitenden Verbindungsschicht 4 gelangen kann. Damit wird
die Bildung von Löchern infolge von Korrosion in der ersten
leitenden Verbindungsschicht 4 verhindert.
Im folgenden wird unter Bezugnahme auf die Fig. 2A bis 2G
ein Beispiel für die Herstellungsschritte der Halbleiterein
richtung der ersten Ausführungsform nach Fig. 1 unter Betonung
des Schrittes der Bildung der Bondflächenelektrode 6 und des
Schrittes des Drahtbondens beschrieben.
Wie Fig. 2A zeigt, ist auf der Oberfläche des Silizium-Halb
leitersubstrates 1 eine DRAM-Einrichtung (Stapelzelle) 2, die
durch eine Elementisolations-Oxidschicht 301, eine Transfer
gateelektrode 302, eine Störstellendiffusionsschicht 303, eine
Wortleitung 304, einen Speicherknoten 305, eine Kondensatoriso
lierschicht 306 und eine Zellplatte 307 gebildet ist, gebildet.
Wie Fig. 2B zeigt, wird über der gesamten Oberfläche des Si
lizium-Halbleitersubstrates 1 mit der darauf gebildeten DRAM-
Einrichtung (Stapelzelle) 2 eine erste Isolierschicht 3 abge
schieden. Dann wird an einer gewünschten Stelle ein Kontakt
loch 308 durch Photolithographie und Ätzen gebildet.
Dann wird eine Aluminiumverbindungsschicht gebildet, die die
als Bitleitung dienende erste Verbindungsschicht 4 ist. Ähn
lich wie bei herkömmlichen Einrichtungen wird ein Aufbau aus
einer Kombination einer Barrieremetallschicht 309, etwa aus
Titannitrid (TiN) oder Titan-Wolfram (TiW) und einer Aluminium
legierungsschicht 310, etwa aus Al-Si, Al-Si-Gu verwendet, die
durch Photolithographie und Ätzen als erste Aluminium-Verbin
dungsschicht 4 und Bondflächenelektrode 6 strukturiert wird.
Danach wird auf die erste Verbindungsschicht 4 mittels eines
CVD-Verfahrens unter Verwendung eines Plasmas bei einer
Schichtabscheidungstemperatur von 300 bis 400°C unter
Verwendung von z. B. Monosilan (SiH4) und Stickoxid (N2O)-Gas
ähnlich wie im herkömmlichen Verfahren eine Siliziumoxid
schicht, Siliziumnitridschicht oder Silizium-Säure-Nitrid
schicht als Schutzisolierschicht 5 abgeschieden (Fig. 2C).
Dann wird durch Photolithographie und Ätzen die Bondflächen
elektrodenöffnung 7 zum Drahtbonden gebildet (Fig. 2D).
Dieser Schritt unterscheidet sich von dem im herkömmlichen Ver
fahren dadurch, daß die Bondflächenelektrodenöffnung 7 so ge
bildet wird, daß ihr innerer Durchmesser kleiner als der Kugel
durchmesser 12 des Bonddrahtes 24 ist.
Danach wird auf der Oberfläche der Schutzisolierschicht 5 die
elastische Isolierschicht 10, etwa aus einem Polyimidharz oder
Silikonharz, gebildet.
Ein typisches Verfahren zum Aufbringen des Harzmaterials ist
das Aufschleudern (spin coating). Dann wird die Bondflächenel
ektrode 6 durch Photolithographie und Ätzen freigelegt, um die
Öffnung 11 in der elastischen Isolierschicht 10 zu bilden
(Fig. 2E).
Die Öffnung 11 der elastischen Isolierschicht 10 wird im Inne
ren der Öffnung 7 der Schutzisolierschicht 5 so angeordnet, daß
während des Vorgangs des Drahtbondens mechanische Kräfte nicht
direkt auf die Schutzisolierschicht wirken. Ansonsten wird
durch die Wirkung der mechanischen Kraft 314 infolge der Anwen
dung von Ultraschall und Druck während des Drahtbondens ein
Bruch 315 in der Schutzisolierschicht 5 auf der Aluminium
schicht, die die Bondelektrode 6 darstellt, gebildet, wie in
Fig. 3 gezeigt.
Der Bruch 315 ist nicht erwünscht, da er die Ursache für Unter
brechungs-Ausfälle infolge eindringender Feuchtigkeit 312, die
die Aluminiumverbindungsschicht 4 korrodiert und ein Loch 316
bilden kann, darstellt.
Das Halbleitersubstrat 1 mit den darauf gebildeten Einrichtun
gen wird in Stücke geschnitten, wodurch der Halbleiterchip 20
erhalten wird, der auf der Montage-Anschlußfläche 23a des Lei
tersockels 23 durch Auflöten oder Verwendung eines leitfähigen
Harzes o. ä. angebracht wird, ähnlich wie im Falle einer her
kömmlichen Halbleitereinrichtung.
Die Öffnung 11 der elastischen Isolierschicht 10 wird mit dem
Leiter 23b des Leitersockels 23 über den Bonddraht 24, etwa
einen Golddraht, verbunden (Fig. 2F).
Der Kugeldurchmesser 12 beim Drahtbonden muß größer als der
Durchmesser der Öffnung 11 der Bondflächenelektrode sein.
Da die elastische Isolierschicht 10, die auf der Schutziso
lierschicht 5 gebildet ist, das Einwirken mechanischer Kräfte
314 auf die Schutzisolierschicht 5 während des Drahtbondens
unterbindet, wird in der Schutzisolierschicht 5 kein Bruch
gebildet.
Schließlich wird die gesamte Einrichtung in Gießharz 25
verpackt (Fig. 2G).
Bei der oben beschriebenen ersten Ausführungsform wurde der
Fall dargestellt, daß die Öffnung 11 der Isolierschicht 10, die
Elastizität aufweist, kleiner als die Bondflächenöffnung 7 auf
der Bondflächenelektrode 6 ist. In Fig. 4 ist eine zweite Aus
führungsform gezeigt, bei der ein ähnlicher Effekt durch
gleichzeitige Bildung der Öffnung 11 der elastischen Isolier
schicht 10 und der Bondflächenelektrodenöffnung 7 mit etwa
gleichen Abmessungen erzielt werden kann, wenn der Einfluß me
chanischer Kräfte während des Bondens durch eine geeignete
Drahtbondtechnik verringert werden kann.
Bei der ersten Ausführungsform wurde die Schutzisolierschicht 5
als einschichtiger Film, etwa eine Siliziumoxidschicht, eine
Siliziumnitridschicht oder eine Silizium-Säure-Nitridschicht
beschrieben. Die in Fig. 5 als dritte Ausführungsform gezeig
te Schutzisolierschicht kann z. B. eine Kombination aus den oben
erwähnten Schichten mit einer Schichtstruktur aus einer Sili
ziumoxidschicht 317 und einer Siliziumnitridschicht 318 sein.
Bei der in Fig. 6 gezeigten vierten Ausführungsform kann ein
ähnlicher Effekt wie bei der ersten Ausführungsform mit einem
mehrschichtigen Aufbau der Verbindungsschicht erreicht werden,
die aus einer ersten Verbindungsschicht 319, etwa aus einem
Refraktärmetall (W, Mo, Ti etc.), einem Refraktärmetallsilizid
(WSi2, MoSi2, TiSi2 etc.) oder polykristallinem Silizium und
einer Mehrzahl von Verbindungsschichten 320 und 321, etwa aus
einer oder mehreren Aluminiumschichten, besteht.
Bei der ersten Ausführungsform wurde dargestellt, daß die ela
stische Isolierschicht 10, die auf der Schutzisolierschicht 5
gebildet ist, einschichtig ist. Fig. 7 zeigt eine fünfte
Ausführungsform, bei der auf dem Hauptteil des Halbleiterchips
unter Ausschluß der Bondflächenöffnung 7 eine elastische Iso
lierschicht 322 und in der Nachbarschaft der Bondfläche eine
elastische Isolierschicht 523 gebildet ist, wobei die Schichten
aus unterschiedlichem Material und mit unterschiedlicher
Schichtdicke gebildet sein können. Das Material der elastischen
Isolierschichten 10, 322 und 323 kann ein Polyimidharz oder ein
Silikonharz aufweisen.
Fig. 8 zeigt eine sechste Ausführungsform, bei der die Bond
flächenöffnung 7 eine Mehrzahl kleiner Öffnungen aufweist.
Obgleich die Erfindung am Beispiel einer auf der Oberfläche
eines Halbleitersubstrates 1 gebildeten DRAM-Einrichtung 2 dar
gestellt wurde, können ähnliche Effekte bei Anwendung der Er
findung auf andere Halbleitereinrichtungen mit Aluminium-Ver
bindungsschichten erreicht werden.
Z.B. zeigt Fig. 9 eine siebente Ausführungsform, bei der der
Aufbau der Bondflächenelektrode gemäß der Erfindung auf eine
Halbleitereinrichtung mit einem SRAM (statischen Speicher mit
wahlfreiem Zugriff), der auf der Oberfläche des Substrates
gebildet ist, angewendet ist.
Wie Fig. 9 zeigt, sind in bzw. auf der Oberfläche eines Sili
zium-Halbleitersubstrates 1 ein p-Wannengebiet 411, ein n-Wan
nengebiet 412, eine Elementisolations-Oxidschicht 413, eine
Gateelektrode 414, eine n-Störstellendiffusionsschicht 415,
eine p-Störstellendiffusionsschicht 416, eine polykristalline
Silizium-Verbindungsschicht 417 und ein Kontaktloch 418
gebildet, die einen SRAM mit Doppel-Wannen-CMOS (komplementä
ren-Metall-Oxid-Halbleiter)-Aufbau ergeben. Auf dem SRAM 410
ist eine Unterlage-Isolierschicht 3 abgeschieden, auf der eine
erste Aluminium-Verbindungsschicht 4 gebildet ist. Eine zweite
Isolierschicht (Schutzisolierschicht) 5 ist auf der ersten
Aluminium-Verbindungsschicht 4 gebildet. Weiter sind eine Bond
flächenelektrode 6 zur Verbindung mit einem externen Anschluß
(Leiter) 23b, eine Bondflächenöffnung 7, eine elastische Iso
lierschicht 10, eine Öffnung 11 der elastischen Isolierschicht
10 und ein Bonddraht 24 zur Verbindung mit dem externen
Anschluß (Leiter) 23b vorgesehen. Die Oberfläche der elasti
schen Isolierschicht 10 ist mit einem Gießharzmaterial ver
gossen.
Die auf der Oberfläche des Halbleitersubstrates 1 gebildete
Einrichtung kann eine andere Einrichtung als ein DRAM oder SRAM
sein, etwa ein EPROM (löschbarer programmierbarer Nur-Lese-
Speicher), ein E2PROM (elektrisch löschbarer programmierbarer
ROM), ein Mikrocomputerschaltkreis, eine logische CMOS-Schal
tungseinrichtung oder Bipolartransistor-Einrichtung.
Bei einer Halbleitereinrichtung nach den oben beschriebenen
Ausführungsformen wird die erste leitende Verbindungsschicht an
der Anschlußelektrode 6 nicht freigelegt, wodurch die Bildung
eines Loches verhindert wird, indem mindestens auf der Ober
fläche der ersten Isolierschicht 5 in der Nachbarschaft der
Anschlußelektrodenöffnung 7 eine elastische Isolierschicht 10
angeordnet ist und der Bonddraht die Anschlußelektrodenöffnung
7 bedeckt. Damit wird auch die Entstehung von Brüchen während
des Drahtbondens verhindert, so daß eine Halbleitereinrichtung
mit hoher Zuverlässigkeit erhalten wird.
Claims (12)
1. Halbleitereinrichtung mit
einem Halbleitersubstrat (1),
einer auf dem Halbleitersubstrat (1) gebildeten leitenden Ver bindungsschicht (4),
einer die leitende Verbindungsschicht (4) bedeckenden Schutz isolierschicht (5),
einer in der Schutzisolierschicht 5 gebildeten, die Oberfläche der leitenden Verbindungsschicht (4) in dem Gebiet, das eine Anschlußelektrode (6) wird, freilegenden Anschlußelektrodenöff nung (7),
einem Bonddraht (24) zum elektrischen Verbinden der leitenden Verbindungsschicht (4) mit einem externen Anschluß (23b), dadurch gekennzeichnet, daß
mindestens die Oberfläche der Schutzisolierschicht (5) in der Nachbarschaft der Anschlußelektrodenöffnung (7) und auf den inneren Randflächen der Anschlußelektrodenöffnung (7) mit einer elastischen Isolierschicht (10) bedeckt und
die Anschlußelektrodenöffnung (7) mit dem Bonddraht (24) ausge füllt ist.
einem Halbleitersubstrat (1),
einer auf dem Halbleitersubstrat (1) gebildeten leitenden Ver bindungsschicht (4),
einer die leitende Verbindungsschicht (4) bedeckenden Schutz isolierschicht (5),
einer in der Schutzisolierschicht 5 gebildeten, die Oberfläche der leitenden Verbindungsschicht (4) in dem Gebiet, das eine Anschlußelektrode (6) wird, freilegenden Anschlußelektrodenöff nung (7),
einem Bonddraht (24) zum elektrischen Verbinden der leitenden Verbindungsschicht (4) mit einem externen Anschluß (23b), dadurch gekennzeichnet, daß
mindestens die Oberfläche der Schutzisolierschicht (5) in der Nachbarschaft der Anschlußelektrodenöffnung (7) und auf den inneren Randflächen der Anschlußelektrodenöffnung (7) mit einer elastischen Isolierschicht (10) bedeckt und
die Anschlußelektrodenöffnung (7) mit dem Bonddraht (24) ausge füllt ist.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeich
net, daß die elastische Isolierschicht (10) eine Polyimidharz
oder Silikonharz-Isolierschicht aufweist.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch ge
kennzeichnet, daß die Schutzisolierschicht (5) mindestens eine
Isolierschicht aus der Gruppe der Materialien Siliziumoxid, Si
liziumnitrid oder Silizium-Säure-Nitrid aufweist.
4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, da
durch gekennzeichnet, daß die elastische Isolierschicht (10) an
der Stelle der Anschlußelektrodenöffnung (7) eine Öffnung (11)
aufweist, die innerhalb der Randwandung der Anschlußelektroden
öffnung (7) angeordnet ist.
5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, da
durch gekennzeichnet, daß die leitende Verbindungsschicht (4)
eine Aluminium-Verbindungsschicht aufweist.
6. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, da
durch gekennzeichnet, daß die leitende Verbindungsschicht (4)
eine Verbindungsschicht aus mindestens einem der Materialien
Refraktärmetall, Refraktärmetallsilizid und polykristallinem
Silizium aufweist.
7. Halbleitereinrichtung nach einem der Ansprüche 1 bis 6, da
durch gekennzeichnet, daß die Anschlußelektrodenöffnung (7)
eine Mehrzahl kleiner Öffnungen aufweist.
8. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4 oder
7, dadurch gekennzeichnet, daß die leitende Verbindungsschicht
(4) einen Aufbau aus einer Kombination einer Barrieremetall
schicht (309) unter Einschluß von Titan und einer Aluminiumle
gierungsschicht (310) aufweist.
9. Verfahren zur Herstellung einer Halbleitereinrichtung mit
den Schritten:
Bilden einer leitenden Verbindungsschicht (4) auf einem Halb leitersubstrat (1) mit einer Isolierschicht (3) dazwischen,
Bilden einer Schutzisolierschicht (5) einer vorbestimmten Dik ke auf der leitenden Verbindungsschicht (4),
Bilden einer Anschlußelektrodenöffnung (7) in der Schutziso lierschicht (5) zum Freilegen der Oberfläche der leitenden Ver bindungsschicht (4) in einem Gebiet, das die Anschlußelektrode (6) werden soll,
Bedecken der Oberfläche der Schutzisolierschicht (5) mindestens in der Umgebung der Anschlußelektrodenöffnung (7) und auf den inneren Oberflächen der Anschlußelektrodenöffnung (7) mit einer elastischen Isolierschicht (10),
Öffnen eines Abschnitts der elastischen Isolierschicht (10), die den Boden der Anschlußelektrodenöffnung (7) bedeckt, zum Freilegen eines Gebietes der Oberfläche der leitenden Verbin dungsschicht (4), das eine Anschlußelektrode (6) werden soll, Verbinden der Anschlußelektrode (6) mit einem externen Anschluß (23b) mittels Drahtbonden.
Bilden einer leitenden Verbindungsschicht (4) auf einem Halb leitersubstrat (1) mit einer Isolierschicht (3) dazwischen,
Bilden einer Schutzisolierschicht (5) einer vorbestimmten Dik ke auf der leitenden Verbindungsschicht (4),
Bilden einer Anschlußelektrodenöffnung (7) in der Schutziso lierschicht (5) zum Freilegen der Oberfläche der leitenden Ver bindungsschicht (4) in einem Gebiet, das die Anschlußelektrode (6) werden soll,
Bedecken der Oberfläche der Schutzisolierschicht (5) mindestens in der Umgebung der Anschlußelektrodenöffnung (7) und auf den inneren Oberflächen der Anschlußelektrodenöffnung (7) mit einer elastischen Isolierschicht (10),
Öffnen eines Abschnitts der elastischen Isolierschicht (10), die den Boden der Anschlußelektrodenöffnung (7) bedeckt, zum Freilegen eines Gebietes der Oberfläche der leitenden Verbin dungsschicht (4), das eine Anschlußelektrode (6) werden soll, Verbinden der Anschlußelektrode (6) mit einem externen Anschluß (23b) mittels Drahtbonden.
10. Verfahren zur Herstellung einer Halbleitereinrichtung nach
Anspruch 9, dadurch gekennzeichnet, daß der Schritt des Bedeckens
mit der elastischen Isolierschicht (10) durch Abscheiden
einer Isolierschicht vom Polyimidharztyp oder Silikonharztyp
ausgeführt wird.
11. Verfahren zur Herstellung einer Halbleitereinrichtung nach
Anspruch 9 oder 10, dadurch gekennzeichnet, daß der Schritt des
Drahtbondens unter Verwendung eines Bonddrahtes (24) mit einem
Kugeldurchmesser, der größer als der innere Durchmesser der
Anschlußelektrodenöffnung (7) ist, ausgeführt wird.
12. Verfahren zur Herstellung einer Halbleitereinrichtung nach
einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß der
Schritt des Bildens der Schutzisolierschicht (5) durch ein
Plasma-CVD-Verfahren unter Verwendung von SiH4-Gas und N2O-Gas
bei einer Temperatur von 300 bis 400°C ausgeführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP915791A JP2593965B2 (ja) | 1991-01-29 | 1991-01-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4201792A1 true DE4201792A1 (de) | 1992-08-06 |
DE4201792C2 DE4201792C2 (de) | 1996-05-15 |
Family
ID=11712788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19924201792 Expired - Fee Related DE4201792C2 (de) | 1991-01-29 | 1992-01-23 | Anschlußelektrodenstruktur und Verfahren zu deren Herstellung |
Country Status (4)
Country | Link |
---|---|
US (2) | US5430329A (de) |
JP (1) | JP2593965B2 (de) |
KR (1) | KR960002092B1 (de) |
DE (1) | DE4201792C2 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0587442A2 (de) * | 1992-09-10 | 1994-03-16 | Texas Instruments Incorporated | Drahtschweissen über einem aktiven Gebiet eines integrierten Bauelements |
EP0589678A2 (de) * | 1992-09-23 | 1994-03-30 | Dow Corning Corporation | Hermetischer Schutz für integrierte Schaltungen |
US6724093B2 (en) * | 2000-07-24 | 2004-04-20 | Koninklijke Philips Electronics N.V. | Semiconductor devices and their manufacture |
WO2005010988A1 (de) * | 2003-07-22 | 2005-02-03 | Infineon Technologies Ag | Elektronisches bauteil mit halbleiterchip und halbleiterwafer mit kontaktflecken, sowie verfahren zur herstellung derselben |
CN1855467B (zh) * | 2005-03-25 | 2011-06-15 | 三洋电机株式会社 | 半导体装置及其制造方法 |
WO2017210131A1 (en) * | 2016-06-02 | 2017-12-07 | Knowles Electronics, Llc | Method for protecting bond pads from corrosion and corresponding device |
Families Citing this family (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5543680A (en) * | 1993-10-20 | 1996-08-06 | Nec Corporation | Field emission type cathode structure for cathode-ray tube |
US5438022A (en) | 1993-12-14 | 1995-08-01 | At&T Global Information Solutions Company | Method for using low dielectric constant material in integrated circuit fabrication |
KR950019817A (ko) * | 1993-12-17 | 1995-07-24 | 이헌조 | 액정모듈의 수분방지용 패드 |
KR100372995B1 (ko) * | 1994-05-24 | 2003-03-31 | 히다치 가세고교 가부시끼가이샤 | 반도체기판위에목적하는패턴의수지막을형성하는방법,반도체칩,반도체패키지,및레지스트상박리액 |
KR100211070B1 (ko) * | 1994-08-19 | 1999-07-15 | 아끼구사 나오유끼 | 반도체 장치 및 그 제조방법 |
US6870272B2 (en) * | 1994-09-20 | 2005-03-22 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
JPH08162528A (ja) * | 1994-10-03 | 1996-06-21 | Sony Corp | 半導体装置の層間絶縁膜構造 |
US5971253A (en) | 1995-07-31 | 1999-10-26 | Tessera, Inc. | Microelectronic component mounting with deformable shell terminals |
US5871807A (en) * | 1995-08-14 | 1999-02-16 | Micron Display Technology, Inc. | Multiple level printing in a single pass |
US6284563B1 (en) * | 1995-10-31 | 2001-09-04 | Tessera, Inc. | Method of making compliant microelectronic assemblies |
US6211572B1 (en) * | 1995-10-31 | 2001-04-03 | Tessera, Inc. | Semiconductor chip package with fan-in leads |
KR0182503B1 (ko) * | 1995-12-30 | 1999-04-15 | 김광호 | 와이어 볼 보다 작은 본딩 창을 갖는 반도체 칩과 그 제조 방법 |
JP3526376B2 (ja) * | 1996-08-21 | 2004-05-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6635514B1 (en) * | 1996-12-12 | 2003-10-21 | Tessera, Inc. | Compliant package with conductive elastomeric posts |
US6251469B1 (en) | 1997-03-19 | 2001-06-26 | International Business Machines, Corporation | Method of rendering a substrate selectively non-wettable chip carrier with enhanced wire bondability |
US5976964A (en) | 1997-04-22 | 1999-11-02 | Micron Technology, Inc. | Method of improving interconnect of semiconductor device by utilizing a flattened ball bond |
US6093894A (en) * | 1997-05-06 | 2000-07-25 | International Business Machines Corporation | Multiconductor bonded connection assembly with direct thermal compression bonding through a base layer |
EP0905495A1 (de) * | 1997-09-29 | 1999-03-31 | EM Microelectronic-Marin SA | Schutzschicht für integrierte Schaltungsanordnungen und Verfahren zu deren Herstellung |
JPH11111753A (ja) * | 1997-10-01 | 1999-04-23 | Mitsubishi Electric Corp | 半導体装置 |
JP3603296B2 (ja) * | 1997-11-11 | 2004-12-22 | ソニー株式会社 | 半導体装置の製造方法 |
US6137155A (en) * | 1997-12-31 | 2000-10-24 | Intel Corporation | Planar guard ring |
TW410392B (en) * | 1998-01-23 | 2000-11-01 | Rohm Co Ltd | Damascene interconnection and semiconductor device |
TW411602B (en) * | 1998-02-07 | 2000-11-11 | Winbond Electronics Corp | Semiconductor manufacturing process and its structure which can prevent bonding pad fall-off due to the plug process |
US5942800A (en) * | 1998-06-22 | 1999-08-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stress buffered bond pad and method of making |
JP2974022B1 (ja) | 1998-10-01 | 1999-11-08 | ヤマハ株式会社 | 半導体装置のボンディングパッド構造 |
US6303977B1 (en) * | 1998-12-03 | 2001-10-16 | Texas Instruments Incorporated | Fully hermetic semiconductor chip, including sealed edge sides |
US6444295B1 (en) * | 1998-12-29 | 2002-09-03 | Industrial Technology Research Institute | Method for improving integrated circuits bonding firmness |
US6297160B1 (en) | 1999-03-12 | 2001-10-02 | Taiwan Semiconductor Manufacturing Company | Application of pure aluminum to prevent pad corrosion |
TW444252B (en) * | 1999-03-19 | 2001-07-01 | Toshiba Corp | Semiconductor apparatus and its fabricating method |
DE19944304C2 (de) * | 1999-09-15 | 2001-09-20 | Infineon Technologies Ag | Strukturierung von Kontaktflächen in Mehrlagen-Metallisierungen von Halbleiterbauelementen |
US6415973B1 (en) * | 2000-07-18 | 2002-07-09 | Chartered Semiconductor Manufacturing Ltd. | Method of application of copper solution in flip-chip, COB, and micrometal bonding |
US6580107B2 (en) * | 2000-10-10 | 2003-06-17 | Sanyo Electric Co., Ltd. | Compound semiconductor device with depletion layer stop region |
KR100636259B1 (ko) * | 2001-12-07 | 2006-10-19 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
JP3943416B2 (ja) * | 2002-03-07 | 2007-07-11 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP2003303848A (ja) * | 2002-04-12 | 2003-10-24 | Nec Compound Semiconductor Devices Ltd | 半導体装置 |
JP2004055628A (ja) * | 2002-07-17 | 2004-02-19 | Dainippon Printing Co Ltd | ウエハレベルの半導体装置及びその作製方法 |
US20040102022A1 (en) * | 2002-11-22 | 2004-05-27 | Tongbi Jiang | Methods of fabricating integrated circuitry |
KR100497193B1 (ko) * | 2002-12-17 | 2005-06-28 | 동부아남반도체 주식회사 | 반도체 소자의 본딩 패드와 이의 형성 방법 |
JP2006518944A (ja) * | 2003-02-25 | 2006-08-17 | テッセラ,インコーポレイテッド | バンプを有するボールグリッドアレー |
US6927156B2 (en) * | 2003-06-18 | 2005-08-09 | Intel Corporation | Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon |
JP3666495B2 (ja) * | 2003-06-27 | 2005-06-29 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US7919864B2 (en) * | 2003-10-13 | 2011-04-05 | Stmicroelectronics S.A. | Forming of the last metallization level of an integrated circuit |
US20050253245A1 (en) * | 2004-05-12 | 2005-11-17 | Mark Lynch | Package design and method for electrically connecting die to package |
US8552559B2 (en) * | 2004-07-29 | 2013-10-08 | Megica Corporation | Very thick metal interconnection scheme in IC chips |
KR101357765B1 (ko) * | 2005-02-25 | 2014-02-11 | 테세라, 인코포레이티드 | 유연성을 갖는 마이크로 전자회로 조립체 |
US8791006B2 (en) * | 2005-10-29 | 2014-07-29 | Stats Chippac, Ltd. | Semiconductor device and method of forming an inductor on polymer matrix composite substrate |
US8669637B2 (en) * | 2005-10-29 | 2014-03-11 | Stats Chippac Ltd. | Integrated passive device system |
US8158510B2 (en) | 2009-11-19 | 2012-04-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming IPD on molded substrate |
US8409970B2 (en) | 2005-10-29 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of making integrated passive devices |
US8188590B2 (en) | 2006-03-30 | 2012-05-29 | Stats Chippac Ltd. | Integrated circuit package system with post-passivation interconnection and integration |
KR100729360B1 (ko) * | 2006-04-05 | 2007-06-15 | 삼성전자주식회사 | 반도체 장치의 커패시터 구조체 및 그 제조 방법 |
US8022552B2 (en) | 2006-06-27 | 2011-09-20 | Megica Corporation | Integrated circuit and method for fabricating the same |
US7749886B2 (en) | 2006-12-20 | 2010-07-06 | Tessera, Inc. | Microelectronic assemblies having compliancy and methods therefor |
US8193636B2 (en) * | 2007-03-13 | 2012-06-05 | Megica Corporation | Chip assembly with interconnection by metal bump |
JP5034740B2 (ja) * | 2007-07-23 | 2012-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2009130271A (ja) * | 2007-11-27 | 2009-06-11 | Panasonic Corp | 半導体装置とその製造方法 |
DE112009005044B4 (de) * | 2009-07-08 | 2014-04-30 | Toyota Jidosha Kabushiki Kaisha | Halbleitervorrichtung und Verfahren zu deren Herstellung |
US20120267779A1 (en) * | 2011-04-25 | 2012-10-25 | Mediatek Inc. | Semiconductor package |
US9245828B2 (en) | 2012-07-11 | 2016-01-26 | Mindspeed Technologies, Inc. | High speed signal conditioning package |
MY181531A (en) | 2013-01-18 | 2020-12-25 | Mimos Berhad | Method of fabricating a bond pad in a semiconductor device |
US9433083B2 (en) | 2014-04-04 | 2016-08-30 | Macom Technology Solutions Holdings, Inc. | Edge mount connector arrangement with improved characteristic impedance |
JP2017112225A (ja) * | 2015-12-16 | 2017-06-22 | シャープ株式会社 | 半導体装置 |
US11024592B2 (en) * | 2019-10-18 | 2021-06-01 | Nanya Technology Corporation | Semiconductor device with spacer over sidewall of bonding pad and method for preparing the same |
US11355460B1 (en) | 2020-12-07 | 2022-06-07 | Infineon Technologies Ag | Molded semiconductor package with high voltage isolation |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01220850A (ja) * | 1988-02-29 | 1989-09-04 | Sharp Corp | 半導体装置の電極構造 |
JPH01241832A (ja) * | 1988-03-23 | 1989-09-26 | Rohm Co Ltd | 電子部品におけるワイヤボンディング構造 |
JPH027435A (ja) * | 1988-06-25 | 1990-01-11 | Nec Corp | 金属パンプ電極を有する半導体装置 |
JPH02294037A (ja) * | 1989-05-09 | 1990-12-05 | Matsushita Electron Corp | 半導体装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5232263A (en) * | 1975-09-05 | 1977-03-11 | Hitachi Ltd | Semiconductor manufacturing process |
JPS56150830A (en) * | 1980-04-25 | 1981-11-21 | Hitachi Ltd | Semiconductor device |
JPS59172757A (ja) * | 1983-03-22 | 1984-09-29 | Matsushita Electronics Corp | 半導体装置 |
US4845543A (en) * | 1983-09-28 | 1989-07-04 | Hitachi, Ltd. | Semiconductor device and method of manufacturing the same |
JPS61199046U (de) * | 1985-05-31 | 1986-12-12 | ||
US4723197A (en) * | 1985-12-16 | 1988-02-02 | National Semiconductor Corporation | Bonding pad interconnection structure |
JPS63283040A (ja) * | 1987-05-15 | 1988-11-18 | Toshiba Corp | 半導体装置 |
JPH0727921B2 (ja) * | 1987-07-31 | 1995-03-29 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH01308036A (ja) * | 1988-06-07 | 1989-12-12 | Toshiba Corp | ボンデイングパッド及びその製造方法 |
JPH0281743A (ja) * | 1988-09-19 | 1990-03-22 | Stanley Electric Co Ltd | 車両の前照灯制御装置 |
JP2576626B2 (ja) * | 1989-04-24 | 1997-01-29 | 日本電気株式会社 | ボールボンディング用電極を備えた半導体装置 |
US5293073A (en) * | 1989-06-27 | 1994-03-08 | Kabushiki Kaisha Toshiba | Electrode structure of a semiconductor device which uses a copper wire as a bonding wire |
JPH03184343A (ja) * | 1989-12-13 | 1991-08-12 | Sony Corp | 半導体装置の製造方法 |
JPH03184340A (ja) * | 1989-12-13 | 1991-08-12 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1991
- 1991-01-29 JP JP915791A patent/JP2593965B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-21 KR KR1019920000819A patent/KR960002092B1/ko not_active IP Right Cessation
- 1992-01-23 DE DE19924201792 patent/DE4201792C2/de not_active Expired - Fee Related
-
1994
- 1994-05-26 US US08/249,679 patent/US5430329A/en not_active Expired - Lifetime
-
1995
- 1995-04-03 US US08/416,130 patent/US5525546A/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01220850A (ja) * | 1988-02-29 | 1989-09-04 | Sharp Corp | 半導体装置の電極構造 |
JPH01241832A (ja) * | 1988-03-23 | 1989-09-26 | Rohm Co Ltd | 電子部品におけるワイヤボンディング構造 |
JPH027435A (ja) * | 1988-06-25 | 1990-01-11 | Nec Corp | 金属パンプ電極を有する半導体装置 |
JPH02294037A (ja) * | 1989-05-09 | 1990-12-05 | Matsushita Electron Corp | 半導体装置 |
Non-Patent Citations (5)
Title |
---|
Jackson, R.L. et al.: Afterglow Chemical Vapor Deposition of SiO2. In: Solid State Technology, April 1987, pp. 107-111 * |
JP 01220850 A. In: Patents Abstracts of Japan, E-853, 30.11.1989, Vol. 13, Nr. 539 * |
JP 01241832 A. In: Patents Abstracts of Japan, E-864, 20.12.1989, Vol. 13, No. 578 * |
JP 02007435 A. In: Patents Abstracts of Japan, E-904, 16.3.1990, Vol. 14, No. 142 * |
JP 02294037 A. In: Patents Abstracts of Japan, E-1035, 19.2.1991, Vol. 15, No. 70 * |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0587442A2 (de) * | 1992-09-10 | 1994-03-16 | Texas Instruments Incorporated | Drahtschweissen über einem aktiven Gebiet eines integrierten Bauelements |
EP0587442A3 (de) * | 1992-09-10 | 1994-08-03 | Texas Instruments Inc | |
EP0589678A2 (de) * | 1992-09-23 | 1994-03-30 | Dow Corning Corporation | Hermetischer Schutz für integrierte Schaltungen |
EP0589678A3 (de) * | 1992-09-23 | 1995-04-12 | Dow Corning | Hermetischer Schutz für integrierte Schaltungen. |
US5825078A (en) * | 1992-09-23 | 1998-10-20 | Dow Corning Corporation | Hermetic protection for integrated circuits |
US6724093B2 (en) * | 2000-07-24 | 2004-04-20 | Koninklijke Philips Electronics N.V. | Semiconductor devices and their manufacture |
WO2005010988A1 (de) * | 2003-07-22 | 2005-02-03 | Infineon Technologies Ag | Elektronisches bauteil mit halbleiterchip und halbleiterwafer mit kontaktflecken, sowie verfahren zur herstellung derselben |
CN1855467B (zh) * | 2005-03-25 | 2011-06-15 | 三洋电机株式会社 | 半导体装置及其制造方法 |
WO2017210131A1 (en) * | 2016-06-02 | 2017-12-07 | Knowles Electronics, Llc | Method for protecting bond pads from corrosion and corresponding device |
Also Published As
Publication number | Publication date |
---|---|
US5430329A (en) | 1995-07-04 |
DE4201792C2 (de) | 1996-05-15 |
JPH04271132A (ja) | 1992-09-28 |
US5525546A (en) | 1996-06-11 |
KR960002092B1 (ko) | 1996-02-10 |
KR920015496A (ko) | 1992-08-27 |
JP2593965B2 (ja) | 1997-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4201792C2 (de) | Anschlußelektrodenstruktur und Verfahren zu deren Herstellung | |
DE4128421C2 (de) | Elektrische Verbindung einer integrierten Halbleitervorrichtung und Herstellungsverfahren für dieselbe | |
DE4234666C2 (de) | Verbindungsstruktur und Herstellungsverfahren dafür | |
DE4207916C2 (de) | Verbindungsstruktur einer integrierten Halbleiterschaltungseinrichtung | |
DE4118165C2 (de) | Herstellungsverfahren für eine Halbleitereinrichtung mit Schutzisolierschicht | |
DE3916228C2 (de) | Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung | |
DE4303401C2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102012104270B4 (de) | Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente | |
DE102013101935B4 (de) | Schutzschichten für leitfähige Pads und Verfahren zu deren Ausbildung | |
DE102013022519B3 (de) | Halbleitervorrichtung und Verfahren zum Ausbilden einer Halbleitervorrichtung | |
KR960005558B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
DE102013106577A1 (de) | Package-in-Packages und Verfahren zu ihrer Herstellung | |
DE102014115174B4 (de) | Halbleitervorrichtung mit einer korrosionsbeständigen metallisierung und verfahren zu ihrer herstellung | |
DE10224775A1 (de) | Halbleitervorrichtung | |
DE102007063820B3 (de) | Vertikaler Halbleiterleistungsschalter und Verfahren zu dessen Herstellung | |
DE3116406A1 (de) | Halbleiteranordnung | |
DE102013108704B4 (de) | Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung | |
DE102015120547A1 (de) | Halbleiterbauelement, Leistungshalbleiterbauelement und Verfahren zum Verarbeiten eines Halbleiterbauelements | |
DE4214391A1 (de) | Verbindungsstrukturen fuer integrierte halbleiterschaltkreise und verfahren zum herstellen der verbindungsstrukturen | |
DE102018105462A1 (de) | Halbleitervorrichtung, die ein bondpad und einen bonddraht oder -clip enthält | |
DE102017200452B4 (de) | Verfahren zur Fertigung einer Halbleitervorrichtung | |
DE102011050953A1 (de) | Leiterbahnen und Anschlussflächen und Verfahren zu deren Herstellung | |
DE10051599A1 (de) | Halbleitervorrichtung mit einer verbesserten Kontaktstiftstruktur und Verfahren zur Herstellung derselben | |
DE10056869B4 (de) | Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben | |
DE102017109218B4 (de) | Mehrschichtige Metallpads und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |