DE3116406A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE3116406A1
DE3116406A1 DE19813116406 DE3116406A DE3116406A1 DE 3116406 A1 DE3116406 A1 DE 3116406A1 DE 19813116406 DE19813116406 DE 19813116406 DE 3116406 A DE3116406 A DE 3116406A DE 3116406 A1 DE3116406 A1 DE 3116406A1
Authority
DE
Germany
Prior art keywords
nitride film
film
outside
exposed
polyimide resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813116406
Other languages
English (en)
Inventor
Kazuhiro Fuchu Tokyo Tsurumaru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3116406A1 publication Critical patent/DE3116406A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

W V k * W * * WMWkACr* * ·
( .**>«· to vw 0· · « «ft*
Die Erfindung betrifft eine Halbleiteranordnung der in Kunstharz eingeformten Bauart mit hoher Zuverlässigkeit, d.h. mit hoher Widerstandsfähxgkext gegenüber Feuchtigkeit.
Eine Halbleiteranordnung der in Kunstharz eingeformten Bauart, bei der ein mit Drähten verbundenes Halbleiterelement auf einem Leitungsrahmen mittels eines Harzes, wie z.B. Epoxyharz, eingeformt und abgedichtet wird, hat die Vorteile, daß ihr Verpackungs- und Eingießungsaufbau einfach ist und daß sie bei geringen Kosten herstellbar ist. Die Halbleiteranordnung hat jedoch den Nachteil, daß sie ein geringeres Widerstandsvermögen gegenüber Feuchtigkeit hat als ein Gehäuse in Keramikbauart. Genau-.er gesagt, da ein Harz eine solche Eigenschaft besitzt, daß es den Durchgang von Feuchtigkeit durch das Material ermöglicht, dringt die Feuchtigkeit von der Außenseite des Gehäuses durch das Harz in das Gehäuse ein, so daß sie das auf der Oberfläche des Halbleiterelementes ausgebildete Anschlußteil aus Aluminium befeuchtet und korrodiert, bis die elektrische Verbindung Beeinträchtigt oder sogar unterbrochen wird, was die Lebensdauer der Halbleiteranordnung verkürzt und seine Zuverlässigkeit herabsetzt.
Unter Berücksichtigung dieser Gegebenheiten hat man bereits daran gedacht, die Oberfläche des Halbleiterelementes eines aus Harz geformten Gehäuses mit einem Nitridfilm als Passivierungsschicht auszubilden, so daß die Feuchtigkeit, die in das Harz eingedrungen ist, die Oberfläche des Halbleiterelementes nicht befeuchten kann. Fig. 1 zeigt ein Beispiel einer derartigen Ausführungsform, die in der Weise ausgebildet worden ist, daß man einen Siliziumoxid (SiO2)-Film 2 und ein Aluminiumanschlußteil 3 auf einem Halbleiterelement 1 ausbildet, das im wesentlichen aus Silizium (Si) be-
steht, daß man einen Phosphorglasfilm (PSG) H auf dem Siliziumoxidfilm 2 und dem Alumxniumanschlußteil 3 ausbildet, daß man einen Nitrid (Si3N1^)-FiIm 5 auf dem Phosphorglasfilm 4 ausbildet und sie mit einem Harz 6 einformt. Durch die Herstellung eines derartigen Nitridfilmes 5 wird etwaige Feuchtigkeit, die durch das Harz 6 durchgedrungen ist, daran gehindert, in den Nitridfilm 5 einzudringen, so daß verhindert werden kann, daß sie die Oberfläche des Halbleiterelementes 1 direkt befeuchtet.
Es hat sich jedoch herausgestellt, daß keine ausreichende Zuverlässigkeit oder Widerstandsfähxgkeit gegenüber Feuchtigkeit erreicht werden kann, auch wenn die HaIbleiteranordnung in der beschriebenen Weise ausgebildet wird. Der Grund hierfür wird nachstehend erläutert. Wegen des unzureichenden Haftungsvermügens zwischen dem Harz 6 und dem Nitridfilm 5 der oben beschriebenen Art wird zwischen dem Harz 6 und dem Nitridfilm 5 ein Abstand ausgebildet, in dem die durch das Harz 6 eingedrungene Feuchtigkeit bleibt, bis sie gespeichert ist. Da darüber hinaus der Nitridfilm 5 nicht auf dem Anschlußteil 3 zum Anbonden eines Drahtes 7 ausgebildet werden kann, liegt das Anschlußteil 3 gegenüber dem Harz 6 frei, und der Nitridfilm 5 befindet sich mit seiner Stirnfläche in der Nähe des Anschlußteiles 3. Infolgedessen wird die Feuchtigkeit entweder im Zwischenraum zwischen dem Nitridfilm und dem Harz gespeichert oder die durch den Zwischenraum hindurchdringende Feuchtigkeit bewegt sich von der Stirnfläche des Nitridfilmes nach oben zur Oberfläche des Anschlußteiles, bis es das Anschlußteil korrodiert. Insbesondere in dem Falle, wenn ein Phosphorglasfilm H verwendet wird, wie es in Fig. 1 dargestellt ist, liegt der Phosphorglasfilm H mit seiner Stirnfläche gegenüber dem Anschlußteil 3 frei. Infolge-
dessen reagiert die Feuchtigkeit, die durch das Harz und den genannten freiliegenden Phosphorglasfilm durchgedrungen ist, in der Weise, daß sie Phosphorsäure entstehen läßt, durch welche das Anschlußteil korrodiert wird. Um dies zu verhindern, ist es ausreichend, den Nitridfilm 5 auch auf dem Draht und dem Anschlußteil auszubilden. Es ist jedoch fast unmöglich, den Nitridfilm unter der Bedingung auszubilden, daß der Draht angeschlossen ist, da der Nitridfilm mit einem Plasmaverfahren hergestellt wird.
Obwohl der Nitridfilm 5 bei dem Beispiel gemäß Fig. 1 auf dem Phosphorglasfilm 1I ausgebildet wird, hat sich dabei herausgestellt, daß die Halbleiteranordnung, bei der der Nitridfilm direkt auf dem Siliziumoxidfilm 2 ausgebildet wird, ebenfalls eine Korrosion des Anschlußteiles zeigt. In diesem Falle reagieren eine Verunreinigung (in Form von Ionen) im Harz 6 und die Feuchtigkeit, so daß sich Korrosion ausbildet.
Aufgabe der Erfindung ist es daher, eine Halbleiteranordnung der in Rede stehenden Art zu schaffen, die eine größere Lebensdauer und verbesserte Zuverlässigkeit aufweist.
Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. Die Zeichnung zeigt in
Fig. 1 einen Schnitt zur Erläuterung eines Teiles einer Halbleiteranordnung, von deren Aufbau die Erfindung ausgeht;
Fig. 2 einen Schnitt zur Erläuterung des gesamten Aufbaus einer Halbleiteranordnung gemäß einer ersten Ausführungsform der Erfindung;
Fig. 3 eine vergrößerte Darstellung im Schnitt zur
Erläuterung eines Teiles der Halbleiteranordnung nach Fig. 2 ;
Fig. H bis 8 eine Reihe von Schnitten zur Erläuterung des Herstellungsverfahrens für eine Halbleiter
anordnung nach Fig. 2;
Fig. 9 eine vergrößerte Darstellung im Schnitt zur Erläuterung eines Teiles einer Halbleiteranordnung . gemäß einer anderen Ausführungsform der Erfindung;
Fig. 10 eine vergrößerte Darstellung im Schnitt zur Erläuterung eines Teiles einer Halbleiteranordnung ■ gemäß einer weiteren Ausführungsform der Erfindung ;
Fig. 11 und 12 Schnitte zur Erläuterung des Herstellungsverfahrens der Halbleiteranordnung nach Fig. 10;
Fig. 13 eine vergrößerte Darstellung im Schnitt zur Erläuterung eines Teiles einer Halbleiteranordnung gemäß einer weiteren Ausführungsform der Erfindung; und in
Fig. 14 und 15 Vergrößerte Darstellungen im Schnitt zur Erläuterung von Teilen von Halbleiteranordnungen gemäß einer weiteren Ausführungsform der Erfindung.
Vwv WV «it- «t K
Fig. 2 zeigt einen Schnitt zur Erläuterung einer ersten Ausführungsform der Erfindung. Ein Halbleiterelement 10, bei dem eine integrierte Schaltung im wesentlichen aus einer Silizium (Si)-Schicht ausgebildet ist, ist unter Verwendung eines eutektischen Au-Si-Kristalls oder von Ao-Paste 13 mit einer Fahne 12 eines Leitungsrahmens aus Metall, wie z.B. Kovar, verbunden. Eine Vielzahl von Anschlußelementen, die auf der Oberfläche des Halbleiterelementes 10 ausgebildet sind, sind so angeordnet, daß sie mit Leitungen 14 des Leitungsrahmens 11 über Metalldrähte 15 verbunden sind. Andererseits ist das Halbleiterelement 10 an seiner Oberfläche mit einem Polyimidharzfilm 21 bedeckt. Außerdem sind das Halbleiterelement 10 und die metallischen Leitungen 12 und Ik mit einem abdichtenden Harz 16 zu einer integralen Anordnung eingeformt und eingeschlossen.
Der Oberflächenteil des Halbleiterelementes 1Ö ist im einzelnen in Fig. 3 dargestellt. Wie aus der Zeichnung ersichtlich, ist auf der Oberfläche des Halbleiterelementes 10, wie es an sich bekannt ist, ein Siliziumoxid (SiO»)-Film 17 ausgebildet, mit dem die Oberfläche des Halbleiterelementes geschützt werden soll. Außerdem ist der Siliziumoxidfilm 17 darauf mit einer Aluminiumver-5 drahtung, die in Form eines vorgegebenen Musters geätzt ist, und mit einem Anschlußteil 18 versehen, das in einem Teil davon vorhanden ist. Die Oberseite des so hergestellten Elementes ist außerdem mit einem Phosphorglasfilm 19 und einem Nitridfilm 20 ausgestattet. Der Phosphorglasfilm 19 wird verwendet, um Na-Ionen oder dergleichen, die im Siliziumoxidfilm 17 enthalten sind, durch die Wirkung des Phosphors zurückzuhalten, um damit zu verhindern, daß die Eigenschaften des Halbleiterelementes , die sich sonst ayis den Bewegungen der Na Ionen oder dergleichen innerhalb des Siliziumoxidfilmes
.-.- ,-.: · .: 311640P
ergeben könnten, unstabil werden. Andererseits hat der Nitridfilm 20 die Eigenschaft, Feuchtigkeit abzustoßen, die von der Außenseite her in das Element eindringen wird, um dadurch zu verhindern, daß die Feuchtigkeit das Element befeuchtet, und um den Phosphorglasfilm 19 zu schützen, der relativ schwach gegenüber dem Angriff der Feuchtigkeit ist. Obwohl der Phosphorglasfilm 19 und der Nitridfilm 20 auf der gesamten Oberfläche des Elementes 10 ausgebildet sind, werden darüber hinaus ihre Teile, die dem Anschlußteil 18 entsprechen, so mit einem Ätzverfahren oder dergleichen entfernt, daß ihre Oberflächen zur Außenseite frei liegen, und der Metalldraht 15 wird in der dargestellten Weise an die freiliegende Oberfläche angebondet. Da außerdem der Polyimidharzfilm 21 (aus Polyimid-Isoindolochinazolinedion) auf der so hergestellten Anordnung in der Weise ausgebildet, daß er nicht nur die obere Oberfläche des Nitridfilmes 20 bedeckt, die im wesentlichen die gesamte Oberfläche des Elementes einnimmt, sondern auch das Anschlußteil 18, an das der Draht angeschlossen bzw. angebondet ist.
Mit dem Bezugszeichen 12 und 16 sind in Fig. 3 die Fahne des Leitungsrahmens und das abdichtende Harz bezeichnet, . das auf die jeweilige Außenseite des Polyxmxdharzfilmes 21 in gleicher Weise aufgeformt ist, wie es in Fig. 2 dargestellt ist.
Wenn die Halbleiteranordnung dieser Ausführungsform einen Aufbau der hier beschriebenen Art besitzt, so wird das Harz 16. auf den Nitridfilm 2 0 über das Polyiir.idharz aufgeformt, das ein ausreichendes Haftungsvermögen sowohl gegenüber dem Abdichtungsharz als auch dein Nitridfilm besitzt. Infolgedessen ist das Haftungsvermöger. zwischen dem Harz 16 und dem Polyxmxdharzfilm 21 so ausgezeichnet daß keinerlei Zwischenraum 'entsteht, nicht nur zwir.cher,
ihnen, sondern auch zwischen dem Polyimidharzfilm 21 und dem Nitridfilm 20. Infolgedessen bleibt die Feuchtigkeit, die durch das Harz 16 nach innen eingedrungen ist, weder zwischen dem Harz 16 und dem Polyimidharzfilm 21 noch zwischen dem Polyimidharzfilm 21 und dem Nitridfilm 20, bis es einen verteilten Zustand an der Außenseite des Nitridfilmes 20 und des Polyimidharzfilmes annimmt. Infolgedessen fließt derartige Feuchtigkeit nicht auf dem Nitridfilm nach oben zur Oberfläche des Anschlußteiles 18, so daß wenig Wasser die Oberfläche des Anschlußtei]es 18 benetzt. Da das Anschlußteil 18 mit dem Polyimidharzfilm 21 überzogen ist, so daß es nicht direkt mit dem Harz 16 in Kontakt steht, ist es gleichzeitig so, daß die durch das Harz 16 eingetretene Feuchtigkeit nicht direkt zur Oberfläche des Anschlußteiles 18 durchdringt, so daß auch verhindert werden kann, daß das Wasser die Oberfläche des Anschlußteiles in dieser Richtung benetzt oder befeuchtet. Somit kann der Korrosions-Verhinderungseffekt beim Anschlußteil in erheblicher Weise gesteigert werden, so daß sich die Lebensdauer des Halbleiters verlängern und seine Zuverlässigkeit verbessern lassen.
Das Verfahren zur Herstellung der Halbleiteranordnung 5 gemäß Fig. 2 und 3 ist nachstehend unter Bezugnahme auf Fig. H bis 8 näher erläutert. Fig. 4 zeigt eine Halbleiteranordnung, die eine N~-leitende Epitaxial-Halbleiterschicht 31 aufweist, die auf einem P-leitenden Halbleitersubstrat 30 ausgebildet ist, um einen bipolaren Transistor bei der zu beschreibenden Ausführungsform zu bilden. Der auf der Oberfläche des Elementes 10 ausgebildete Siliziumoxidfilm 17 wird mit einer Ätzbehandlung mit Löchern in denjenigen Bereichen ausgebildet, die den entsprechenden Bereichen der·Basis B, 35
311640-
des Emitters E und des Kollektors C des Elementes 10 entsprechen, sowie mit Verdrahtungen 18a, 18b und 18c, die an die entsprechenden Bereiche von Basis B, Emitter E bzw. Kollektor C angeschlossen sind, und zwar durch Vakuuinverdampfung und Ätzbehandlung. Außerdem wird auf diese Verdrahtungen 18a, 18b und 18c über die gesamte Oberfläche des Elementes der Phosphorglasfilm 19 aufgebracht, wie es in Fig. 5 dargestellt ist, auf den der Nitridfilm 20 mit einem Plasmaverfahren ausgebracht wird, wie es in 0 Fig. 6 angedeutet ist. Danach werden die Teile, die den Anschlußteilen 18 entsprechen, an den Enden der entsprechenden Verdrahtungen 18a, 18b und 18c an einer ihrer Seiten mit einem photolithographischen Verfahren weggeätzt, so daß Löcher gebildet werden, um die Oberfläche der Anschlußteile 18 zur Außenseite freizulegen. Das so hergestellte Element 10 wird an die Fahne 12 des Leitungsrahmens 11 als Pille angebondet, wie es in Fig. dargestellt ist, und zwar mit einer eutektischen Au-Si-Legierung oder Ag-Paste 13, während die Leitungen IU des Leitungsrahmens 11 und die Anschlußteile 18 mit Drähten 15 verbunden werden. Nachdem diese Verbindungen ausgeführt sind, wird das Element 10 mit einer Vergießungs-Behandlung mit dem Polyimidharz 21 in der Weise überzogen, daß die obere Oberfläche des Elementes 10 bedeckt wird, wie es in Fig. 8 dargestellt ist, um auf diese Weise den Polyimidharzfilm 21 auf dem Nitridfilm 20 und den Anschlußteilen 18 auszubilden, wie es in vergrößertem Maßstab in den Fig. 8 und 3 dargestellt ist. Danach wird die so aufgebaute Anordnung mit dem Harz 16 eingeformt und abdichtend eingegossen, und zwar unter Verwendung eines herkömmlichen Übertragungs- Formverfahrens, so daß der Halbleiter gemäß Fig. 2 hergestellt werden kann.
Nachstehend werden weitere Ausführungsformen der Erfindung näher erläutert.
Fig. 9 zeigt eine weitere Ausführungsform, bei der der Polyimidharzfilm 21 nur beim AnschluBteil ausgebildet ist, d.h. beim Anschlußteil 18 und seinem Umfangsteil 18d. Nur der Anschlußteil der Halbleiteranordnung, die in gleicher Weise wie bei der Ausführungsform nach Fig. 7 ausgebildet ist, wird beispielsweise mit einer kleinen Menge an Polyimidharz vergossen, um dadurch den Polyimidharzfilm 21 in dem Bereich auszubilden, der zumindest das Anschlußteil des Nitridfilmes 20 umgibt. Bei der bislang beschriebenen Ausführungsform hat ein solches anderes Teil als das Anschlußteil, das nicht mit dem Polyimidharzfilm 21 ausgebildet ist, ein so verschlechtertes Haftungsvermögen zwischen dem Harz 16 und dem Nitridfilm 20, das ähnlich dem der Ausführungsform nach Fig. 1 ist, bei dem ein Zwischenraum ausgebildet ist, der Feuchtigkeit speichert. Da jedoch keinerlei Zwischenraum von dem bestehenden Polyimidharzf ilm 21 gebildet wird, so daß etwaiges gespeichertes Wasser, wenn überhaupt vorhanden, daran gehindert werden kann, am Umfang des Anschlußteiles 18 zum.Anschlußteil 18 hin zu fließen. Infolgedessen kann verhindert werden, daß das Wasser die Oberfläche des Anschlußteiles 18 befeuchtet oder benetzt, um dadurch die Lebensdauer und die Zuverlässigkeit hinsichtlich der Feuchtigkeitsbeständigkeit der Anordnung zu verbessern. Dabei wird bei der hier beschriebenen Ausführungsform in wirksamer VJeise für eine Verringerung der Kosten gesorgt, da nur eine kleine Menge an Polyimidharz ausreichend ist.
'**:: :' V.- 31 1 6 A O
Fig. 10 zeigt eine weitere Ausführungsform, bei der ein andres Teil als die Oberfläche des Anschlußteiles mit dem Polyimidharzfilm 21 ausgebildet ist. Das Herstellungsverfahren ist im einzelnen in Fig. 11 und 12 genauer dargestellt; dabei wird das Element 10 an seiner Oberfläche zunächst mit dem Phosphorglasfilm 19 und dem Nitridfilm 20 sowie in dem Bereich, der dem Anschlußteil 18 entspricht, mit einem Loch versehen, um damit die Oberfläche des Anschlußteiles partiell zur Außenseite hin freizulegen. Danach wird das Element sofort über seine gesamte Oberfläche mit dem Polyimidharzfilm 21 versehen. Anschließend wird der Teil des Polyimidharzfilmes 21, der dem Anschlußteil 18 entspricht, mit einem photolithographischen Verfahren in der Weise geätzt, daß es eine etwas geringere Größe als die Löcher von Phosphorglasfilm 19 und Nitridfilm 20 besitzt, so daß die Oberfläche des Anschlußteiles 18 wieder partiell zur Außenseite hin freigelegt wird. Es ist dann ausreichend, die Drähte 15 an das Anschlußteil 18 anzubonden und das Element 10 einzukapseln.
Im Ergebnis werden, wie in Fig. 10 und 12 dargestellt, nicht nur die obere Oberfläche des Nitridfilmes 20, sondern auch die Ätzstirnfläche 20a, welche das Anschlußteil 18 umgibt, mit dem Polyimidharzfilm 21 überzogen. Somit ist die vorliegende Ausführungsform so aufgebaut, daß die Oberfläche des mit einem Draht angebondeten Anschlußteiles 18 direkt mit dem Harz 16 verbunden ist. Da jedoch der Polyimidharzfilm 21 um das Anschlußteil ausgebildet ist, ist der freiliegende Bereich (mit Ausnahme dem des Drahtes) des Anschlußteiles so begrenzt, daß bemerkenswert wenig Wasser direkt die Oberfläche des Anschlußteiles durch das Harz befeuchtet bzw. benetzt.
In gleicher Weise wie bei der oben beschriebenen Ausführungsform benetzt darüber hinaus wenig Wasser die Oberfläche des Anschlußteiles durch die Zwischenräume zwischen dem Nitridfilm 20 und dem Harz 16 sowie zwischen dem Nitridfilm 20 und dem Polyimidharzfilm 21, so daß in gleicher Weise wie bei der oben beschriebenen Ausführungsform in wirksamer Weise.verhindert werden kann, daß das Anschlußteil korrodiert. Diese Ausführungsform ist vorteilhafter im Hinblick auf die Her-Stellungsschritte, da der Polyimidharzfilm 21 integral mit dem Element ausgebildet wird, bevor der Verpackungsoder Einkapselungsschritt einschließlich der Vorgänge zum Anbonden der Pille und der Drähte erfolgt.
Im Falle der vorliegenden Ausführungsform kann der Aufbau des Anschlußteiles so gemacht werden, wie es in Fig. 13 dargestellt ist. Genauer gesagt, nachdem der Polyimidharzfilm 21 in der beschriebenen Weise ausgebildet ist, wird der Metallfilm 18A aus Aluminium oder dergleichen wieder durch Vakuumverdampfung auf den Film 21 aufgebracht und wird dann einer Ätzbehandlung unterworfen, so daß das Anschlußteil 18 so dick ausgebildet wird, daß seine Oberfläche oberhalb des Polyimidharzfilmes 21 vorsteht. Somit läßt sich die Lebensdauer gegenüber Korrosionseinwirkungen durch die Vergrößerung der Dicke des Anschlußteiles 18 verlängern, so daß sich die Zuverlässigkeit entsprechend verbessern läßt.
Außerdem kann, wie in Fig. 14 dargestellt, die ERfindung auch auf ein Element Anwendung finden, bei dem eine Aluminiumverdrahtung 18e und das Anschlußteil 18 als Teil davon auf dem Siliziumoxidfilm 17, der die Oberfläche des Elementes 10 bedeckt, und auf dem Phosphorglasfilm 19 ausgebildet werben. Bei dieser Anwendung ist der Nitridfilm 20 nur auf dem Umfang des Anschlußteiles
311640k
darübergelegt, jedoch kann die Herstellung des Polyimidharzfilmes 21 in gleicher Weise wie bei den oben beschriebenen Ausführungsformen vorgenommen werden, so daß sich ähnliche Wirkungen im Ergebnis erzielen lassen.
Fig. 15 zeigt eine weitere Ausführungsform der Erfindung. Diese Ausführungsform entspricht dem Fall, bei dem die Erfindung auf eine Anordnung Anwendung findet, bei der das Element 10 im MOS-Aufbau ausgebildet ist. Die Aluminiumverdrahtungen 18f und 18g, die jeweils an die im Element 10 ausgebildeten Source- bzw. Drain-Bereiche S bzw. D angeschlossen sind, werden auf zweischichtigen Siliziumoxidfilmen 17A und 17B ausgebildet, wobei sie sich teilweise erstrecken, um das Anschlußteil 18 zu bilden. Mit dem Bezugszeichen G ist eine Gate-Elektrode bezeichnet, die aus Silizium besteht. Außerdem sind auf den Aluminiumverdrahtungen 18f und 18g ein Phosphorglasfilm 19 und ein Nitridfilm 20 ausgebildet, wobei ihr dem Anschlußteil entsprechender Bereich weggeätzt ist, so daß die Drähte 15 sich anbonden lassen. Danach wird das Element auf seiner gesamten Oberfläche mit dem Polyimidharzfilm 21 überzogen. Bei dieser Ausführungsform wird somit der Aufbau des Anschlußteiler., der oon&t durch Korrosion beeinträchtigt werden könnte, in absolut gleicher Weise hergestellt wie bei den oben beschriebenen Ausführungsformen, so daß sich aus den gleichen Gründen ausgezeichnete ERgebnisse erzielen lassen.
Obwohl bei den oben beschriebenen Ausführungsformen EIemente angegeben sind, deren Oberfläche mit einem Phosphorglasfilm versehen wird, kann die Erfindung in gleicher Weise bei einem Element Anwendung finden, das keinen Film dieser Art erfordert, sondern bei dem der Nitridfilm dir*/... auf dem Siliziumoxidfilm und dem AnschluSteil ausgebildet wird, wie üich ohne weiteres aus der vorhergehenden Beschreibung ergibt.
- 16 -
VJie oben bereits dargelegt, wird gemäß der Erfindung der auf der Elementoberfläche ausgebildete Nitridfilm mit dem Polyimidharzfilm in der Weise versehen, daß er zumindest das Anschlußteil umgibt, um damit das EIement in Harz einzuformen und abdichtend einzukapseln. Im Ergebnis kann verhindert werden, daß etwaige Feuchtigkeit, die durch das Harz ins Innere eingedrungen ist, die Oberfläche des Anschlußteiles benetzt oder befeuchtet, so daß eine Korrosion des Anschlußteiles verhindert werden kann. Dadurch kann wiederum das Widerstandsvermögen des Halbleiterelementes gegenüber Feuchtigkeit gesteigert und damit die Lebensdauer verlängert und die Zuverlässigkeit verbessert werden. Außerdem stellt die Ausbildung des Polyimidharzfilmes eine wirksame Gegenmaßnahme gegenüber Alphastrahlen dar.
Leerseite

Claims (1)

  1. .-·.:.. ;;- -: 311640f~
    SCHIFF ν. FÜNER STREHL S C H £ζ©,Ε LJ H Ot?F & B BiISIG HlAUS FINC!'
    MARIAHILFPLATZ 2 Λ 3, MÖNCHEN SO POSTADRESSE: POSTFACH 95 01 6O, D-800O MÜNCHEN ΘΒ
    HITACHI, LTD. . 24. April 19 81
    DEA-25 392
    Halble it eranordnung
    Patentansprüche
    Halbleiteranordnung, mit einem Anschlußteil zum
    Anbonden, das selektiv auf einer Hauptseite eines Halbleitersubstrats ausgebildet ist, mit einem
    auf der Hauptseite des Halbleitersubstrats angeordneten Nitridfilm mit einem Loch, das zumindest einen Teil der Oberfläche des Anschlußteiles zur Außenseite hin freilegt, und mit einem Einkapselungsharz, das sowohl den Oberflächenbereich des Anschlußteiles , der durch den Nitridfilm zur Außenseite hin freiliegt, als auch den Nitridfilm bedeckt, dadurch gekennzeichnet, daß ein Polyimidharzfilm sandwichartig zwischen dem Einkapselungsharz und dem Nitridfilm ausgebildet ist und sich vom Oberflächenbereich des Anschlußteiles, das durch den Nitridfilm zur Außenseite hin freiliegt, zum Umfangsbereich des Nitridfilmes in der Weise erstreckt, daß er die Endbereiche des Nitridfilmes bedeckt, die in dem Loch enden.
    2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Polyimidharzfilm sowohl auf dem Oberflächenbereich des Anschlußteiles, das durch den Nitridfilm zur Außenseite hin freiliegt, als auch dem des Nitridfilmes ausgebildet ist, so daß das Einkapselungsharz nicht mit dem Oberflächenbf;roich des AnRchlußteiles in Berührung kommen kann, das durch den Nitridfilm zur Außenseite hin freiliegt.
    3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Polyimidharzfilm so ausgebildet ist, daß er nur den Oberflächenbereich des Anschlußteiles, das durch den Nitridfilm zur Außenseite hin freiliegt, als auch einen Teil des Nitridfilmes bedeckt, der im Umfangsbereich des Anschlußteiles vorhanden ist.
    U. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Polyimidharzfilm in der Weise
    ausgebildet ist, daß ein Teil des Einkapselungsharzes mit dem Oberflächenbereich des Anschlußteiles in Berührung steht, das durch den Nitridfilm zur Außenseite hin freiliegt.
    25
    5. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet , daß der Polyimidharzfilm so ausgebildet ist, daß er im wesentlichen das Zentrum des Anschlußteiles zur Außenseite hin freilegt, und daß eine Metallschicht vorgesehen ist, die sich vom freigelegten Zentrumsbereich des Anschlußteiles zum Polyimidharzfilm erstreckt.
    6. Halbleiteranordnung nach Anspruch 1, dadurch ge-
    kennzeichnet, daß ein Phosphorgüasfilm unterhalb des Nitridfilmes vorgesehen ist, der zumindest einen Be-
    reich der Oberfläche des Anschlußteiles zur Außenseite hin freilegt.
DE19813116406 1980-04-25 1981-04-24 Halbleiteranordnung Withdrawn DE3116406A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5413780A JPS56150830A (en) 1980-04-25 1980-04-25 Semiconductor device

Publications (1)

Publication Number Publication Date
DE3116406A1 true DE3116406A1 (de) 1982-06-16

Family

ID=12962181

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813116406 Withdrawn DE3116406A1 (de) 1980-04-25 1981-04-24 Halbleiteranordnung

Country Status (3)

Country Link
US (2) US4733289A (de)
JP (1) JPS56150830A (de)
DE (1) DE3116406A1 (de)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0130591A2 (de) * 1983-06-30 1985-01-09 Kabushiki Kaisha Toshiba Halbleiteranordnung des Harzverkapselungstyps
DE3327960A1 (de) * 1983-08-03 1985-02-14 Telefunken electronic GmbH, 7100 Heilbronn Halbleiteranordnung in einem isolierstoffgehaeuse
DE3514253A1 (de) * 1984-04-19 1985-10-31 Hitachi, Ltd., Tokio/Tokyo Halbleitereinrichtung
DE3421127A1 (de) * 1984-06-07 1985-12-12 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen einer halbleiteranordnung
EP0177562A1 (de) * 1984-03-22 1986-04-16 Thomson Components-Mostek Corporation Nitrid-verbindungsschicht
EP0185787A1 (de) * 1984-12-21 1986-07-02 Deutsche ITT Industries GmbH Plastikumhülltes Halbleiterbauelement
EP0450320A1 (de) * 1990-03-05 1991-10-09 Kabushiki Kaisha Toshiba Integriertes Halbleiter-Schaltkreiselement zur Hochfrequenzsignalverarbeitung
DE4202290A1 (de) * 1991-01-31 1992-08-13 Mitsubishi Electric Corp Halbleitereinrichtung mit giessharzverkapselung und verfahren zur herstellung derselben
DE4230030A1 (de) * 1991-09-11 1993-03-18 Gold Star Electronics Halbleitergehaeuse und verfahren zu dessen zusammenbau
EP0660409A1 (de) * 1993-12-14 1995-06-28 AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. Verfahren zur Herstellung integrierter Schaltungen
EP0771028A2 (de) * 1995-10-28 1997-05-02 Philips Patentverwaltung GmbH Halbleiterbauelement mit Passivierungsaufbau
DE112014006759B4 (de) 2014-07-30 2019-02-21 Hitachi, Ltd. Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumsetzungsvorrichtung

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
JPS59172258A (ja) * 1983-03-18 1984-09-28 Hitachi Ltd 半導体装置
JPS60140739A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd パツシベ−シヨン構造を備えたプラスチツクｉｃパツケ−ジ
GB8401250D0 (en) * 1984-01-18 1984-02-22 British Telecomm Semiconductor fabrication
US5111276A (en) * 1985-03-19 1992-05-05 National Semiconductor Corp. Thick bus metallization interconnect structure to reduce bus area
JPS6381948A (ja) * 1986-09-26 1988-04-12 Toshiba Corp 多層配線半導体装置
JPH0695517B2 (ja) * 1987-06-25 1994-11-24 日本電気株式会社 半導体装置
JPH01214141A (ja) * 1988-02-23 1989-08-28 Nec Corp フリップチップ型半導体装置
JPH077783B2 (ja) * 1988-03-18 1995-01-30 株式会社東芝 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置
JPH02105418A (ja) * 1988-10-14 1990-04-18 Mitsubishi Electric Corp 樹脂封止型半導体装置
US5252844A (en) * 1988-11-17 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a redundant circuit and method of manufacturing thereof
JPH02238627A (ja) * 1989-03-10 1990-09-20 Nec Corp 半導体装置
US5068711A (en) * 1989-03-20 1991-11-26 Fujitsu Limited Semiconductor device having a planarized surface
US5144407A (en) * 1989-07-03 1992-09-01 General Electric Company Semiconductor chip protection layer and protected chip
JPH0340430A (ja) * 1990-07-06 1991-02-21 Hitachi Ltd 半導体装置
JP2593965B2 (ja) * 1991-01-29 1997-03-26 三菱電機株式会社 半導体装置
EP0573469B1 (de) * 1991-02-25 1994-07-27 GUSTAFSON, Ake Verfahren zur befestigung einer wicklung an einem elektronischen kreis
US5223851A (en) * 1991-06-05 1993-06-29 Trovan Limited Apparatus for facilitating interconnection of antenna lead wires to an integrated circuit and encapsulating the assembly to form an improved miniature transponder device
US5281855A (en) * 1991-06-05 1994-01-25 Trovan Limited Integrated circuit device including means for facilitating connection of antenna lead wires to an integrated circuit die
KR930011143A (ko) * 1991-11-14 1993-06-23 김광호 반도체장치 및 그 제조방법
US5298792A (en) * 1992-02-03 1994-03-29 Micron Technology, Inc. Integrated circuit device with bi-level contact landing pads
US5567981A (en) 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
US5596172A (en) * 1993-05-07 1997-01-21 Motorola, Inc. Planar encapsulation process
JPH07231015A (ja) * 1994-02-17 1995-08-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR100372995B1 (ko) * 1994-05-24 2003-03-31 히다치 가세고교 가부시끼가이샤 반도체기판위에목적하는패턴의수지막을형성하는방법,반도체칩,반도체패키지,및레지스트상박리액
KR100211070B1 (ko) * 1994-08-19 1999-07-15 아끼구사 나오유끼 반도체 장치 및 그 제조방법
JPH08162528A (ja) * 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造
KR0182503B1 (ko) * 1995-12-30 1999-04-15 김광호 와이어 볼 보다 작은 본딩 창을 갖는 반도체 칩과 그 제조 방법
US5750419A (en) * 1997-02-24 1998-05-12 Motorola, Inc. Process for forming a semiconductor device having a ferroelectric capacitor
US5976964A (en) * 1997-04-22 1999-11-02 Micron Technology, Inc. Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
US6127721A (en) * 1997-09-30 2000-10-03 Siemens Aktiengesellschaft Soft passivation layer in semiconductor fabrication
WO1999049512A1 (fr) * 1998-03-20 1999-09-30 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication associe
US6600215B1 (en) 1998-04-02 2003-07-29 Micron Technology, Inc. Method and apparatus for coupling a semiconductor die to die terminals
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6803327B1 (en) 1999-04-05 2004-10-12 Taiwan Semiconductor Manufacturing Company Cost effective polymide process to solve passivation extrusion or damage and SOG delminates
EP1091407A1 (de) * 1999-10-04 2001-04-11 Infineon Technologies AG Überspannungsschutzanordnung für Halbleiterbausteine
KR100702120B1 (ko) * 2001-06-30 2007-03-30 주식회사 하이닉스반도체 반도체 소자의 본딩 패드 구조 및 그의 형성 방법
SG102639A1 (en) * 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
US7169691B2 (en) * 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
DE102004036140A1 (de) * 2004-07-26 2006-03-23 Infineon Technologies Ag Halbleiterbauelement
KR100729256B1 (ko) * 2005-01-13 2007-06-15 삼성전자주식회사 포토레지스트 조성물, 이를 이용한 포토레지스트 패턴의형성 방법 및 반도체 소자의 보호막 형성방법
JP2006303452A (ja) * 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
JP2006351892A (ja) * 2005-06-17 2006-12-28 Rohm Co Ltd 半導体集積回路装置
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US20100200981A1 (en) * 2009-02-09 2010-08-12 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
TWI452640B (zh) * 2009-02-09 2014-09-11 Advanced Semiconductor Eng 半導體封裝構造及其封裝方法
JP2011014556A (ja) * 2009-06-30 2011-01-20 Hitachi Ltd 半導体装置とその製造方法
JP4968371B2 (ja) * 2010-06-30 2012-07-04 大日本印刷株式会社 センサデバイスの製造方法及びセンサデバイス
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US20150255362A1 (en) * 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
WO2018116785A1 (ja) * 2016-12-20 2018-06-28 株式会社デンソー 半導体装置およびその製造方法
JP6515944B2 (ja) * 2016-12-20 2019-05-22 株式会社デンソー 半導体装置およびその製造方法
JP2020047664A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 半導体装置および半導体装置の作製方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2403149A1 (de) * 1974-01-23 1975-07-24 Siemens Ag Halbleitervorrichtung
DE2557948A1 (de) * 1974-12-23 1976-09-16 Hitachi Ltd Halbleitervorrichtung sowie ihr herstellungsverfahren
DE2637667A1 (de) * 1975-08-22 1977-02-24 Hitachi Ltd Halbleiteranordnung
DE2548060A1 (de) * 1975-10-27 1977-05-12 Siemens Ag Verfahren zum herstellen einer halbleitervorrichtung
DE2455357B2 (de) * 1974-04-15 1977-08-04 Hitachi, Ltd, Tokio Halbleiterbauelement und verfahren zu seiner herstellung
DE2931032A1 (de) * 1978-07-31 1980-02-14 Hitachi Ltd Halbleiteranordnung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001871A (en) * 1968-06-17 1977-01-04 Nippon Electric Company, Ltd. Semiconductor device
US3911475A (en) * 1972-04-19 1975-10-07 Westinghouse Electric Corp Encapsulated solid state electronic devices having a sealed lead-encapsulant interface
US4001870A (en) * 1972-08-18 1977-01-04 Hitachi, Ltd. Isolating protective film for semiconductor devices and method for making the same
US3945030A (en) * 1973-01-15 1976-03-16 Signetics Corporation Semiconductor structure having contact openings with sloped side walls
JPS5226989B2 (de) * 1973-05-18 1977-07-18
US3980345A (en) * 1975-06-19 1976-09-14 Kelsey-Hayes Company Metering and proportioning valve mechanism
JPS5258491A (en) * 1975-11-10 1977-05-13 Hitachi Ltd Semiconductor device
JPS5258469A (en) * 1975-11-10 1977-05-13 Hitachi Ltd Resin-molded type semiconductor device
JPS5271068A (en) * 1975-12-10 1977-06-14 Masao Yamada Solid parking zone
JPS5352367A (en) * 1976-10-25 1978-05-12 Hitachi Ltd Electronic parts
US4091406A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
JPS5414672A (en) * 1977-07-06 1979-02-03 Hitachi Ltd Bonding electrode structure of semiconductor device
US4248920A (en) * 1978-04-26 1981-02-03 Tokyo Shibaura Denki Kabushiki Kaisha Resin-sealed semiconductor device
US4394678A (en) * 1979-09-19 1983-07-19 Motorola, Inc. Elevated edge-protected bonding pedestals for semiconductor devices
JPS56107570A (en) * 1980-01-30 1981-08-26 Mitsubishi Electric Corp Semiconductor device
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2403149A1 (de) * 1974-01-23 1975-07-24 Siemens Ag Halbleitervorrichtung
DE2455357B2 (de) * 1974-04-15 1977-08-04 Hitachi, Ltd, Tokio Halbleiterbauelement und verfahren zu seiner herstellung
DE2557948A1 (de) * 1974-12-23 1976-09-16 Hitachi Ltd Halbleitervorrichtung sowie ihr herstellungsverfahren
DE2637667A1 (de) * 1975-08-22 1977-02-24 Hitachi Ltd Halbleiteranordnung
DE2548060A1 (de) * 1975-10-27 1977-05-12 Siemens Ag Verfahren zum herstellen einer halbleitervorrichtung
DE2931032A1 (de) * 1978-07-31 1980-02-14 Hitachi Ltd Halbleiteranordnung

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0130591A2 (de) * 1983-06-30 1985-01-09 Kabushiki Kaisha Toshiba Halbleiteranordnung des Harzverkapselungstyps
EP0130591A3 (en) * 1983-06-30 1986-09-17 Kabushiki Kaisha Toshiba Semiconductor device of resin-seal type
DE3327960A1 (de) * 1983-08-03 1985-02-14 Telefunken electronic GmbH, 7100 Heilbronn Halbleiteranordnung in einem isolierstoffgehaeuse
EP0177562A1 (de) * 1984-03-22 1986-04-16 Thomson Components-Mostek Corporation Nitrid-verbindungsschicht
EP0177562A4 (de) * 1984-03-22 1987-06-03 Mostek Corp Nitrid-verbindungsschicht.
DE3514253A1 (de) * 1984-04-19 1985-10-31 Hitachi, Ltd., Tokio/Tokyo Halbleitereinrichtung
DE3421127A1 (de) * 1984-06-07 1985-12-12 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen einer halbleiteranordnung
US4710264A (en) * 1984-06-07 1987-12-01 Telefunken Electronic Gmbh Process for manufacturing a semiconductor arrangement
EP0185787A1 (de) * 1984-12-21 1986-07-02 Deutsche ITT Industries GmbH Plastikumhülltes Halbleiterbauelement
EP0450320A1 (de) * 1990-03-05 1991-10-09 Kabushiki Kaisha Toshiba Integriertes Halbleiter-Schaltkreiselement zur Hochfrequenzsignalverarbeitung
DE4202290A1 (de) * 1991-01-31 1992-08-13 Mitsubishi Electric Corp Halbleitereinrichtung mit giessharzverkapselung und verfahren zur herstellung derselben
DE4202290C2 (de) * 1991-01-31 2001-07-19 Mitsubishi Electric Corp Halbleitereinrichtung mit Gießharzversiegelung und Verfahren zur Herstellung derselben
DE4230030A1 (de) * 1991-09-11 1993-03-18 Gold Star Electronics Halbleitergehaeuse und verfahren zu dessen zusammenbau
EP0660409A1 (de) * 1993-12-14 1995-06-28 AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL INC. Verfahren zur Herstellung integrierter Schaltungen
US6208029B1 (en) 1993-12-14 2001-03-27 Hyundai Electronics America Integrated circuit device with reduced cross talk
US6448653B1 (en) 1993-12-14 2002-09-10 Hyundai Electronics America Method for using low dielectric constant material in integrated circuit fabrication
US6504249B1 (en) 1993-12-14 2003-01-07 Hyundai Electronics America Inc. Integrated circuit device with reduced cross talk
US6504250B1 (en) 1993-12-14 2003-01-07 Hyundai Electronics America Inc. Integrated circuit device with reduced cross talk
US6522005B1 (en) 1993-12-14 2003-02-18 Hyundai Electronics America Inc. Integrated circuit device comprising low dielectric constant material for reduced cross talk
US6522006B1 (en) 1993-12-14 2003-02-18 Hyundai Electronics America Inc. Low dielectric constant material in integrated circuit
EP0771028A2 (de) * 1995-10-28 1997-05-02 Philips Patentverwaltung GmbH Halbleiterbauelement mit Passivierungsaufbau
EP0771028A3 (de) * 1995-10-28 1998-06-24 Philips Patentverwaltung GmbH Halbleiterbauelement mit Passivierungsaufbau
DE112014006759B4 (de) 2014-07-30 2019-02-21 Hitachi, Ltd. Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumsetzungsvorrichtung

Also Published As

Publication number Publication date
US4990993A (en) 1991-02-05
US4733289A (en) 1988-03-22
JPS56150830A (en) 1981-11-21
JPH0347732B2 (de) 1991-07-22

Similar Documents

Publication Publication Date Title
DE3116406A1 (de) Halbleiteranordnung
DE69621851T2 (de) Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern
DE69413602T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE68926652T2 (de) Halbleiterpackung ohne Montierungsfläche
DE1614872C3 (de) Halbleiteranordnung
DE112005002899B4 (de) Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
DE102008046095B4 (de) Verfahren zum vereinzeln eines halbleiterbausteins
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE3913221A1 (de) Halbleiteranordnung
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE3810899C2 (de)
DE2649773A1 (de) Halbleiteranordnung
DE2653833A1 (de) Halbleitervorrichtung
DE2636580A1 (de) Oberflaechengeschuetzter, verkapselter halbleiter und verfahren zu seiner herstellung
EP1364399A1 (de) Halbleiterchip und herstellungsverfahren für ein gehäuse
DE69419881T2 (de) Verpackte Halbeiteranordnung und deren Herstellungsverfahren
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE4423561A1 (de) Oberflächenmontage-Elektronikbauteil mit Schmelzsicherung
DE102020125705A1 (de) Leistungs-Halbleitervorrichtung
DE3419225A1 (de) Gaas-halbleitervorrichtung
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE69609921T2 (de) Herstellungsverfahren einer halbleiteranordnung geeignet zur oberflächenmontage
DE102019127007A1 (de) Stapel elektrischer bauelemente und verfahren zur herstellung desselben

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 23/29

8139 Disposal/non-payment of the annual fee