JPS60140739A - パツシベ−シヨン構造を備えたプラスチツクｉｃパツケ−ジ - Google Patents
パツシベ−シヨン構造を備えたプラスチツクｉｃパツケ−ジInfo
- Publication number
- JPS60140739A JPS60140739A JP24508783A JP24508783A JPS60140739A JP S60140739 A JPS60140739 A JP S60140739A JP 24508783 A JP24508783 A JP 24508783A JP 24508783 A JP24508783 A JP 24508783A JP S60140739 A JPS60140739 A JP S60140739A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- inorganic insulating
- film
- package
- silica powder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ＩＣ表面保護用のパッシベーション構造を備
えたグラスチックＩＣパッケージに関する。この種のも
のは、レジンをモールドして形成−ｆるので、レジンモ
ールドＩＣパッケージとも称され、例えばはんだ浴にそ
の全体を浸漬すること（所謂ジャブ漬けてること）によ
り基板や部品との組付けを行って用いられる。
えたグラスチックＩＣパッケージに関する。この種のも
のは、レジンをモールドして形成−ｆるので、レジンモ
ールドＩＣパッケージとも称され、例えばはんだ浴にそ
の全体を浸漬すること（所謂ジャブ漬けてること）によ
り基板や部品との組付けを行って用いられる。
従来よりこの種のプラスチックＩＣにおける部品等の実
装は、このプラスチックｒｃを面付部品と共に回路基板
に接着材で仮固定して、この状態ではんだ浴に全体浸漬
（ジャブ漬け）−ｆる、所謂はんだディップ面付実装法
を用いている。ところがこのはんだディップ面付実装法
においては、その時のはんだの熱衝撃によりＩＣノ々ツ
ケージ内部に大きな応力が加わることになる。従来のＩ
Ｃパッケージにあっては、これにエリクラック発生や耐
湿性能の低下などの問題が生じていた。即ち従来のＩＣ
パッケージのｉＪ’ツシペーション構造は、第１図に示
すように、Ｓｉサブストレート５とこの上のＡＡ＋配線
４とを、硬質無機絶縁膜３で葎い、さら如この上をレジ
ンで覆ってモールドレジン層２として構成している。レ
ジン層２には、チップ表面が多数のフィラーを有する関
係で、フィラーたるシリカ粉１が存在している。この構
造では、ＩＣチップ表面の硬質の無機絶縁膜３が、チッ
プ／レジン界面に存在てるレジン中のシリカ粉１の先端
から摺動、加圧を受けて、容易に絶縁膜３の表面にクラ
ックができや丁いものとなっている。
装は、このプラスチックｒｃを面付部品と共に回路基板
に接着材で仮固定して、この状態ではんだ浴に全体浸漬
（ジャブ漬け）−ｆる、所謂はんだディップ面付実装法
を用いている。ところがこのはんだディップ面付実装法
においては、その時のはんだの熱衝撃によりＩＣノ々ツ
ケージ内部に大きな応力が加わることになる。従来のＩ
Ｃパッケージにあっては、これにエリクラック発生や耐
湿性能の低下などの問題が生じていた。即ち従来のＩＣ
パッケージのｉＪ’ツシペーション構造は、第１図に示
すように、Ｓｉサブストレート５とこの上のＡＡ＋配線
４とを、硬質無機絶縁膜３で葎い、さら如この上をレジ
ンで覆ってモールドレジン層２として構成している。レ
ジン層２には、チップ表面が多数のフィラーを有する関
係で、フィラーたるシリカ粉１が存在している。この構
造では、ＩＣチップ表面の硬質の無機絶縁膜３が、チッ
プ／レジン界面に存在てるレジン中のシリカ粉１の先端
から摺動、加圧を受けて、容易に絶縁膜３の表面にクラ
ックができや丁いものとなっている。
これは第３図に示すとおりであり、はんだディプ前のク
ラック発生割合Ｉに比して、ディップ後のクラック発生
割合■は格段に大きくなっている。
ラック発生割合Ｉに比して、ディップ後のクラック発生
割合■は格段に大きくなっている。
このようにはんだディラグ時の熱衝撃や熱サイクルなど
のストレスにより、クラック発生が多くなり、これによ
り耐湿機能を損う場合も多かった。
のストレスにより、クラック発生が多くなり、これによ
り耐湿機能を損う場合も多かった。
耐湿試験時間と不良発生との関係は第２図のようになっ
ており、はんだディプ前は同図のグラフ■の如く耐湿試
験によってもそれ程不良は発生しなかったのが、はんだ
ディップ後は同じくグラフ■の如く不良発生割合は非常
に大きくなっている。
ており、はんだディプ前は同図のグラフ■の如く耐湿試
験によってもそれ程不良は発生しなかったのが、はんだ
ディップ後は同じくグラフ■の如く不良発生割合は非常
に大きくなっている。
プラスチックＩＣは安価であり、かつはんだディラグ面
付実装法は簡便で低コストであるため有利に用いられる
が、−万では上記のように、クラック発生や、耐湿性能
の低下という問題を残しているものである。さらに従来
構造では、レジンモールド時に［ｉＪ様の理由でクラッ
クが発生するという問題もあった。かかるクラック発生
は機械的強度の低下や耐湿性をもたらし、またそればか
りでなく、電子部品として増幅機能の低下や、メモリ消
失などの事態をもたらすことがあり、問題である。
付実装法は簡便で低コストであるため有利に用いられる
が、−万では上記のように、クラック発生や、耐湿性能
の低下という問題を残しているものである。さらに従来
構造では、レジンモールド時に［ｉＪ様の理由でクラッ
クが発生するという問題もあった。かかるクラック発生
は機械的強度の低下や耐湿性をもたらし、またそればか
りでなく、電子部品として増幅機能の低下や、メモリ消
失などの事態をもたらすことがあり、問題である。
本発明は上記の事情に葭みてなされたもので、その目的
は、・ぞツシペーション構造を改良することにより、上
記した従来技術の欠点を無くして、はんだディップ式面
付実装法の如き苛酷な条件での各種処理を適用しても性
能低下の生じない、高耐熱性グラスチックＩＣパッケー
ジを提供することにある。
は、・ぞツシペーション構造を改良することにより、上
記した従来技術の欠点を無くして、はんだディップ式面
付実装法の如き苛酷な条件での各種処理を適用しても性
能低下の生じない、高耐熱性グラスチックＩＣパッケー
ジを提供することにある。
本発明のプラスチックＩＣ，ｅッヶージは、そのＩＣ表
面保護用のノｅツシペーション’ｆｋ造カ、Ｉ Ｃチッ
プ表面を硬質無機絶縁膜で覆い、さらにこの表面を軟質
有機絶縁膜で覆って形成したものであることを特徴とす
る。このようにＩＣチップ上の硬質無機絶縁膜の」二尾
軟質有機絶縁膜をコーティングすると、はんだディラグ
時等の熱衝撃に起因する硬質無機絶縁膜上のクラック発
生を、この上の軟質有機絶縁膜の弾力性によって防止で
ることカでキ、従ってクラックの発生の少ない、耐湿性
能も低下しないプラスチックＩＣパッケージを得ること
ができる。
面保護用のノｅツシペーション’ｆｋ造カ、Ｉ Ｃチッ
プ表面を硬質無機絶縁膜で覆い、さらにこの表面を軟質
有機絶縁膜で覆って形成したものであることを特徴とす
る。このようにＩＣチップ上の硬質無機絶縁膜の」二尾
軟質有機絶縁膜をコーティングすると、はんだディラグ
時等の熱衝撃に起因する硬質無機絶縁膜上のクラック発
生を、この上の軟質有機絶縁膜の弾力性によって防止で
ることカでキ、従ってクラックの発生の少ない、耐湿性
能も低下しないプラスチックＩＣパッケージを得ること
ができる。
以下、本発明の一実施例を第４図より説明する。
このＩＣグラスチックパッケージは、そのパッシベーシ
ョン構造が、ＩＣチップ表面を硬質無機絶縁膜３で覆い
、さらにその表面を軟質有機絶縁膜７で罹って形成した
ものである・ 本実施例では具体的には、ＰＳＧ膜（リン入りガラス膜
＋ ｐｈｏｓｐｈｏ ５ｉｌｉｃａｔｅ ｇｌａｓｓ）
を硬質無機絶縁膜３として用い、この膜３上にさらに軟
質有機絶縁膜７としてＰＩＱ膜（ポリイミド系絶縁膜。
ョン構造が、ＩＣチップ表面を硬質無機絶縁膜３で覆い
、さらにその表面を軟質有機絶縁膜７で罹って形成した
ものである・ 本実施例では具体的には、ＰＳＧ膜（リン入りガラス膜
＋ ｐｈｏｓｐｈｏ ５ｉｌｉｃａｔｅ ｇｌａｓｓ）
を硬質無機絶縁膜３として用い、この膜３上にさらに軟
質有機絶縁膜７としてＰＩＱ膜（ポリイミド系絶縁膜。
ＰＩＱはポリイミド系樹脂の商品名）をコーティングし
て形成する。
て形成する。
この構造にすることにより、チップ表面にある多数のフ
ィラー（シリカ粉１から成る）が直接、硬質の無機絶縁
膜３に接することか防がれる。シリカ粉１は、軟質の有
機絶縁膜７に接するが、この膜７は軟質であるが故にシ
リカ粉１による衝撃を吸収して、クラックは発生しない
。同時に、この有機絶縁膜７が介在することによって、
シリカ粉１が硬質の無機絶縁膜３に接して損傷を与える
ことが確実に防がれるのである。
ィラー（シリカ粉１から成る）が直接、硬質の無機絶縁
膜３に接することか防がれる。シリカ粉１は、軟質の有
機絶縁膜７に接するが、この膜７は軟質であるが故にシ
リカ粉１による衝撃を吸収して、クラックは発生しない
。同時に、この有機絶縁膜７が介在することによって、
シリカ粉１が硬質の無機絶縁膜３に接して損傷を与える
ことが確実に防がれるのである。
従って、はんだディップ等に伴う熱衝撃があって、該熱
衝撃によるチップ・レジンの界面のずれが生じても、シ
リカ粉１の先端による硬質無機絶縁膜３への応力集中や
、破損現象が無くなる。
衝撃によるチップ・レジンの界面のずれが生じても、シ
リカ粉１の先端による硬質無機絶縁膜３への応力集中や
、破損現象が無くなる。
このような本実施例の効果を具体的に説明すると、次の
とおりである。まず第６図を参照する。
とおりである。まず第６図を参照する。
従来技術である、ＰＳＣ膜から成る硬質無機絶縁膜のみ
でノやツシペーション構造を構成１−るものは、第６図
のグラフ■に示すとおり、はんだディップ後のクラック
発生割合は極めて大きかったのであるが、不例の−よう
に、ＰＳＧＪｋである硬“−質無機絶縁膜３と、Ｐ Ｉ
Ｑ ｊ＆ ′ｃある軟質有機絶縁膜７とを有するもの
は、第６図のグラフ■の如く、はんだディップ後のクラ
ック発生割合は非常に少なく、具体的には従来例に比し
、クラック数は１チツプ当たり８０％丼ノ」二の低減が
できた。実際上、はんだディップによるクラック発生は
完全に防止していると角うことができる。次に第５図を
参照する。
でノやツシペーション構造を構成１−るものは、第６図
のグラフ■に示すとおり、はんだディップ後のクラック
発生割合は極めて大きかったのであるが、不例の−よう
に、ＰＳＧＪｋである硬“−質無機絶縁膜３と、Ｐ Ｉ
Ｑ ｊ＆ ′ｃある軟質有機絶縁膜７とを有するもの
は、第６図のグラフ■の如く、はんだディップ後のクラ
ック発生割合は非常に少なく、具体的には従来例に比し
、クラック数は１チツプ当たり８０％丼ノ」二の低減が
できた。実際上、はんだディップによるクラック発生は
完全に防止していると角うことができる。次に第５図を
参照する。
これは＆ｊ、んだディップによる耐湿性能の低下の有無
の試験結果であり、第５図のグラフ■の如く、ＰＳＧ膜
である硬質無機絶縁膜のみの従来品は耐湿試験による不
良発生割合は相当に太ぎいのに比率は格段に小さい。こ
れも実際上、はんだディラン°によっても耐湿性能は低
下しないことを意味している。
の試験結果であり、第５図のグラフ■の如く、ＰＳＧ膜
である硬質無機絶縁膜のみの従来品は耐湿試験による不
良発生割合は相当に太ぎいのに比率は格段に小さい。こ
れも実際上、はんだディラン°によっても耐湿性能は低
下しないことを意味している。
具体的には、ＰＣＴ試験時間で、従来例は加時間程度か
ら不良が出始めていたものが、１７０時間でも不良なし
という効果が得られ、結局約２００時間程度も向上させ
ることができた＠なおＰＣＴ（プレッシャークツカーテ
スト）とは、水を沸騰させて水蒸気が出始めた所で密閉
して圧力を高め、２気圧とし、これを１２０°Ｃ前後と
し、かかる高圧高温高温条件下でサンプル（被験材）を
入れ、そのままで何時間耐え得るか（クラック発生なし
でもつか）をテス）−（ろものである。
ら不良が出始めていたものが、１７０時間でも不良なし
という効果が得られ、結局約２００時間程度も向上させ
ることができた＠なおＰＣＴ（プレッシャークツカーテ
スト）とは、水を沸騰させて水蒸気が出始めた所で密閉
して圧力を高め、２気圧とし、これを１２０°Ｃ前後と
し、かかる高圧高温高温条件下でサンプル（被験材）を
入れ、そのままで何時間耐え得るか（クラック発生なし
でもつか）をテス）−（ろものである。
上記した如きこの実施例のパッシベーション構造は、従
来のＰＳＱ膜等の無機絶縁膜上に、スピンナー等でＰＩ
Ｑ等の有機材料を塗布して軟質有機絶縁膜を形成するだ
けでよいので容易に実施でき、しかも上述のように顕著
な効果な奏てろものであるから、実用上の利益は極めて
大きいものと言える。
来のＰＳＱ膜等の無機絶縁膜上に、スピンナー等でＰＩ
Ｑ等の有機材料を塗布して軟質有機絶縁膜を形成するだ
けでよいので容易に実施でき、しかも上述のように顕著
な効果な奏てろものであるから、実用上の利益は極めて
大きいものと言える。
本構造の作用効果については、はんだディラグ時の熱衝
撃を代表的な例として上記説明したが、勿論その他の熱
衝撃等にも十分な耐性を有するのＴｓ’＋、例えはレジ
ンモールド時のクラック発生についても、これを同様に
防止できるものである。
撃を代表的な例として上記説明したが、勿論その他の熱
衝撃等にも十分な耐性を有するのＴｓ’＋、例えはレジ
ンモールド時のクラック発生についても、これを同様に
防止できるものである。
よってクラック発生のおそれがあるとしても、たかだか
ウェハ段階、グイがンデイング段階で発生する小規模な
りラックのみに留めることができ、大幅な耐湿信頼性そ
の他の効果が得られる。
ウェハ段階、グイがンデイング段階で発生する小規模な
りラックのみに留めることができ、大幅な耐湿信頼性そ
の他の効果が得られる。
なお第４図中、２はレンジモールド、４はＡｌ配線等の
配線、５はＳｔサブストレート等の基板である。
配線、５はＳｔサブストレート等の基板である。
上記実施例ではＰＳＧ膜を用いたが、硬質無機絶縁膜３
のとして、その他例えば、ポリシリコンＪｉＩ！やアル
ミナ（ＡｌｚＯｓ）膜を採用することができる。そのほ
か従来／やツシペーション構造として採用されて米た硬
質無機絶縁膜を用いることができる。
のとして、その他例えば、ポリシリコンＪｉＩ！やアル
ミナ（ＡｌｚＯｓ）膜を採用することができる。そのほ
か従来／やツシペーション構造として採用されて米た硬
質無機絶縁膜を用いることができる。
また上記実施例ではＰＩＱＤを用いたが、その他例えば
、商品名テフロンで代表される、テトラポリフルオロエ
チレン系膜や、所謂カシトン膜（ポリイミド膜の両側を
テフロン等で覆ったもの）や、また有機シリコーン膜や
、ポリイミドインインドロキナシリ−オン（ｐｏＡｙｉ
ｍｔｄｅ ｔｓｏ １ｎｄｏ／？ｏ −ｑｕｉｎａｚｏ
ｌｉ −ｄｉｏｎ ）の膜などを採用することができる
。そのほか従来パッシベーション構造として採用されて
米だ軟質有機絶縁膜を用いることができる。
、商品名テフロンで代表される、テトラポリフルオロエ
チレン系膜や、所謂カシトン膜（ポリイミド膜の両側を
テフロン等で覆ったもの）や、また有機シリコーン膜や
、ポリイミドインインドロキナシリ−オン（ｐｏＡｙｉ
ｍｔｄｅ ｔｓｏ １ｎｄｏ／？ｏ −ｑｕｉｎａｚｏ
ｌｉ −ｄｉｏｎ ）の膜などを採用することができる
。そのほか従来パッシベーション構造として採用されて
米だ軟質有機絶縁膜を用いることができる。
上述の如く、本発明のプラスチックＩＣ／＋ツケーシハ
、ソノＩ Ｃ表面保護用のパッシベーション構造が、Ｉ
Ｃチップ表面を硬質無機絶縁膜で覆い、さらにこの表面
を軟質有機絶縁膜で覆って形成したものなので、各種の
熱衝撃に起因する硬質無機絶縁膜上のクラック発生はこ
の軟質有機絶縁膜により防止でき、従ってクラック発生
の少ない、耐湿性能も低下しないものであるという効果
を有する。製造も容易であり、コスト的にも有利である
という利点もある。
、ソノＩ Ｃ表面保護用のパッシベーション構造が、Ｉ
Ｃチップ表面を硬質無機絶縁膜で覆い、さらにこの表面
を軟質有機絶縁膜で覆って形成したものなので、各種の
熱衝撃に起因する硬質無機絶縁膜上のクラック発生はこ
の軟質有機絶縁膜により防止でき、従ってクラック発生
の少ない、耐湿性能も低下しないものであるという効果
を有する。製造も容易であり、コスト的にも有利である
という利点もある。
なお当然のことではあるが、本発明は上記例示した実施
例にのみ限られるもので４−ｆ、ない。
例にのみ限られるもので４−ｆ、ない。
第１因は、従来のｒｃチツゾ表面付近の断面図である。
第２図は、従来技術におけるはんだディ゛ッグ前後の試
料によるＰＣＴ耐湿試験と累積不良率との関係を示すグ
ラフである。第３図は、従来技術におけるはんだディッ
プにょるノ＋ツシペーション膜上のクラック数の増加傾
向を示すグラフである。 第４図は、本発明の一実施例のＩＣチップ表面付近の断
面図である。第５図は、従来品と本発明の一実施例に係
る製品とのＰＣＴ（耐湿）試験比較結果を示すグラフで
ある。第６図は、同じ〈従来品と本発明の一実施例に係
る製品とのパッシベーション膜上の発生クラック数比較
のグラフである。 １・・・シリカ粉（フィラー）、２・・・モールドレノ
ン、３・・・硬質無機絶縁膜、４・・・配線（、Ａｌ配
線）、５・・・基板（Ｓｔサブストレート）、６・・・
膜上のクラック、７・・・軟質有機絶縁膜。 代理人弁理士 秋 本 正 実 第１図 第２図 第３図 第４図
料によるＰＣＴ耐湿試験と累積不良率との関係を示すグ
ラフである。第３図は、従来技術におけるはんだディッ
プにょるノ＋ツシペーション膜上のクラック数の増加傾
向を示すグラフである。 第４図は、本発明の一実施例のＩＣチップ表面付近の断
面図である。第５図は、従来品と本発明の一実施例に係
る製品とのＰＣＴ（耐湿）試験比較結果を示すグラフで
ある。第６図は、同じ〈従来品と本発明の一実施例に係
る製品とのパッシベーション膜上の発生クラック数比較
のグラフである。 １・・・シリカ粉（フィラー）、２・・・モールドレノ
ン、３・・・硬質無機絶縁膜、４・・・配線（、Ａｌ配
線）、５・・・基板（Ｓｔサブストレート）、６・・・
膜上のクラック、７・・・軟質有機絶縁膜。 代理人弁理士 秋 本 正 実 第１図 第２図 第３図 第４図
Claims (1)
- １、ＩＣ表面保護用のノやツシベーション構造を備えだ
プラスチックＩＣパッケージにおいて、該パッシベーシ
ョン構造は、ＩＣチップ表面を硬質無機絶縁膜で覆い、
さらにその表面を軟質有機絶縁膜で覆って形成したもの
であることを特徴とする、ノクツシペーション構造を備
えたグラスチックＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24508783A JPS60140739A (ja) | 1983-12-28 | 1983-12-28 | パツシベ−シヨン構造を備えたプラスチツクｉｃパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24508783A JPS60140739A (ja) | 1983-12-28 | 1983-12-28 | パツシベ−シヨン構造を備えたプラスチツクｉｃパツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60140739A true JPS60140739A (ja) | 1985-07-25 |
Family
ID=17128409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24508783A Pending JPS60140739A (ja) | 1983-12-28 | 1983-12-28 | パツシベ−シヨン構造を備えたプラスチツクｉｃパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60140739A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414925A (en) * | 1987-07-09 | 1989-01-19 | Fujitsu Ltd | Semiconductor device |
| JPH06204362A (ja) * | 1993-01-05 | 1994-07-22 | Nec Corp | 半導体装置 |
| WO2001026136A3 (en) * | 1999-10-05 | 2001-12-13 | Delta Danish Electronics Light | Encapsulation for a three-dimensional microsystem |
| JP2006318988A (ja) * | 2005-05-10 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56150830A (en) * | 1980-04-25 | 1981-11-21 | Hitachi Ltd | Semiconductor device |
-
1983
- 1983-12-28 JP JP24508783A patent/JPS60140739A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56150830A (en) * | 1980-04-25 | 1981-11-21 | Hitachi Ltd | Semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6414925A (en) * | 1987-07-09 | 1989-01-19 | Fujitsu Ltd | Semiconductor device |
| JPH06204362A (ja) * | 1993-01-05 | 1994-07-22 | Nec Corp | 半導体装置 |
| WO2001026136A3 (en) * | 1999-10-05 | 2001-12-13 | Delta Danish Electronics Light | Encapsulation for a three-dimensional microsystem |
| JP2006318988A (ja) * | 2005-05-10 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0159986B1 (ko) | 히트싱크 내장형 반도체 패키지의 제조방법 및 그 구조 | |
| US4777520A (en) | Heat-resistant plastic semiconductor device | |
| JPH10308469A (ja) | エポキシバリヤーが形成された基板及びこれを用いた半導体パッケージ | |
| JPH0590451A (ja) | 半導体集積回路及びその実装装置製造方法 | |
| KR0170316B1 (ko) | 반도체 장치의 패드 설계 방법 | |
| JPS60140739A (ja) | パツシベ−シヨン構造を備えたプラスチツクｉｃパツケ−ジ | |
| JPS6116555A (ja) | プラスチツク封止型半導体装置 | |
| EP0260360A1 (en) | Resin-sealed semiconductor device | |
| JPH03171655A (ja) | 半導体装置とその製造方法 | |
| JP2009188392A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0263148A (ja) | 半導体装置 | |
| JPH0142356Y2 (ja) | ||
| JP2002076201A (ja) | 半導体装置の実装構造および実装方法 | |
| KR930011456B1 (ko) | 반도체장치 | |
| JPS62210651A (ja) | 樹脂封止型半導体装置 | |
| JPS61148824A (ja) | 半導体装置の製造方法 | |
| JPS6167247A (ja) | 混成集積回路 | |
| JPH04323854A (ja) | 半導体装置 | |
| JPS61102758A (ja) | 樹脂封止型半導体装置 | |
| JPH02146758A (ja) | 樹脂封止型半導体装置 | |
| US6861366B1 (en) | Packaged semiconductor device having stacked die | |
| JPH01220465A (ja) | 半導体装置 | |
| JPH03296250A (ja) | 樹脂封止型半導体装置 | |
| KR0127034B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH0345538B2 (ja) |