KR0159986B1 - 히트싱크 내장형 반도체 패키지의 제조방법 및 그 구조 - Google Patents

히트싱크 내장형 반도체 패키지의 제조방법 및 그 구조 Download PDF

Info

Publication number
KR0159986B1
KR0159986B1 KR1019950028771A KR19950028771A KR0159986B1 KR 0159986 B1 KR0159986 B1 KR 0159986B1 KR 1019950028771 A KR1019950028771 A KR 1019950028771A KR 19950028771 A KR19950028771 A KR 19950028771A KR 0159986 B1 KR0159986 B1 KR 0159986B1
Authority
KR
South Korea
Prior art keywords
heat sink
lead
semiconductor package
liquid epoxy
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950028771A
Other languages
English (en)
Other versions
KR970018451A (ko
Inventor
신원선
Original Assignee
아남산업주식회사
황인길
암코테크놀로지아이엔씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남산업주식회사, 황인길, 암코테크놀로지아이엔씨 filed Critical 아남산업주식회사
Priority to KR1019950028771A priority Critical patent/KR0159986B1/ko
Priority to JP8241010A priority patent/JP2916898B2/ja
Priority to US08/707,381 priority patent/US5807768A/en
Publication of KR970018451A publication Critical patent/KR970018451A/ko
Application granted granted Critical
Publication of KR0159986B1 publication Critical patent/KR0159986B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01515—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 히트싱크 내장형 반도체 패키지의 제조방법 및 그 구조에 관한 것으로, 히트싱크를 반도체 패키지에 내장시 상기 히트싱크의 상면에 부착되는 반도체 칩 부위에서 발생되는 박리현상이 발생되지 않도록 하기 위하여 히트싱크 상면에 저분자 비 전기전도성 액체 에폭시(LIQID EPOXY)를 코팅한 히트싱크 내장형 반도체 패키지의 제조방법으로 패키지의 신뢰성을 향상시킬수 있는 효과가 있다.

Description

히트싱크 내장형 반도체 패키지의 제조방법 및 그 구조
제1도는 일반적인 히트싱크 내장형 반도체 패키지의 단면도.
제2도는 본 발명의 제 1실시예서 의한 히트싱크 내장형 반도체 패키지의 단면도.
제3도는 본 발명의 제 2실시예서 의한 히트싱크 내장형 반도체 패키지의 단면도.
제4도는 본 발명의 제 3실시예서 의한 히트싱크 내장형 반도체 패키지의 단면도.
제5도는 제 3실시예에 의한 히트싱크 내장형 반도체 패키지의 평면도.
제6도 내지 제9도는 일반적인 반도체 패키지와 본 발명의 반도체 패키지의 계면박리 테스트를 비교 실시한 상태의 사진으로서,
제6도는 일반적인 히트싱크 내장형 반도체 패키지의 계면박리 테스트를 실시한 상태의 단면사진.
제7도는 본 발명에 의한 계면박리 테스트를 실시한 상태의 단면사진.
제8도는 일반적인 히트싱크 내장형 반도체 패키지의 계면박리 테스트를 실시한 상태의 평면사진.
제9도는 본 발명에 의한 계면박리 테스트를 실시한 상태의 평면사진.
* 도면의 주요부분에 대한 부호의 설명
10 : 히트싱크 20 : 컴파운드
30 : 반도체 칩 40 : 에폭시
50 : 접착테이프 51 : 접착제
60 : 비 전기전도성 액체 에폭시 70 : 리드
80 : 댐 90 : 와이어
본 발명은 히트싱크 내장형 반도체 패키지의 제조방법 및 그 구조에 관한 것으로, 특히 히트싱크를 반도체 패키지에 내장시 상기 히트싱크의 상면에 부착되는 반도체 칩 부위에서 발생되는 박리현상을 제거하여 히트싱크 내장형 패키지의 신뢰성을 향상시킬 수 있도록 된 것이다.
일반적인 히트싱크 내장형 반도체 패키지는, 히트싱크(1)의 상면 외측부에 접착테이프(5)를 이용하여 리드프레임의 리드(7)를 부착하는 단계와, 상기리드(7)가 부착된 히트싱크(1)의 상면 중심부에 에폭시(4)에 의해 반도체 칩(3)을 부착하는 단계와, 상기 리드(7)와 반도체 칩(3)에 구비되어 있는 칩 패드를 와이어(9)로 본딩하는 단계와, 외부로 부터 산화 및 부식을 방지하기 위하여 그 외부를 몰드 컴파운드(2)로 몰딩하는 단계로 이루어진 히트싱크 내장형 반도체 패키지의 제조방법에 의해 구성되는 것이다.
이와같은 제조방법에 의해 구성된 히트싱크 내장형 반도체 패키지의 구조는 제1도에 도시된 바와같이 히트싱크(1)의 상면 외측으로는 리드프레임의 리드(7)가 접착테이프(5)로 부착되어 있고, 상기 히트싱크(1)의 상면 중심부에는 반도체 칩(3)의 에폭시(4)에 의해서 부착되며, 상기 리드(7)와 반도체 칩(3)의 상면에 구비된 칩 패트와는 와이어(9)로 본딩되어 있으며, 그 외부로는 산화 및 부식을 방지하기 위하여 컴파운드(2)로 몰딩 된 히트싱크 내장형 반도체 패키지로 구성된다.
이와같이 구성 된 패키지는 히트싱크(1)의 상부에 반도체 칩(3)과 리드(7) 및 그 외부를 감싼 컴파운드(2)와 계면을 이루며 접착된다. 그런데, 몰딩 공정에서 사용되는 컴파운드(2)는 일반적으로 에폭시수지, 필러(filler), 하드너(Hardner), 겹합재(Coupling Agent), 접착촉진제(Adhesion Promoter), 촉매(Catalyst)로 구성되어 있다.
이러한 컴파운드(2)를 구성하는 에폭시수지는 유기물이며 고분자이어서 히트싱크(1)의 금속표면과 접착력이 떨어지는 경우가 발생된다.
따라서, 접착력을 강화시키기 위해서 저분자 에폭시를 기본으로 하는 컴파운드를 사용하고 있는데, 이러한 저분자 에폭시에 접착력 향상을 위해 접착력 촉진제를 첨가하여 사용되고 있으나, 상기 접착력 촉진제는 몰딩시 사용하는 몰드금형과의 스티킹(STICKING : 섭동면이 고착하여 움직이지 않게 되는 교착 상태) 때문에 컴파운드에서 차지하는 무게비의 3% 이내로 사용하여야 되므로 사용상에 많은 제약이 있는 것이다.
또한, 몰딩 공정후 완성된 패키지에서도, PCB기관상에 패키지를 탑재하여 회로동작시 반도체 칩(3)에서 발생되는 열에 의해서 패키지내 각 부분이 선팽창하게 되는데, 상기 히트싱크(1)와 컴파운드(2)가 서로 열팽창 계수가 다른 관계로 그 계면에서 열 스트레스를 받게 되며, 이러한 계면에서의 열적스트레스는 계면박리를 유발시켜 반도체 패키지의 신뢰성이 저하되는 문제점이 발생 되었다.
본 발명의 목적은 히트싱크와 컴파운드 사이의 계면 접착력을 강화시키고, 상기 두 물질 사이에서 열팽창계수 차이로 인한 계면박리를 방지할 수 있는 히트싱크 내장형 반도체 패키지를 제공함에 있다.
본 발명의 목적을 달성하기 위해서는 패키지 내부에 히트싱크와 컴파운드 사이의 계면에 접착력을 향상시킬 수 있는 저분자 비 전기전도성 액체 에폭시(LIQUID EPOXY)를 몰딩전에 코팅함으로서 컴파운드가 히트싱크 상면에 접촉되지 않도록 하여 상기 두 물질 사이의 계면박리를 방지할 수 있는 것이다.
여기서 사용되는 액체 에폭시는 그 구성 성분에 따라 무수히 많은 종류의 액체 에폭시가 이미 알려져 있는 바, 본 발명의 액체 에폭시에는 경화제(Curing Agent), 에폭시 레진(Epoxy Resin), 실리콘 러버(Silicon Rubber)와 같은 저스트레스제, 난연제(No-Flame Agent), 필터 등의 주성분과, 오간노- 포스파인(Organo-Phospine)과 같은 촉매제, 사이렌(Silane)와 같은 결합체, 접착력 촉진제(Adhesion Promotor)와 같은 미량으로 함유되는 성분으로 이루어져 있다. 특히, 액체 에폭시의 성분중 에폭시 레진을 저분자로 사용함으로서 히트싱크와의 결합을 우수하게 할 수 있는 장점이 있는 것이다.
이하, 본 발명을 첨무된 도면을 참조하여 상세히 설명하면 다음과 같다. 본 발명의 히트싱크 내장형 반도체 패키지는, 히트싱크(10)의 상면 외측부에 접착테이프(50)를 이용하여 리드프레임의 리드(70)을 부착하는 단계와, 상기 리드(70)가 부착된 히트싱크(10)의 상면 중심부에 에폭시(40)에 의해 반도체 칩(30)을 부착하는 단계와, 상기 리드(70)와 반도체 칩(30)에 구비되어 있는 칩 패드를 와이어(90)로 본딩하는 단계와, 외부로부터 산화 및 부식을 방지하기 위하여 그 외부를 몰드 컴파운드(20)로 몰딩하는 단계로 이루어진 히트싱크 내장형 반도체 패키지의 제조방법에 있어서, 상기 컴파운드(20)로 몰딩하는 단계전에 히트싱크(10) 상부에 저분자 비 전기전도성 액체 에폭시(60)를 코팅시키는 단계와, 상기 코팅된 액체 에폭시(60)를 경화시키는 단계를 포함하는 것을 특징으로 하는 히트싱크 내장형 반도체 패키지 제조방법에 의해 구성되는 것이다.
상기 저분자 비 전기전도성 액체 엑폭시(60)는 어느정도의 점도 및 중량을 지니고 있는 것이며, 몰딩전에 상기 비 전기전도성 액체 에폭시(60)를 코팅하므로 원하는 양의 접착력 촉진제를 포함하여 사용할 수 있는 것이다.
이와같은 제조방법에 의해 구성된 히트싱크 내장형 반도체 패키지의 구조는 히트싱크(10)의 상면 외측으로는 리드프레임의 리드(70)가 접착테이프(50)로 부착되어 있고, 상기 히트싱크(10)의 상면 중심부에는 반도체 칩(30)이 에폭시(40)에 의해서 부착되며, 상기 리드(70)와 반도체 칩(30)의 상면에 구비된 칩 패트와는 와이어(90)로 본딩되어 있으며, 그 외부로는 산화 및 부식을 방지하기 위하여 컴파운드(20)로 몰딩 된 히트싱크 내장형 반도체 패키지에 있어서, 상기 히트싱크(10)상부에 저분자 비 전기전도성 액체 에폭시(60)로 코팅된 것을 특징으로 하는 히트싱크 부착형 반도체 패키지로 구성된다. 상기와 같은 본 발명을 각 실시예에 대해 설명한다.
[실시예 1]
제2도에 도시된 바와같이 히트싱크(10)의 상면 외측으로는 리드프레임의 리드(70)가 접착테이프(50)로 부착되어 있고, 상기 히트싱크(10)의 상면 중심부에는 반도체 칩(30)이 에폭시(40)에 의해서 부착되며, 상기 리드(70)와 반도체 상면에 구비된 칩 패트와는 와이어(90)로 본딩되어 있으며, 그 외부로는 산화 및 부식을 방지하기 위하여 컴파운드(20)로 몰딩 된 히트싱크 내장형 반도체 패키지에 있어서, 상기 반도체 칩(30)과 접착테이프(50)사이의 노출된 히트싱크(10)상부에 저분자 비 전기전도성 액체 에폭시(60)를 코팅하는 것이다.
[실시예 2]
제3도에 도시된 바와같이 히트싱크(10)의 상면 외측으로 리드프레임의 리드(70)가 접착테이프(50)로 부착되어 있고, 상기 히트싱크(10)의 상면 중심부에는 반도체 칩(30)이 에폭시(40)에 의해서 부착되며, 상기 리드(70)와 반도체 칩(30)의 상면에 구비된 칩 패트와는 와이어(90)로 본딩되어 있으며, 그 외부로는 산화 및 부식을 방지하기 위하여 컴파운드(20)로 몰딩된 히트싱크 내장형 반도체 패키지에 있어서, 상기 반도체 칩(30)을 비롯하여 반도체 칩(30)과 접착테이프(50)사이의 히트싱크(10)노출부와 리드(70)측면부 까지의 상부에 저분자 비 전기전도성 액체 에폭시(60)를 코팅하는 것이다.
이와같은 제 2실시예에서는 히트싱크(10)와 컴파운드(20)사이의 접착력 강화뿐 아니라, 반도체 칩(30)과 컴파운드(20)사이의 잡착력 강화라는 효과를 기대할 수 있는 것이다.
[실시예 3]
제4도에 도시된 바와같이 히트싱크(10)의 상면 외측으로는 리드프레임의 리드(70)가 접착테이프(50)로 부착되어 있고, 상기 히트싱크(10)의 상면 중심부에는 반도체 칩(30)이 에폭시(40)에 의해서 부착되며, 상기 리드(70)와 반도체 칩(30)의 상면베 구비된 칩패트와는 와이어(90)로 본딩되어 있으며, 그 외부로는 산화 및 부식을 방지하기 위하여 컴파운드(20)로 몰딩 된 히트싱크 내장형 반도체 패키지에 있어서, 상기 리드프레임의 리드(70)의 상부에 접착제(51)로 댐(80)을 설치하여 상기 히트싱크(10)의 노출부와 반도체 칩(30) 및 리드(70)가 모두 매몰 되도록 저분자 비 전기전도성 액체 에폭시(60)를 코팅 하는 것이다.
이때, 상기 댐(80)은 쿼드타입의 리드프레임의 경우 제5도에 도시된 바와같이 반도체 칩(30)을 중심으로 사면의 리드(70)상부에 접착제(51)로댐(80)을 부착시키고, 그 모서리를 이어서 댐(80)을 형성한다.
제3실시예에서는 반도체 패키지 상에서 가장 핵심부위인 반도체 칩(30)과 리드(70)의 와이어 본딩부위 등을 저분자 비 전기전도성 액체 에폭시(60)로 코팅함으로서, 반도체 패키지가 형성된 후에 스며드는 습기를 코팅된 저분자 비 전기전도성 액체 에폭시(60)에 의해서 효과적으로 차단할 수 있는 것이다.
아래의 표는 상기의 각 실시예 중에서 제 1실시예의 의한 본 발명을,
사용재료 : -다이접착 에폭시 : 84-1LMIS R4
-액체 에폭시 : TYPE1, TYPE2, TYPE3, TYPE4, TYPE5
-리드프레임 : PSOP2, 2OLD 164×204W
-테스트 아디 : 92×101MIL
로 테스트한 결과를 도시한 것이다.
상기 표에서 제1조건은 온도, : 85℃, 습도 : 85%의 조건하에서 168시간 가열한 것이고, 제2조건은, 온도 : 85℃, 습도 : 60%의 조건하에서 168시간 가열한 것이다.
상기 표에서 액체 에폭시 TYPE2를 1조건의 칩 상부면의 테스트 결과인 3/6은 6개의 샘플 패키지 중에서 3개의 샘플 패키지가 불량으로 즉, 박리가 발생되었음을 보여주고 있는 것이다. 다시말해, 상기 표의 테스트 결과를 나타난 수치는 불량을 보인 샘플 패키지의 갯수/테스트한 샘플 패키지의 총갯수를 나타내고 있는 것이다.
상기 표에서 나타난 결과치에서 알수 있듯이 칩 상부면에서는 다소 계면 박리가 발생되나, 이렇게 발생된 계면박리는 칩 상부면에 폴리아미드 박막을 입히는 공지된 기술에 의해서 해소할 수 있는 것이며, 본 발명의 핵심은 칩 주위에서 계면면박리가 발생되지 않도록 하는 데 있는 바, 상기 표에서 보는 바와 같이 칩 주위에서는 전혀 계면박리가 발생되지 않고 에폭시와 히트싱크면의 박리를 현저히 줄여주는 효과를 보여주고 있다.
이와같이 테스트한 샘플 패키지의 확대사진을 제6도내지 제9도에서 나타내고 있는 바, 상기 사진을 참조하여 설명한다.
제6도는 일반적인 히트싱크 내장형 반도체 패키지의 계면박리 테스트를 실시한 상태의 단면사진이고, 제7도는 본발명의 히트싱크 내장형 반도체 패키지의 계면박리 테스트를 실시한 상태의 단면사진이다.
사진에서 볼 수 있듯이 종래의 패키지는 히트싱크(10)와 반도체 칩(30) 및 컴파운드(20)와의 계면박리가 발생되지 않았음을 알 수 있다.
또한, 제8도는 일반적으로 히트싱크 내장형 반도체 패키지의 계면박리 테스트를 실시한 상태의 평면사진이고, 제9도는 본 발명의 히트싱크 내장형 반도체 패키지의 계면박리 테스트를 실시한 상태의 평면사진이다.
여기서 계면박리가 발생되었을 경우에는 계면박리가 발생된 부위는 그 부분이 표시되며, 계면박리가 발생되지 않으면 그 부위는 아무런 표시도 없는 것이다, 즉, 제9도는 일반적으로 패키지를 실험한 결과인되, 전부 계면박리가 발생되어 있음을 알 수 있다.
제9도는 본 발명의 패키지에 저분자 비 전기전도성 액체 에폭시(60)를 코팅한 상태에서 실험한 결과로서, A는 저분자 비 전기전도성 액체 에폭시(60)를 부분적으로 코팅한 상태로 그 결과는 부분적으로만 계면박리가 발생 되었음을 알 수 있고, B,C는 저분자 비 전기전도성 액체 에폭시(60)를 전혀 코팅하지 않는 상태로 그 결과 역시 계면박리가 발생되었음을 알 수 있다. 그 외에 패키지는 모두 저분자 비 전기전도성 액체 에폭시(60)를 코팅한 상태로 그 결과는 전혀 계면박리가 발생되지 않았음을 알 수 있다.
상기 사진에서 알 수 있듯이 저분자 비 전기전도성 액체 에폭시(60)를 코팅하므로써 계면박리의 발생을 없앨 수 있으므로 패키지의 신뢰성을 향상시킬 수 있는 것이다.
이상의 설명에서와 같이 본 발명의 히트싱크 내장형 반도체 패키지에 의하면, 패키지 내부에 히트싱크와 컴파운드 사이의 계면에 접착력을 향상을 위해 저분자 비 전기전도성 액체 에폭시를 몰딩전에 코팅하므로서 접착력을 강화시키고, 열팽창계수 차이로 인한 계면박리를 방지할 수 있으므로, 패키지의 수명연장 및 패키지의 신뢰성을 향상시킬수 있는 등의 효과가 있는 것이다.

Claims (10)

  1. 히트싱크의 상면 외측부에 접착테이프를 이용하여 리드프레임의 리드를 부착하는 단계와, 상기 리드가 부착된 히트싱크의 상면 중심부에 에폭시에 의해 반도체 칩을 부착하는 단계와, 상기 리드와 반도체 칩에 구비되어 있는 칩 패드를 와이어로 본딩하는 단계와, 외부로부터 산화 및 부식을 방지하기 위하여 그 외부를 몰드 컴파운드로 몰딩하는 단계로 이루어진 히트싱크 내장형 반도체 패키지의 제조방법에 있어서, 상기 컴파운드로 몰딩하는 단계전에 히트싱크 상부에 저분자 비 전기 전도성 액체 에폭시를 코팅시키는 단계와, 상기 코팅된 액체 에폭시를 경화시키는 단계를 포함하는 것을 특징으로 하는 히트싱크 내장형 반도체 패키지 제조방법.
  2. 제1항에 있어서, 상기 저분자 비 전기전도성 액체 에폭시는 반도체 칩과 접착테이프 사이의 노출된 히트싱크 상부에 코팅되는 것을 특징으로 하는 히트싱크 내장형 반도체 패키지 제조방법.
  3. 제1항에 있어서, 상기 저분자 비 전기전도성 액체 에폭시는 반도체 칩을 비롯하여 반도체 칩과 접착테이프 사이의 히트싱크 노출부와 리드 측면부 까지의 상부에 코팅되는 것을 특징으로 하는 히트싱크 내장형 반도체 패키지 제조방법.
  4. 제1항에 있어서, 상기 저분자 비 전기전도성 액체 에폭시는 리드프레임의 리드 상부에 접착제로 댐을 설치하여 히트싱크의 노출부와 반도체 칩 및 리드가 모두 매몰 되도록 코팅하는 것을 특징으로 하는 히트싱크 내장형 반도체 패키지 제조방법
  5. 제1항에 있어서, 상기 저분자 비 전기전도성 액체 에폭시는 접착력 촉진제를 포함하는 것을 특징으로 하는 반도체 패키지의 히트싱크 내장형 반도체 패키지 제조방법.
  6. 히트싱크의 상면 외측으로는 리드프레임의 리드가 접착테이프로 부착되고, 상기 히트싱크의 상면 중심부에는 반도체 칩이 에폭시에 의해서 부착되며, 상기 리드와 반도체 칩의 상면에 구비된 칩 패트와는 와이어로 본딩되며, 그 외부는 산화 및 부식을 방지하기 위하여 컴파운드로 몰딩된 히트싱크 내장형 반도체 패키지에 있어서, 상기 히트싱크 상부에 저분자 비 전기전도성 액체 에폭시가 코팅된 것을 특징으로 하는 히트싱크 부착형 반도체 패키지.
  7. 제6항에 있어서, 상기 저분자 비 전가전도성 액체 에폭시는 접착력 촉진제를 포함하는 것을 특징으로 하는 반도체 패키지의 히트싱크 내장형 반도체 패키지.
  8. 제6항에 있어서, 상기 리드플게임의 리드 상부에 접착제로 댐을 설치하여 히트싱크의 노출부와 반도체 칩 및 리드가 모두 매몰 되도록 저분자 비 전기전도성 액체 에폭시가 코팅된 것을 특징으로 하는 히트싱크 부착형 반도체 패키지.
  9. 제8항에 있어서, 상기 댐은 열전도성이 우수한 금속인 것을 특징으로 하는 히트싱크 부착형 반도체 패키지.
  10. 제8항에 있어서, 상기댐은 경화된 고분자 액체 에폭시인 것을 특징으로 하는 히트싱크 부착형 반도체 패키지.
KR1019950028771A 1995-09-04 1995-09-04 히트싱크 내장형 반도체 패키지의 제조방법 및 그 구조 Expired - Fee Related KR0159986B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950028771A KR0159986B1 (ko) 1995-09-04 1995-09-04 히트싱크 내장형 반도체 패키지의 제조방법 및 그 구조
JP8241010A JP2916898B2 (ja) 1995-09-04 1996-08-26 二重封止部を有するヒートシンク内装型半導体パッケージ及びその製造方法
US08/707,381 US5807768A (en) 1995-09-04 1996-09-04 Method for fabricating a heat sink-integrated semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950028771A KR0159986B1 (ko) 1995-09-04 1995-09-04 히트싱크 내장형 반도체 패키지의 제조방법 및 그 구조

Publications (2)

Publication Number Publication Date
KR970018451A KR970018451A (ko) 1997-04-30
KR0159986B1 true KR0159986B1 (ko) 1998-12-01

Family

ID=19425972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950028771A Expired - Fee Related KR0159986B1 (ko) 1995-09-04 1995-09-04 히트싱크 내장형 반도체 패키지의 제조방법 및 그 구조

Country Status (3)

Country Link
US (1) US5807768A (ko)
JP (1) JP2916898B2 (ko)
KR (1) KR0159986B1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001672A (en) 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
MY124687A (en) * 1998-05-20 2006-06-30 Hitachi Chemical Co Ltd Insulating adhesive for electronic parts, and lead frame and semiconductor device using the same
US6252772B1 (en) 1999-02-10 2001-06-26 Micron Technology, Inc. Removable heat sink bumpers on a quad flat package
JP3582638B2 (ja) * 1999-03-01 2004-10-27 シャープ株式会社 電子回路基板装置及びその製造方法及びそれを用いた電気機器
US6274514B1 (en) * 1999-06-21 2001-08-14 Taiwan Semiconductor Manufacturing Company HDP-CVD method for forming passivation layers with enhanced adhesion
JP2001144230A (ja) * 1999-11-11 2001-05-25 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
US6566164B1 (en) 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
US6429513B1 (en) 2001-05-25 2002-08-06 Amkor Technology, Inc. Active heat sink for cooling a semiconductor chip
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US6444501B1 (en) * 2001-06-12 2002-09-03 Micron Technology, Inc. Two stage transfer molding method to encapsulate MMC module
US7015072B2 (en) * 2001-07-11 2006-03-21 Asat Limited Method of manufacturing an enhanced thermal dissipation integrated circuit package
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US6737750B1 (en) 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US7170188B2 (en) * 2004-06-30 2007-01-30 Intel Corporation Package stress management
KR100631901B1 (ko) * 2005-01-31 2006-10-11 삼성전기주식회사 Ｌｅｄ 패키지 프레임 및 이를 채용하는 ｌｅｄ 패키지
US20090053850A1 (en) * 2005-03-25 2009-02-26 Fujifilm Corporation Method of manufacturing solid state imaging device
US20070200225A1 (en) * 2006-02-28 2007-08-30 Ruzaini Ibrahim Heat sink for semiconductor package
US8643172B2 (en) 2007-06-08 2014-02-04 Freescale Semiconductor, Inc. Heat spreader for center gate molding
JP4995764B2 (ja) * 2008-04-25 2012-08-08 力成科技股▲分▼有限公司 リード支持型半導体パッケージ
US20100037936A1 (en) * 2008-08-12 2010-02-18 Christian Becker Solar cell assemblies and method of manufacturing solar cell assemblies
JP5018909B2 (ja) * 2009-06-30 2012-09-05 株式会社デンソー 半導体装置
US20110012257A1 (en) * 2009-07-14 2011-01-20 Freescale Semiconductor, Inc Heat spreader for semiconductor package
TWI401773B (zh) * 2010-05-14 2013-07-11 南茂科技股份有限公司 晶片封裝裝置及其製造方法
JP2012164697A (ja) * 2011-02-03 2012-08-30 Mitsubishi Electric Corp 電力用パワーモジュール及び電力用半導体装置
KR101990148B1 (ko) * 2015-04-14 2019-06-19 에스케이하이닉스 주식회사 반도체 패키지
JP7109347B2 (ja) * 2018-12-03 2022-07-29 三菱電機株式会社 半導体装置および電力変換装置
DE112020006926T5 (de) 2020-03-19 2022-12-29 Mitsubishi Electric Corporation Halbleitervorrichtung und verfahren für eine fertigung einer halbleitervorrichtung
DE102021201263A1 (de) * 2021-02-10 2022-08-11 Zf Friedrichshafen Ag Leistungsmodul zum Betreiben eines Elektrofahrzeugantriebs mit einer Direktkühlung der Leistungshalbleiter
CN113088224B (zh) * 2021-02-26 2022-11-29 广东美的白色家电技术创新中心有限公司 应用于封装产品的保护组合物、功率模块及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4026008A (en) * 1972-10-02 1977-05-31 Signetics Corporation Semiconductor lead structure and assembly and method for fabricating same
US4048356A (en) * 1975-12-15 1977-09-13 International Business Machines Corporation Hermetic topsealant coating and process for its formation
JPS60257546A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5206794A (en) * 1991-12-20 1993-04-27 Vlsi Technology, Inc. Integrated circuit package with device and wire coat assembly
JPH06298900A (ja) * 1993-04-15 1994-10-25 Matsushita Electric Ind Co Ltd エポキシ樹脂組成物
US5406117A (en) * 1993-12-09 1995-04-11 Dlugokecki; Joseph J. Radiation shielding for integrated circuit devices using reconstructed plastic packages
US5434105A (en) * 1994-03-04 1995-07-18 National Semiconductor Corporation Process for attaching a lead frame to a heat sink using a glob-top encapsulation
JP2671819B2 (ja) * 1994-08-31 1997-11-05 信越化学工業株式会社 エポキシ樹脂組成物

Also Published As

Publication number Publication date
KR970018451A (ko) 1997-04-30
US5807768A (en) 1998-09-15
JP2916898B2 (ja) 1999-07-05
JPH09213844A (ja) 1997-08-15

Similar Documents

Publication Publication Date Title
KR0159986B1 (ko) 히트싱크 내장형 반도체 패키지의 제조방법 및 그 구조
KR100220154B1 (ko) 반도체 패키지의 제조방법
KR0170024B1 (ko) 관통 슬롯 둘레에 에폭시 배리어가 형성된 기판 및 이를 이용한 향상된 습기 방출 특성을 갖는 볼 그리드 어레이 반도체 패키지
EP0357802B1 (en) Methods of manufacture of a resin-sealed semiconductor device
US20020024147A1 (en) Low-pin-count chip package and manufacturing method thereof
KR19980042617A (ko) 웨이퍼 레벨 패키징
US6207595B1 (en) Laminate and method of manufacture thereof
CN1031446A (zh) 用带式自动焊接法焊接的半导体芯片管壳
KR19990087129A (ko) 반도체 장치 및 이의 제조방법
EP0400566A2 (en) Adhesive tapes and semiconductor devices
JP3760063B2 (ja) 接着剤と封入剤の同時硬化によるエレクトロニックパッケージの製造方法
EP0645812B1 (en) Resin-sealed semiconductor device
US6294040B1 (en) Transferable resilient element for packaging of a semiconductor chip and method therefor
US6686015B2 (en) Transferable resilient element for packaging of a semiconductor chip and method therefor
US20080067667A1 (en) Semiconductor device with a semiconductor chip stack and plastic housing, and methods for producing the same
US7432601B2 (en) Semiconductor package and fabrication process thereof
US20110057330A1 (en) Electronic device and method of manufacturing electronic device
JP3417247B2 (ja) 樹脂封止型電子装置の製造方法
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
TW540131B (en) Mask sheet for assembly of semiconductor device and assembling method of semiconductor device
EP0260360B1 (en) Resin-sealed semiconductor device
JPS60154543A (ja) 合成樹脂基板を用いた半導体装置
JPS60140739A (ja) パツシベ−シヨン構造を備えたプラスチツクｉｃパツケ−ジ
JPH11284096A (ja) 半導体パッケージ
JP2000114424A (ja) 半導体素子実装基板

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20010815

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20010815

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000