JP2916898B2 - 二重封止部を有するヒートシンク内装型半導体パッケージ及びその製造方法 - Google Patents
二重封止部を有するヒートシンク内装型半導体パッケージ及びその製造方法Info
- Publication number
- JP2916898B2 JP2916898B2 JP8241010A JP24101096A JP2916898B2 JP 2916898 B2 JP2916898 B2 JP 2916898B2 JP 8241010 A JP8241010 A JP 8241010A JP 24101096 A JP24101096 A JP 24101096A JP 2916898 B2 JP2916898 B2 JP 2916898B2
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- semiconductor package
- semiconductor chip
- liquid epoxy
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は二重封止部（Encaps
ulatingparts）を有するヒートシンク内装型半導体パッ
ケージ及びその製造方法に関するもので、より詳しくは
ヒートシンクと半導体パッケージ間の界面剥離現象を除
去して界面剥離部への湿気浸透を防止するとともに、パ
ッケージの動作中、半導体チップから発生する熱をヒー
トシンクを介して効率的に放出し得るようにした、高信
頼性のヒートシンク内装型半導体パッケージ及びその製
造方法に関するものである。
ulatingparts）を有するヒートシンク内装型半導体パッ
ケージ及びその製造方法に関するもので、より詳しくは
ヒートシンクと半導体パッケージ間の界面剥離現象を除
去して界面剥離部への湿気浸透を防止するとともに、パ
ッケージの動作中、半導体チップから発生する熱をヒー
トシンクを介して効率的に放出し得るようにした、高信
頼性のヒートシンク内装型半導体パッケージ及びその製
造方法に関するものである。
【０００２】
【従来の技術】従来の単一封止部を有するヒートシンク
内装型半導体パッケージは、図８に示すように、ヒート
シンク１３と、ヒートシンク１３の上面外郭部に沿って
一定間隔を置き接着テープ２１により付着される複数の
リード１４と、ヒートシンク１３の上面中央部に実装さ
れる半導体チップ１２と、リード１４と半導体チップ１
２上のチップパッド（図示せず）を電気的に接続させる
ためのワイヤー１５と、リード１４及び半導体チップ１
２等を外部環境から保護するための単一モールドコンパ
ウンド封止部１７とから構成されている。
内装型半導体パッケージは、図８に示すように、ヒート
シンク１３と、ヒートシンク１３の上面外郭部に沿って
一定間隔を置き接着テープ２１により付着される複数の
リード１４と、ヒートシンク１３の上面中央部に実装さ
れる半導体チップ１２と、リード１４と半導体チップ１
２上のチップパッド（図示せず）を電気的に接続させる
ためのワイヤー１５と、リード１４及び半導体チップ１
２等を外部環境から保護するための単一モールドコンパ
ウンド封止部１７とから構成されている。
【０００３】このような従来の単一封止部を有するヒー
トシンク内装型半導体パッケージ１０の製造方法は、通
常、ヒートシンク１３の上面外郭部に沿って一定間隔を
置き接着テープ２１により複数のリード１４を接着させ
るリード１４の付着段階と、リード１４の付着されたヒ
ートシンク１３の上面中央部に半導体チップ１２を搭載
させる半導体チップ１２の実装段階と、リード１４と半
導体チップ１２上のチップパッド（図示せず）をワイヤ
ー１５により電気的に接続させるワイヤーボンディング
段階と、リード１４、半導体チップ１２及びワイヤー１
５等を外部環境から保護するためのモールドコンパウン
ドでモ−ルディングしてモールドコンパウンド封止部１
７を形成するモ−ルディング形成段階とから構成され
る。
トシンク内装型半導体パッケージ１０の製造方法は、通
常、ヒートシンク１３の上面外郭部に沿って一定間隔を
置き接着テープ２１により複数のリード１４を接着させ
るリード１４の付着段階と、リード１４の付着されたヒ
ートシンク１３の上面中央部に半導体チップ１２を搭載
させる半導体チップ１２の実装段階と、リード１４と半
導体チップ１２上のチップパッド（図示せず）をワイヤ
ー１５により電気的に接続させるワイヤーボンディング
段階と、リード１４、半導体チップ１２及びワイヤー１
５等を外部環境から保護するためのモールドコンパウン
ドでモ−ルディングしてモールドコンパウンド封止部１
７を形成するモ−ルディング形成段階とから構成され
る。
【０００４】従来の単一封止部を有するヒートシンク内
装型半導体パッケージ１０の製造方法においては、リー
ド１４、半導体チップ１２及びワイヤー１５等を外部環
境から保護するため、モールドコンパウンドでモ−ルデ
ィングして単一モールドコンパウンド封止部１７を形成
させるモ−ルディング段階で、ヒートシンク１３と半導
体チップ１２間の界面剥離現象を抑制ないし緩和させる
ための方便として、モールドコンパウンドの接着力を強
化させるために接着強化剤を全重量基準で３ｗｔ％以上
添加させる方法が考えられている。
装型半導体パッケージ１０の製造方法においては、リー
ド１４、半導体チップ１２及びワイヤー１５等を外部環
境から保護するため、モールドコンパウンドでモ−ルデ
ィングして単一モールドコンパウンド封止部１７を形成
させるモ−ルディング段階で、ヒートシンク１３と半導
体チップ１２間の界面剥離現象を抑制ないし緩和させる
ための方便として、モールドコンパウンドの接着力を強
化させるために接着強化剤を全重量基準で３ｗｔ％以上
添加させる方法が考えられている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の単一封止部を有するヒートシンク内装型半導
体パッケージ１０の製造方法においては、外部へ露出さ
れたヒートシンク１３と単一モールドコンパウンド封止
部１７間の比較的大きい熱膨張係数の差によるストレス
が、単一モールドコンパウンド封止部１７とヒートシン
ク１３とが互いに接触している接触界面（つまり接着
面）上に集中して、前記界面が剥離しやすい深刻な問題
点が存在した。一旦、このような界面剥離現象が起こる
と、界面剥離が発生した微小空洞部への湿気浸透が容易
になることはもちろん、半導体チップ１２からヒートシ
ンク１３を介する熱伝達効率が低下して半導体パッケー
ジの信頼性に否定的影響を及ぼす重要な一つの要因とな
った。
うな従来の単一封止部を有するヒートシンク内装型半導
体パッケージ１０の製造方法においては、外部へ露出さ
れたヒートシンク１３と単一モールドコンパウンド封止
部１７間の比較的大きい熱膨張係数の差によるストレス
が、単一モールドコンパウンド封止部１７とヒートシン
ク１３とが互いに接触している接触界面（つまり接着
面）上に集中して、前記界面が剥離しやすい深刻な問題
点が存在した。一旦、このような界面剥離現象が起こる
と、界面剥離が発生した微小空洞部への湿気浸透が容易
になることはもちろん、半導体チップ１２からヒートシ
ンク１３を介する熱伝達効率が低下して半導体パッケー
ジの信頼性に否定的影響を及ぼす重要な一つの要因とな
った。
【０００６】又、前記従来の界面剥離を防ぐ方法は、モ
ールド金型とのスティッキング（Sticking）を深化させ
る結果をもたらして、モ−ルディングが効率的に遂行で
きないか、又はモ−ルディング自体が不可能になる深刻
な問題が存在した。従って、従来の方法においては、接
着強化剤を３ｗｔ％未満で添加するしかなかったので、
これによりヒートシンク１３と半導体チップ１２間の界
面剥離現象が頻発し、これは半導体パッケージ１０の信
頼性を低下させる重要な要因の一つとなってきた。
ールド金型とのスティッキング（Sticking）を深化させ
る結果をもたらして、モ−ルディングが効率的に遂行で
きないか、又はモ−ルディング自体が不可能になる深刻
な問題が存在した。従って、従来の方法においては、接
着強化剤を３ｗｔ％未満で添加するしかなかったので、
これによりヒートシンク１３と半導体チップ１２間の界
面剥離現象が頻発し、これは半導体パッケージ１０の信
頼性を低下させる重要な要因の一つとなってきた。
【０００７】従って、本発明の目的は、ヒートシンクと
半導体パッケージ間の界面剥離現象を除去して界面剥離
部への湿気浸透を防止するとともに、パッケージの動作
中、半導体チップから発生する熱をヒートシンクを介し
て効率的に放出し得るようにした、高信頼性のヒートシ
ンク内装型半導体パッケージ及びその製造方法を提供す
ることにある。
半導体パッケージ間の界面剥離現象を除去して界面剥離
部への湿気浸透を防止するとともに、パッケージの動作
中、半導体チップから発生する熱をヒートシンクを介し
て効率的に放出し得るようにした、高信頼性のヒートシ
ンク内装型半導体パッケージ及びその製造方法を提供す
ることにある。
【０００８】
【課題を解決するための手段】前記目的を達成するため
の本発明は、半導体チップが実装されたヒートシンクの
少なくとも露出された上面を封止するよう、接着強化剤
が多量含有された液状エポキシ樹脂を硬化させて形成さ
れる第１封止部と、モールドコンパウンドをモ−ルディ
ングして形成される第２封止部とから構成される二重封
止部を持たせることにより、ヒートシンクと半導体チッ
プ間の接触界面上の剥離現象を抑制ないし除去したヒー
トシンク内装型半導体パッケージを提供する。
の本発明は、半導体チップが実装されたヒートシンクの
少なくとも露出された上面を封止するよう、接着強化剤
が多量含有された液状エポキシ樹脂を硬化させて形成さ
れる第１封止部と、モールドコンパウンドをモ−ルディ
ングして形成される第２封止部とから構成される二重封
止部を持たせることにより、ヒートシンクと半導体チッ
プ間の接触界面上の剥離現象を抑制ないし除去したヒー
トシンク内装型半導体パッケージを提供する。
【０００９】又、本発明は、ヒートシンクと半導体チッ
プ間の界面剥離現象を抑制ないし除去するため、半導体
チップの実装されたヒートシンクの少なくとも露出され
た上面が封止されるように接着強化剤が多量含有された
液状エポキシ樹脂をディスペンシングする液状エポキシ
ディスペンシング段階と、ディスペンシングされた前記
液状エポキシ樹脂を硬化させて第１封止部を形成させる
第１封止部形成段階と、モ−ルディングコンパウンドで
モ−ルディングして第２封止部を形成させる第２封止部
形成段階とを含む、二重封止部を有するヒートシンク内
装型半導体パッケージの製造方法を提供する。
プ間の界面剥離現象を抑制ないし除去するため、半導体
チップの実装されたヒートシンクの少なくとも露出され
た上面が封止されるように接着強化剤が多量含有された
液状エポキシ樹脂をディスペンシングする液状エポキシ
ディスペンシング段階と、ディスペンシングされた前記
液状エポキシ樹脂を硬化させて第１封止部を形成させる
第１封止部形成段階と、モ−ルディングコンパウンドで
モ−ルディングして第２封止部を形成させる第２封止部
形成段階とを含む、二重封止部を有するヒートシンク内
装型半導体パッケージの製造方法を提供する。
【００１０】従って、本発明による半導体パッケージに
おける第１封止部は第２封止部より強い接着力を有する
ので、ヒートシンクと半導体チップ間の界面剥離現象を
効果的に抑制ないし緩和させ得るとともに、本発明によ
る製造方法によると、金属等に対する強い接着力を保有
する液状エポキシ樹脂による第１封止部の形成がモール
ド金型の使用によるモ−ルディングによらずディスペン
シングにより行われるので、接着強化剤の添加量を増加
させても、従来の場合のような、モ−ルディング時のモ
ールド金型とのスティッキングによる製造方法上の諸問
題は存在しない。又、液状エポキシ樹脂にエラストマー
を添加すると、第１封止部の柔軟性を向上させるととも
に、硬化したときの収縮率を低下させるので、より望ま
しい。
おける第１封止部は第２封止部より強い接着力を有する
ので、ヒートシンクと半導体チップ間の界面剥離現象を
効果的に抑制ないし緩和させ得るとともに、本発明によ
る製造方法によると、金属等に対する強い接着力を保有
する液状エポキシ樹脂による第１封止部の形成がモール
ド金型の使用によるモ−ルディングによらずディスペン
シングにより行われるので、接着強化剤の添加量を増加
させても、従来の場合のような、モ−ルディング時のモ
ールド金型とのスティッキングによる製造方法上の諸問
題は存在しない。又、液状エポキシ樹脂にエラストマー
を添加すると、第１封止部の柔軟性を向上させるととも
に、硬化したときの収縮率を低下させるので、より望ま
しい。
【００１１】本明細書中の“液状エポキシ樹脂”という
用語は下記に定義される接着強化剤を３〜２５ｗｔ％包
含し、２５℃での粘度が５〜１２００Poise の低粘度で
あり、ワックス成分を包含しなく、エラストマー（Elas
tomer）を包含するものがより望ましく、ガラス転移温
度が７０〜１９０℃であり、硬化後の熱膨張係数が０．
５×１０-5〜７．５×１０-5／℃であり、伝導度が７０
μＳ／ｍ以下の電気的に非導電性であるエポキシ樹脂を
いい、硬化剤、シリコンジオキシド等のような低ストレ
ス剤、充填剤、触媒剤、触媒助剤等のような、通常に添
加可能な成分等を含有しているものを包含する。
用語は下記に定義される接着強化剤を３〜２５ｗｔ％包
含し、２５℃での粘度が５〜１２００Poise の低粘度で
あり、ワックス成分を包含しなく、エラストマー（Elas
tomer）を包含するものがより望ましく、ガラス転移温
度が７０〜１９０℃であり、硬化後の熱膨張係数が０．
５×１０-5〜７．５×１０-5／℃であり、伝導度が７０
μＳ／ｍ以下の電気的に非導電性であるエポキシ樹脂を
いい、硬化剤、シリコンジオキシド等のような低ストレ
ス剤、充填剤、触媒剤、触媒助剤等のような、通常に添
加可能な成分等を含有しているものを包含する。
【００１２】本明細書中の“モールドコンパウンド”と
いう用語は下記に定義される接着強化剤を３ｗｔ％未満
で包含し、１８５℃での粘度が最大４００Poise で比較
的高く、ガラス転移温度が少なくとも１５０℃以上であ
り、電気的に非導電性であるエポキシ樹脂をいい、エラ
ストマー、難燃剤（Flame Retardant）、硬化剤、シリ
コンジオキシド等のような低ストレス剤、充填剤、触媒
剤、触媒助剤等のような、通常に添加可能な成分等を含
有しているものを包含する。
いう用語は下記に定義される接着強化剤を３ｗｔ％未満
で包含し、１８５℃での粘度が最大４００Poise で比較
的高く、ガラス転移温度が少なくとも１５０℃以上であ
り、電気的に非導電性であるエポキシ樹脂をいい、エラ
ストマー、難燃剤（Flame Retardant）、硬化剤、シリ
コンジオキシド等のような低ストレス剤、充填剤、触媒
剤、触媒助剤等のような、通常に添加可能な成分等を含
有しているものを包含する。
【００１３】本明細書中の“接着強化剤”という用語は
半導体チップ又はリードフレーム等に対するエポキシ樹
脂の接着力を強化させるために通常に使用可能な添加剤
を総称し、好ましくはＲ−Ｓｉ−ＯＣＨ3 のようなシラ
ン系化合物（Ｒはエチレンオキシド、アミノ基、イミノ
基を介在して連結されたアミノ基、チオール基、又はイ
オノマー基）であるが、主鎖或は側鎖に電子供与体又は
電子授与体のような官能基（Functional Group）を有す
る機能性高分子化合物（このような官能基としては、ア
ミド基、水酸基又はカルボキシル基等がある）が挙げら
れる。
半導体チップ又はリードフレーム等に対するエポキシ樹
脂の接着力を強化させるために通常に使用可能な添加剤
を総称し、好ましくはＲ−Ｓｉ−ＯＣＨ3 のようなシラ
ン系化合物（Ｒはエチレンオキシド、アミノ基、イミノ
基を介在して連結されたアミノ基、チオール基、又はイ
オノマー基）であるが、主鎖或は側鎖に電子供与体又は
電子授与体のような官能基（Functional Group）を有す
る機能性高分子化合物（このような官能基としては、ア
ミド基、水酸基又はカルボキシル基等がある）が挙げら
れる。
【００１４】
【発明の実施の形態】以下、添付図面を参照して本発明
をより詳細に説明する。図１，図２，図３は本発明によ
る半導体パッケージ１，１ａ，１ｂの望ましい実施例を
示す断面図であり、これら実施例の基本的な構成は同一
であるので、便宜上一緒に説明する。
をより詳細に説明する。図１，図２，図３は本発明によ
る半導体パッケージ１，１ａ，１ｂの望ましい実施例を
示す断面図であり、これら実施例の基本的な構成は同一
であるので、便宜上一緒に説明する。
【００１５】本発明による二重封止部を有するヒートシ
ンク内装型半導体パッケージ１，１ａ，１ｂは、ヒート
シンク３，３ａ，３ｂと，ヒートシンク３，３ａ，３ｂ
の上面外郭部に沿って一定間隔を置き接着テープ２１に
より付着される多数のリード４，４ａ，４ｂと、ヒート
シンク３，３ａ，３ｂの上面中央部に実装される半導体
チップ２，２ａ，２ｂと、リード４，４ａ，４ｂと半導
体チップ２，２ａ，２ｂ上のチップパッド（図示せず）
を電気的に接続させるためのワイヤー５，５ａ，５ｂ
と、半導体チップ２，２ａ，２ｂが実装されたヒートシ
ンク３，３ａ，３ｂの少なくとも露出された上面を封止
する第１封止部６，６ａ，６ｂと、外部環境から保護す
るためパッケージを取り囲む第２封止部７，７ａ，７ｂ
とから構成される。
ンク内装型半導体パッケージ１，１ａ，１ｂは、ヒート
シンク３，３ａ，３ｂと，ヒートシンク３，３ａ，３ｂ
の上面外郭部に沿って一定間隔を置き接着テープ２１に
より付着される多数のリード４，４ａ，４ｂと、ヒート
シンク３，３ａ，３ｂの上面中央部に実装される半導体
チップ２，２ａ，２ｂと、リード４，４ａ，４ｂと半導
体チップ２，２ａ，２ｂ上のチップパッド（図示せず）
を電気的に接続させるためのワイヤー５，５ａ，５ｂ
と、半導体チップ２，２ａ，２ｂが実装されたヒートシ
ンク３，３ａ，３ｂの少なくとも露出された上面を封止
する第１封止部６，６ａ，６ｂと、外部環境から保護す
るためパッケージを取り囲む第２封止部７，７ａ，７ｂ
とから構成される。
【００１６】次いで、本発明による二重封止部を有する
ヒートシンク内装型半導体パッケージ１，１ａ，１ｂそ
れぞれの相異点に関して説明する。図１に示した本発明
の半導体パッケージ１においては、第１封止部６が接着
テープ２１と半導体チップ２が付着されたヒートシンク
３の露出された上面の上方部に形成される。
ヒートシンク内装型半導体パッケージ１，１ａ，１ｂそ
れぞれの相異点に関して説明する。図１に示した本発明
の半導体パッケージ１においては、第１封止部６が接着
テープ２１と半導体チップ２が付着されたヒートシンク
３の露出された上面の上方部に形成される。
【００１７】図２に示した本発明の半導体パッケージ１
ａにおいては、第１封止部６ａが半導体チップ２ａの上
面全体とヒートシンク３ａの露出された上面の上方部を
取り囲むよう、接着テープ２１上に付着されたリード４
ａの内側端部により限定される領域上に形成される。
ａにおいては、第１封止部６ａが半導体チップ２ａの上
面全体とヒートシンク３ａの露出された上面の上方部を
取り囲むよう、接着テープ２１上に付着されたリード４
ａの内側端部により限定される領域上に形成される。
【００１８】図３に示した本発明の半導体パッケージ１
ｂにおいては、半導体チップ２ａの上面全体とヒートシ
ンク３ａの露出された上面の上方部と接続ワイヤー５ｂ
をすべて取り囲むように、ヒートシンク３ｂの上面外郭
周縁部上に付着されるリード４ｂの内側端部上面に四角
環状の所定高さのダム９が設けられ、これにより限定さ
れる領域上に、第１封止部６ｂが形成される。
ｂにおいては、半導体チップ２ａの上面全体とヒートシ
ンク３ａの露出された上面の上方部と接続ワイヤー５ｂ
をすべて取り囲むように、ヒートシンク３ｂの上面外郭
周縁部上に付着されるリード４ｂの内側端部上面に四角
環状の所定高さのダム９が設けられ、これにより限定さ
れる領域上に、第１封止部６ｂが形成される。
【００１９】図４は、図３に示した本発明の半導体パッ
ケージ１ｂにおいて、二重封止部の形成前、ダム９によ
り限定される領域を示す平面図である。ダム９は、Ｃ
ｕ，Ａｌ，Ｎｉ又はこれらを包含する合金等のような熱
伝導性の優れた金属で形成でき、ヒートシンク３ｂ上に
接着材２２より接着される。図３，図４における半導体
パッケージ１ｂでは、ダム９の形成素材として金属を使
用し、接着材でヒートシンクに接着しているが、本発明
はこれに限定されるものではなく、例えば、液状エポキ
シ樹脂に基本的に類似した樹脂をディスペンシングして
から硬化させてダム９を形成することもでき、このよう
な場合には接着剤２２の使用は不要である。
ケージ１ｂにおいて、二重封止部の形成前、ダム９によ
り限定される領域を示す平面図である。ダム９は、Ｃ
ｕ，Ａｌ，Ｎｉ又はこれらを包含する合金等のような熱
伝導性の優れた金属で形成でき、ヒートシンク３ｂ上に
接着材２２より接着される。図３，図４における半導体
パッケージ１ｂでは、ダム９の形成素材として金属を使
用し、接着材でヒートシンクに接着しているが、本発明
はこれに限定されるものではなく、例えば、液状エポキ
シ樹脂に基本的に類似した樹脂をディスペンシングして
から硬化させてダム９を形成することもでき、このよう
な場合には接着剤２２の使用は不要である。
【００２０】次に、本発明の製造方法に関して具体的に
説明する。図１，図２，図３，図４に示した本発明によ
る半導体パッケージ１，１ａ，１ｂの望ましい製造方法
の基本的な構成もやはり同一であるので、便宜上一緒に
説明する。
説明する。図１，図２，図３，図４に示した本発明によ
る半導体パッケージ１，１ａ，１ｂの望ましい製造方法
の基本的な構成もやはり同一であるので、便宜上一緒に
説明する。
【００２１】本発明の二重封止部を有するヒートシンク
内装型半導体パッケージ１，１ａ，１ｂの製造方法は、
ヒートシンク３，３ａ，３ｂの上面外郭部に沿って一定
間隔を置き接着テープ２１で多数のリード４，４ａ，４
ｂを接着させるリード付着段階と、リード４，４ａ，４
ｂが付着されたヒートシンク３，３ａ，３ｂの上面中央
部に半導体チップ２，２ａ，２ｂを搭載させる半導体チ
ップ実装段階と、リード４，４ａ，４ｂと半導体チップ
２，２ａ，２ｂ上のチップパッド（図示せず）をワイヤ
ー５，５ａ，５ｂで電気的に接続させるワイヤーボンデ
ィング段階と、半導体チップ２，２ａ，２ｂが実装され
たヒートシンク３，３ａ，３ｂの少なくとも露出された
上面の上方部に液状エポキシ樹脂をディスペンシングす
る液状エポキシディスペンシング段階と、ディスペンシ
ングされた液状エポキシ樹脂を硬化させて、ヒートシン
ク３，３ａ，３ｂと半導体チップ２，２ａ，２ｂ間の界
面剥離現象を抑制ないし除去するための第１封止部６，
６ａ，６ｂを形成させる第１封止部形成段階と、リード
４，４ａ，４ｂ，半導体チップ２，２ａ，２ｂ及びワイ
ヤー５，５ａ，５ｂを外部環境から保護するためにモ−
ルディングコンパウンドでモ−ルディングして第２封止
部７，７ａ，７ｂを形成させるモ−ルディング段階とか
ら構成される。
内装型半導体パッケージ１，１ａ，１ｂの製造方法は、
ヒートシンク３，３ａ，３ｂの上面外郭部に沿って一定
間隔を置き接着テープ２１で多数のリード４，４ａ，４
ｂを接着させるリード付着段階と、リード４，４ａ，４
ｂが付着されたヒートシンク３，３ａ，３ｂの上面中央
部に半導体チップ２，２ａ，２ｂを搭載させる半導体チ
ップ実装段階と、リード４，４ａ，４ｂと半導体チップ
２，２ａ，２ｂ上のチップパッド（図示せず）をワイヤ
ー５，５ａ，５ｂで電気的に接続させるワイヤーボンデ
ィング段階と、半導体チップ２，２ａ，２ｂが実装され
たヒートシンク３，３ａ，３ｂの少なくとも露出された
上面の上方部に液状エポキシ樹脂をディスペンシングす
る液状エポキシディスペンシング段階と、ディスペンシ
ングされた液状エポキシ樹脂を硬化させて、ヒートシン
ク３，３ａ，３ｂと半導体チップ２，２ａ，２ｂ間の界
面剥離現象を抑制ないし除去するための第１封止部６，
６ａ，６ｂを形成させる第１封止部形成段階と、リード
４，４ａ，４ｂ，半導体チップ２，２ａ，２ｂ及びワイ
ヤー５，５ａ，５ｂを外部環境から保護するためにモ−
ルディングコンパウンドでモ−ルディングして第２封止
部７，７ａ，７ｂを形成させるモ−ルディング段階とか
ら構成される。
【００２２】次いで、本発明による二重封止部を有する
ヒートシンク内装型半導体パッケージ１，１ａ，１ｂの
製造方法のそれぞれの相異点に関して具体的に説明す
る。図１に示した本発明による半導体パッケージ１の製
造方法においては、液状ディスペンシング段階は、接着
テープ２１と半導体チップ２の付着されたヒートシンク
３の露出された上面の上方部に液状エポキシをディスペ
ンシングすることでなる。従って、ディスペンシングさ
れた液状エポキシ樹脂は、クオッドタイプのリードタイ
プのリードフレームである場合、四角環状に形成され
る。
ヒートシンク内装型半導体パッケージ１，１ａ，１ｂの
製造方法のそれぞれの相異点に関して具体的に説明す
る。図１に示した本発明による半導体パッケージ１の製
造方法においては、液状ディスペンシング段階は、接着
テープ２１と半導体チップ２の付着されたヒートシンク
３の露出された上面の上方部に液状エポキシをディスペ
ンシングすることでなる。従って、ディスペンシングさ
れた液状エポキシ樹脂は、クオッドタイプのリードタイ
プのリードフレームである場合、四角環状に形成され
る。
【００２３】図２に示した本発明による半導体パッケー
ジ１ａの製造方法においては、液状エポキシディスペン
シング段階は、半導体チップ２ａの上面全体とヒートシ
ンク３ａの露出された上面の上方部を取り囲むよう、接
着テープ２１上に付着されたリード４ａの内側端部によ
り限定される領域上に液状エポキシをディスペンシング
することでなる。従って、ディスペンシングされた液状
エポキシ樹脂はドーム形状を有することになる。
ジ１ａの製造方法においては、液状エポキシディスペン
シング段階は、半導体チップ２ａの上面全体とヒートシ
ンク３ａの露出された上面の上方部を取り囲むよう、接
着テープ２１上に付着されたリード４ａの内側端部によ
り限定される領域上に液状エポキシをディスペンシング
することでなる。従って、ディスペンシングされた液状
エポキシ樹脂はドーム形状を有することになる。
【００２４】図３に示した本発明の半導体パッケージ１
ｂにおいては、液状エポキシディスペンシング段階は、
半導体チップ２ａの上面全体とヒートシンク３ａの露出
された上面の上方部と接続ワイヤー５ｂをすべて取り囲
むよう、ヒートシンク３ｂの上面外郭周縁部上に付着さ
れるリード４ｂの内側端部上面に四角環状の所定高さの
ダム９を接着剤２２で接着させ、ダム９により限定され
る領域上に液状エポキシをディスペンシングすることで
なる。従って、ディスペンシングされた液状エポキシ樹
脂はダム９の形状に依存することになる。
ｂにおいては、液状エポキシディスペンシング段階は、
半導体チップ２ａの上面全体とヒートシンク３ａの露出
された上面の上方部と接続ワイヤー５ｂをすべて取り囲
むよう、ヒートシンク３ｂの上面外郭周縁部上に付着さ
れるリード４ｂの内側端部上面に四角環状の所定高さの
ダム９を接着剤２２で接着させ、ダム９により限定され
る領域上に液状エポキシをディスペンシングすることで
なる。従って、ディスペンシングされた液状エポキシ樹
脂はダム９の形状に依存することになる。
【００２５】二重封止部の形成前のダム９により限定さ
れる領域を示す平面図である図４から分かるように、ダ
ム９の形成段階は、ワイヤーボンディング段階と液状エ
ポキシディスペンシング段階との間で遂行される。ダム
９はＣｕ，Ａｌ，Ｎｉ又はこれらを包含する合金等のよ
うな熱伝導性の優れた金属で形成可能であることは先に
説明したとおりであり、液状エポキシ樹脂に基本的に類
似した樹脂をディスペンシングしてから硬化させてダム
９を形成させ得ることも先に説明したとおりである。
れる領域を示す平面図である図４から分かるように、ダ
ム９の形成段階は、ワイヤーボンディング段階と液状エ
ポキシディスペンシング段階との間で遂行される。ダム
９はＣｕ，Ａｌ，Ｎｉ又はこれらを包含する合金等のよ
うな熱伝導性の優れた金属で形成可能であることは先に
説明したとおりであり、液状エポキシ樹脂に基本的に類
似した樹脂をディスペンシングしてから硬化させてダム
９を形成させ得ることも先に説明したとおりである。
【００２６】一方、第１封止部を形成する液状エポキシ
樹脂中の接着強化剤の添加量は３〜２５ｗｔ％が好まし
く、より好ましくは３．５〜１０ｗｔ％である。接着強
化剤の添加量が３ｗｔ％未満である場合は本発明が図る
強い接着力が得られなくて、界面剥離の防止効果を現さ
なく、２５ｗｔ％を越える場合は要求する流動特性が過
度に低下する問題が発生するので好ましくない。
樹脂中の接着強化剤の添加量は３〜２５ｗｔ％が好まし
く、より好ましくは３．５〜１０ｗｔ％である。接着強
化剤の添加量が３ｗｔ％未満である場合は本発明が図る
強い接着力が得られなくて、界面剥離の防止効果を現さ
なく、２５ｗｔ％を越える場合は要求する流動特性が過
度に低下する問題が発生するので好ましくない。
【００２７】又、液状エポキシ樹脂に添加する好ましい
エラストマーの代表的な例としては、ＡＢＳ（Acryloni
tril-Butadiene-Styrene）樹脂、ニトリル樹脂、シリコ
ン樹脂又はポリウレタン樹脂等が挙げられる。エラスト
マーの添加量は０．１〜４ｗｔ％が好ましいが、０．１
ｗｔ％未満ではその効果が微弱で好ましくなく、４ｗｔ
％を越える場合は硬化後の物理的強度が低下するか、硬
化後にもジェリータイプで存在するので好ましくない。
エラストマーの代表的な例としては、ＡＢＳ（Acryloni
tril-Butadiene-Styrene）樹脂、ニトリル樹脂、シリコ
ン樹脂又はポリウレタン樹脂等が挙げられる。エラスト
マーの添加量は０．１〜４ｗｔ％が好ましいが、０．１
ｗｔ％未満ではその効果が微弱で好ましくなく、４ｗｔ
％を越える場合は硬化後の物理的強度が低下するか、硬
化後にもジェリータイプで存在するので好ましくない。
【００２８】
【実施例】以下、本発明を試験例及び比較試験例によっ
てより具体的に説明する。 試験例１〜５ 本発明の好ましい実施例のうち、第１実施例（図１参
照）による、二重封止部を有するヒートシンク内装型半
導体パッケージ１を苛酷条件下で放置した後、界面剥離
状態を顕微鏡観察及び走査型音響断層写真（ＳＡＴ：Sc
anning AcousticTomograph ）により判定した。
てより具体的に説明する。 試験例１〜５ 本発明の好ましい実施例のうち、第１実施例（図１参
照）による、二重封止部を有するヒートシンク内装型半
導体パッケージ１を苛酷条件下で放置した後、界面剥離
状態を顕微鏡観察及び走査型音響断層写真（ＳＡＴ：Sc
anning AcousticTomograph ）により判定した。
【００２９】使用した樹脂及び素材と試験条件は次のよ
うである。 使用樹脂及び素材 Ｉ）ダイ接着エポキシ樹脂：ＡＢＬＥＳＴＩＫ社製造の
登録商標“ＡＢＬＥＢＯＮＤ”８４−１ＬＭＩＳＲ４ 粘度：２５℃で８，０００ｃｐｓ、導電性：１３μｍｈ
ｏｓ／ｃｍ 熱伝導性：１２１℃で２．５Ｗ／ｍ°Ｋ、ガラス転移温
度：１２０℃ 熱膨張係数：４０×１０-6ｉｎ／ｉｎ／℃ II）液状エポキシ樹脂：下記の樹脂ＴＹＰＥ１〜ＴＹＰ
Ｅ５には接着強化剤としてＮＨ2−Ｓｉ−ＯＣＨ3をそれ
ぞれ４．０ｗｔ％、３．３ｗｔ％、５．０ｗｔ％、６．
２ｗｔ％、４．５ｗｔ％添加し、エラストマーとしては
ＡＢＳ樹脂をそれぞれ１．２ｗｔ％ずつ添加して使用し
た。
うである。 使用樹脂及び素材 Ｉ）ダイ接着エポキシ樹脂：ＡＢＬＥＳＴＩＫ社製造の
登録商標“ＡＢＬＥＢＯＮＤ”８４−１ＬＭＩＳＲ４ 粘度：２５℃で８，０００ｃｐｓ、導電性：１３μｍｈ
ｏｓ／ｃｍ 熱伝導性：１２１℃で２．５Ｗ／ｍ°Ｋ、ガラス転移温
度：１２０℃ 熱膨張係数：４０×１０-6ｉｎ／ｉｎ／℃ II）液状エポキシ樹脂：下記の樹脂ＴＹＰＥ１〜ＴＹＰ
Ｅ５には接着強化剤としてＮＨ2−Ｓｉ−ＯＣＨ3をそれ
ぞれ４．０ｗｔ％、３．３ｗｔ％、５．０ｗｔ％、６．
２ｗｔ％、４．５ｗｔ％添加し、エラストマーとしては
ＡＢＳ樹脂をそれぞれ１．２ｗｔ％ずつ添加して使用し
た。
【００３０】ＴＹＰＥ１：Ｈｙｓｏｌ社製造のＦＰ−４
４５０ 粘度：２５℃で５００ｐｓ、ガラス転移温度：１５０℃ 熱膨張係数：１．９×１０-5／℃ 硬化条件：１００℃／ｈｒ＋１６０℃／３ｈｒ
４５０ 粘度：２５℃で５００ｐｓ、ガラス転移温度：１５０℃ 熱膨張係数：１．９×１０-5／℃ 硬化条件：１００℃／ｈｒ＋１６０℃／３ｈｒ
【００３１】ＴＹＰＥ２：Matsushita ElectricWorks，
Ltd ．製造のＣＶ５１８６Ｓ 粘度：２５℃で１１０ｐｓ、ガラス転移温度：１５０℃ 熱膨張係数：３．２×１０-5／℃ 硬化条件：１００℃／ｈｒ＋１６０℃／３ｈｒ ＴＹＰＥ３：Matsushita Electric Works，Ltd ．製造
のＣＶ５７５５Ａ 粘度：２５℃で７６０ｐｓ、ガラス転移温度：１００℃ 熱膨張係数：２．３×１０-5／℃ 硬化条件：１３０℃／１５ｍｉｎ＋１６０℃／３ｈｒ ＴＹＰＥ４：Matsushita Electric Works，Ltd ．製造
のＣＶ５１９３Ａ 粘度：２５℃で９５０ｐｓ、ガラス転移温度：１３５℃ 熱膨張係数：２．３×１０-5／℃ 硬化条件：１００℃／１ｈｒ＋１６０℃／３ｈｒ
Ltd ．製造のＣＶ５１８６Ｓ 粘度：２５℃で１１０ｐｓ、ガラス転移温度：１５０℃ 熱膨張係数：３．２×１０-5／℃ 硬化条件：１００℃／ｈｒ＋１６０℃／３ｈｒ ＴＹＰＥ３：Matsushita Electric Works，Ltd ．製造
のＣＶ５７５５Ａ 粘度：２５℃で７６０ｐｓ、ガラス転移温度：１００℃ 熱膨張係数：２．３×１０-5／℃ 硬化条件：１３０℃／１５ｍｉｎ＋１６０℃／３ｈｒ ＴＹＰＥ４：Matsushita Electric Works，Ltd ．製造
のＣＶ５１９３Ａ 粘度：２５℃で９５０ｐｓ、ガラス転移温度：１３５℃ 熱膨張係数：２．３×１０-5／℃ 硬化条件：１００℃／１ｈｒ＋１６０℃／３ｈｒ
【００３２】ＴＹＰＥ５：Matsushita ElectricWorks，
Ltd ．製造のＣＶ５１８３Ｆ 粘度：２５℃で３０ｐｓ、ガラス転移温度：１５０℃ 熱膨張係数：４．０×１０-5／℃ 硬化条件：１００℃／１ｈｒ＋１６０℃／３ｈｒ
Ltd ．製造のＣＶ５１８３Ｆ 粘度：２５℃で３０ｐｓ、ガラス転移温度：１５０℃ 熱膨張係数：４．０×１０-5／℃ 硬化条件：１００℃／１ｈｒ＋１６０℃／３ｈｒ
【００３３】III）モールドコンパウンド：Toshiba Che
micalCo．製造のモデルＫＥ−１０００ＳＲ 粘度：１８５℃で最大３００ｐｓ、ガラス転移温度：最
少１９０℃ 熱膨張係数：１．７×１０-5／℃ 硬化条件：１００℃／１ｈｒ＋１６０℃／３ｈｒ 導電性（抽出数）：１３μＳ／ｃｍ モ−ルディング条件：１８５℃／１２０ｓｅｃ硬化 後硬化条件：１７５℃／８ｈｒ
micalCo．製造のモデルＫＥ−１０００ＳＲ 粘度：１８５℃で最大３００ｐｓ、ガラス転移温度：最
少１９０℃ 熱膨張係数：１．７×１０-5／℃ 硬化条件：１００℃／１ｈｒ＋１６０℃／３ｈｒ 導電性（抽出数）：１３μＳ／ｃｍ モ−ルディング条件：１８５℃／１２０ｓｅｃ硬化 後硬化条件：１７５℃／８ｈｒ
【００３４】IV）リードフレーム：ＰＳＯＰ２，２０Ｌ
Ｄ １６４×２０４Ｗ Ｖ）テストダイ：９２×１０１ＭＬ VI）観察：顕微鏡観察−倍率：×５０ 走査型音響断層撮影機（ＳＡＴ：Scanning Acoustic
Tomographer）−Sonix 社製
Ｄ １６４×２０４Ｗ Ｖ）テストダイ：９２×１０１ＭＬ VI）観察：顕微鏡観察−倍率：×５０ 走査型音響断層撮影機（ＳＡＴ：Scanning Acoustic
Tomographer）−Sonix 社製
【００３５】半導体パッケージ試験条件 Ｉ）第１条件：温度８５℃、相対湿度８５％下で１６８
時間定置 II）第２条件：温度８５℃、相対湿度６０％下で１６８
時間定置 試験結果を表１に示した。
時間定置 II）第２条件：温度８５℃、相対湿度６０％下で１６８
時間定置 試験結果を表１に示した。
【００３６】
【表１】
【００３７】表１で“／”で区分した数値は「不良を現
したパッケージの数／供試パッケージの総数」を示す。
例えば、液状エポキシＴＹＰＥ２を１点塗布した第１苛
酷条件下のチップ上部面の剥離テスト結果である“３／
６”は六つのサンプルパッケージ中の三つのサンプルパ
ッケージが不良、つまり剥離が発生したことを示してい
るものである。
したパッケージの数／供試パッケージの総数」を示す。
例えば、液状エポキシＴＹＰＥ２を１点塗布した第１苛
酷条件下のチップ上部面の剥離テスト結果である“３／
６”は六つのサンプルパッケージ中の三つのサンプルパ
ッケージが不良、つまり剥離が発生したことを示してい
るものである。
【００３８】表１に示した結果から分かるように、半導
体チップ２の上面には多くのサンプルで界面剥離が発生
するが、半導体チップ２の上面の界面剥離はチップ２の
上面にポリイミド薄膜を被せる公知技術により容易に解
消することができる。
体チップ２の上面には多くのサンプルで界面剥離が発生
するが、半導体チップ２の上面の界面剥離はチップ２の
上面にポリイミド薄膜を被せる公知技術により容易に解
消することができる。
【００３９】表１の結果から明らかに把握し得るよう
に、本発明による二重封止部を形成させた半導体パッケ
ージ１においては、半導体チップ２の周縁部で界面剥離
が全然発生しないので、湿気の浸透によるパッケージ１
の信頼性低下の問題がすっかり解消され、半導体チップ
２とヒートシンク３間の界面での剥離現象もＴＹＰＥ
１，３，５、特にＴＹＰＥ１では著しく改善されたの
で、回路動作中に発生する熱放出効果も殆ど阻害されな
かった。
に、本発明による二重封止部を形成させた半導体パッケ
ージ１においては、半導体チップ２の周縁部で界面剥離
が全然発生しないので、湿気の浸透によるパッケージ１
の信頼性低下の問題がすっかり解消され、半導体チップ
２とヒートシンク３間の界面での剥離現象もＴＹＰＥ
１，３，５、特にＴＹＰＥ１では著しく改善されたの
で、回路動作中に発生する熱放出効果も殆ど阻害されな
かった。
【００４０】試験例６ 本発明の望ましい実施例のうち、第１実施例（図１参
照）及び第２実施例（図２参照）による二重封止部を有
するヒートシンク内装型半導体パッケージ１、１ａを試
験例１〜５での苛酷条件下で放置した後、界面剥離状態
を顕微鏡観察（倍率：×５０）し、その良否を判定し
た。その結果は図５，図６に示した。
照）及び第２実施例（図２参照）による二重封止部を有
するヒートシンク内装型半導体パッケージ１、１ａを試
験例１〜５での苛酷条件下で放置した後、界面剥離状態
を顕微鏡観察（倍率：×５０）し、その良否を判定し
た。その結果は図５，図６に示した。
【００４１】ここで、図５は液状エポキシ樹脂としてＴ
ＹＰＥ１を使用した半導体パッケージ１に対する断面拡
大写真であり、図６は液状エポキシ樹脂としてＴＹＰＥ
１を使用した半導体パッケージ１ａに対する断面拡大写
真である。図５，図６から分かるように、本発明の半導
体パッケージ１，１ａでは液状エポキシ封止部（つまり
第１封止部６，６ａ）を形成させることにより、ヒート
シンク３，３ａと半導体チップ２，２ａ間の界面及び実
装された半導体チップ２，２ａの下端周縁部での剥離が
発生しなかったことが確認された。
ＹＰＥ１を使用した半導体パッケージ１に対する断面拡
大写真であり、図６は液状エポキシ樹脂としてＴＹＰＥ
１を使用した半導体パッケージ１ａに対する断面拡大写
真である。図５，図６から分かるように、本発明の半導
体パッケージ１，１ａでは液状エポキシ封止部（つまり
第１封止部６，６ａ）を形成させることにより、ヒート
シンク３，３ａと半導体チップ２，２ａ間の界面及び実
装された半導体チップ２，２ａの下端周縁部での剥離が
発生しなかったことが確認された。
【００４２】比較試験例 従来の単一封止部を有するヒートシンク内装型半導体パ
ッケージ１０を試験例６と同様に第２苛酷条件下で放置
した後、界面剥離状態を顕微鏡観察（倍率：×５０）し
てその良否を判定した。その結果は図９，図１０，図１
１に示した。図９，図１０，図１１から分かるように、
従来のパッケージ１０は液状エポキシ樹脂封止部が存在
しないため、半導体チップ１２の上面及び／又はヒート
シンク１３と半導体チップ１２間の界面及び実装された
半導体チップ１２の下端周縁部での剥離がひどく発生し
たことが確認された。
ッケージ１０を試験例６と同様に第２苛酷条件下で放置
した後、界面剥離状態を顕微鏡観察（倍率：×５０）し
てその良否を判定した。その結果は図９，図１０，図１
１に示した。図９，図１０，図１１から分かるように、
従来のパッケージ１０は液状エポキシ樹脂封止部が存在
しないため、半導体チップ１２の上面及び／又はヒート
シンク１３と半導体チップ１２間の界面及び実装された
半導体チップ１２の下端周縁部での剥離がひどく発生し
たことが確認された。
【００４３】試験例７及び比較試験例２ 本発明の望ましい実施例中の第１実施例（図１参照）に
よる二重封止部を有する二重封止部を有するヒートシン
ク内装型半導体パッケージ１と従来の単一封止部を有す
るヒートシンク内装型半導体パッケージ１０を試験例１
〜７と同一条件（本発明のパッケージにおいては液状エ
ポキシ樹脂としてＴＹＰＥ１を使用）で第２苛酷条件下
で放置した後、界面剥離状態を走査型音響撮影機を使用
して判定した。その結果を図７に示した。
よる二重封止部を有する二重封止部を有するヒートシン
ク内装型半導体パッケージ１と従来の単一封止部を有す
るヒートシンク内装型半導体パッケージ１０を試験例１
〜７と同一条件（本発明のパッケージにおいては液状エ
ポキシ樹脂としてＴＹＰＥ１を使用）で第２苛酷条件下
で放置した後、界面剥離状態を走査型音響撮影機を使用
して判定した。その結果を図７に示した。
【００４４】図７は半導体パッケージ１又は１０を示し
た底面図で、長方形（図７の原写真では赤色）は本発明
の第１実施例になるヒートシンク３又は従来品のヒート
シンク１３を示し、円形で現れた部分３０は走査型音響
断層撮影のためにヒートシンク３又は１３の底面に形成
させた円筒状のデント（Dent）を示し、デントの円形端
部内の濃度が濃い（図７の原写真では赤色）ことはヒー
トシンク３又は１３と半導体チップ２又は１２間の接触
界面が剥離されたことを示し、濃度が濃い（赤い色調が
ない）ことは界面剥離現象が起こらなかったことを意味
する。
た底面図で、長方形（図７の原写真では赤色）は本発明
の第１実施例になるヒートシンク３又は従来品のヒート
シンク１３を示し、円形で現れた部分３０は走査型音響
断層撮影のためにヒートシンク３又は１３の底面に形成
させた円筒状のデント（Dent）を示し、デントの円形端
部内の濃度が濃い（図７の原写真では赤色）ことはヒー
トシンク３又は１３と半導体チップ２又は１２間の接触
界面が剥離されたことを示し、濃度が濃い（赤い色調が
ない）ことは界面剥離現象が起こらなかったことを意味
する。
【００４５】図７で、上端列の全部と下端列の左側から
１〜４番は本発明による半導体パッケージ１であり、上
端列１〜３、５，６番及び下端列１〜４番は液状エポキ
シ樹脂で半導体チップ２の周縁部を全体的に薄く均等に
塗布した場合であり、上端列４番は半導体チップ２の周
縁部の１側面のみを塗布した場合である。
１〜４番は本発明による半導体パッケージ１であり、上
端列１〜３、５，６番及び下端列１〜４番は液状エポキ
シ樹脂で半導体チップ２の周縁部を全体的に薄く均等に
塗布した場合であり、上端列４番は半導体チップ２の周
縁部の１側面のみを塗布した場合である。
【００４６】従って、全体的に薄く均等に塗布した場合
は、界面剥離現象が全然起こらなかったか、又は極めて
微細な程度で起こったことが分かった。一方、下端列の
左側から５、６番は従来の半導体パッケージ１０で、本
発明によるパッケージ１とは対照的にデント３０内部の
濃度が濃く（色調が赤く）現れているので、ヒートシン
ク１３と半導体チップ１２間の接触界面でひどい剥離現
象が起こったことが分かった。
は、界面剥離現象が全然起こらなかったか、又は極めて
微細な程度で起こったことが分かった。一方、下端列の
左側から５、６番は従来の半導体パッケージ１０で、本
発明によるパッケージ１とは対照的にデント３０内部の
濃度が濃く（色調が赤く）現れているので、ヒートシン
ク１３と半導体チップ１２間の接触界面でひどい剥離現
象が起こったことが分かった。
【００４７】比較試験例３ 従来の単一封止部を有するヒートシンク内装型半導体パ
ッケージ１０の他のピースを選択し、比較試験例２と同
様に試験し、その結果を図１２に示した。図１２から明
らかに分かるように、従来のパッケージ１０はすべてひ
どい界面剥離現象を現した。
ッケージ１０の他のピースを選択し、比較試験例２と同
様に試験し、その結果を図１２に示した。図１２から明
らかに分かるように、従来のパッケージ１０はすべてひ
どい界面剥離現象を現した。
【００４８】先に説明した試験例及び比較試験例と他の
多くの試験結果から、第１封止部を形成する液状エポキ
シ樹脂中の接着強化剤の添加量は３〜２５ｗｔ％が好ま
しく、より好ましくは３．５〜１０ｗｔ％であることが
分かる。接着強化剤の添加量が３ｗｔ％未満である場合
は本発明が図る強い接着力が得られなくて界面剥離防止
効果がなく、２５ｗｔ％を越える場合は要求する流動特
性が低下する問題点が発生するため望ましくないことが
分かった。又、第１封止部に添加すると好ましいエラス
トマーの添加量は、先に言及したように、０．１〜４ｗ
ｔ％である。
多くの試験結果から、第１封止部を形成する液状エポキ
シ樹脂中の接着強化剤の添加量は３〜２５ｗｔ％が好ま
しく、より好ましくは３．５〜１０ｗｔ％であることが
分かる。接着強化剤の添加量が３ｗｔ％未満である場合
は本発明が図る強い接着力が得られなくて界面剥離防止
効果がなく、２５ｗｔ％を越える場合は要求する流動特
性が低下する問題点が発生するため望ましくないことが
分かった。又、第１封止部に添加すると好ましいエラス
トマーの添加量は、先に言及したように、０．１〜４ｗ
ｔ％である。
【００４９】
【発明の効果】以上、詳細に説明したように、本発明に
よる半導体パッケージにおいては、接着強化剤がで３〜
２５ｗｔ％添加された液状エポキシ樹脂で形成される第
１封止部が通常のモールドコンパウンドをモ−ルディン
グして形成される第２封止部よりずっと強い接着力を有
するので、ヒートシンクと半導体チップ間の界面剥離現
象を効果的に抑制ないし緩和させることができる。又、
本発明による製造方法によると、金属等に対する強い接
着力を保有する液状エポキシ樹脂による第１封止部の形
成がモールド金型の使用によるモ−ルディングによるも
のでなくディスペンシングにより成るので、接着強化剤
の添加量を増加させても、従来の場合のような、モ−ル
ディング時、モールド金型とのスティッキングによる製
造上の諸問題は存在しない。
よる半導体パッケージにおいては、接着強化剤がで３〜
２５ｗｔ％添加された液状エポキシ樹脂で形成される第
１封止部が通常のモールドコンパウンドをモ−ルディン
グして形成される第２封止部よりずっと強い接着力を有
するので、ヒートシンクと半導体チップ間の界面剥離現
象を効果的に抑制ないし緩和させることができる。又、
本発明による製造方法によると、金属等に対する強い接
着力を保有する液状エポキシ樹脂による第１封止部の形
成がモールド金型の使用によるモ−ルディングによるも
のでなくディスペンシングにより成るので、接着強化剤
の添加量を増加させても、従来の場合のような、モ−ル
ディング時、モールド金型とのスティッキングによる製
造上の諸問題は存在しない。
【００５０】従って、本発明は、ヒートシンクと半導体
チップがダイ接着エポキシにより接着された界面上の剥
離現象が効果的に抑制ないし除去されるので、水分の浸
透及び放熱効果の劣化に起因する半導体パッケージの性
能低下の憂いが殆ど存在しなくなる。具体的には、マザ
ーボードへのソルダリング時の作業工程による熱発生及
び回路動作時の半導体チップからの熱発生により、浸透
した水分が急に気化し、これにより体積の急膨張による
クラックの発生の憂いも大きく減少させ得る新規で有用
な発明である。
チップがダイ接着エポキシにより接着された界面上の剥
離現象が効果的に抑制ないし除去されるので、水分の浸
透及び放熱効果の劣化に起因する半導体パッケージの性
能低下の憂いが殆ど存在しなくなる。具体的には、マザ
ーボードへのソルダリング時の作業工程による熱発生及
び回路動作時の半導体チップからの熱発生により、浸透
した水分が急に気化し、これにより体積の急膨張による
クラックの発生の憂いも大きく減少させ得る新規で有用
な発明である。
【００５１】さらに、本発明の製造方法はクオッドタイ
プのリードフレームのみに対するだけでなく、同一又は
少しの変形により同一発明思想が適用可能なヒートシン
ク内装型ボールグリッドアレイ半導体パッケージ等に対
しても適用可能であることは勿論であり、これも本発明
の領域に包含されるものであることを理解すべきであ
る。
プのリードフレームのみに対するだけでなく、同一又は
少しの変形により同一発明思想が適用可能なヒートシン
ク内装型ボールグリッドアレイ半導体パッケージ等に対
しても適用可能であることは勿論であり、これも本発明
の領域に包含されるものであることを理解すべきであ
る。
【図１】本発明の望ましい第１実施例による、二重封止
部を有するヒートシンク内装型半導体パッケージの断面
図である。
部を有するヒートシンク内装型半導体パッケージの断面
図である。
【図２】本発明の望ましい第２実施例による、二重封止
部を有するヒートシンク内装型半導体パッケージの断面
図である。
部を有するヒートシンク内装型半導体パッケージの断面
図である。
【図３】本発明の望ましい第３実施例による、二重封止
部を有するヒートシンク内装型半導体パッケージの断面
図である。
部を有するヒートシンク内装型半導体パッケージの断面
図である。
【図４】本発明の第３実施例による、二重封止部形成前
のヒートシンク内装型半導体パッケージの平面図であ
る。
のヒートシンク内装型半導体パッケージの平面図であ
る。
【図５】本発明の第１実施例による二重封止部を有する
ヒートシンク内装型半導体パッケージの苛酷条件経過後
の界面剥離状態を示す断面写真である。
ヒートシンク内装型半導体パッケージの苛酷条件経過後
の界面剥離状態を示す断面写真である。
【図６】本発明の第２実施例による二重封止部を有する
ヒートシンク内装型半導体パッケージの苛酷条件経過後
の界面剥離状態を示す断面写真である。
ヒートシンク内装型半導体パッケージの苛酷条件経過後
の界面剥離状態を示す断面写真である。
【図７】本発明の第１実施例による二重封止部を有する
ヒートシンク内装型半導体パッケージ及び従来のパッケ
ージに対する苛酷条件の界面剥離状態を比較して示す走
査型音響断層写真（ＳＡＴ：Scanning Acoustic Tomogr
aph）である。
ヒートシンク内装型半導体パッケージ及び従来のパッケ
ージに対する苛酷条件の界面剥離状態を比較して示す走
査型音響断層写真（ＳＡＴ：Scanning Acoustic Tomogr
aph）である。
【図８】従来の単一封止部を有するヒートシンク内装型
半導体パッケージの断面図である。
半導体パッケージの断面図である。
【図９】従来の単一封止部を有するヒートシング内装型
半導体パッケージの苛酷条件経過後の界面剥離状態を示
す断面写真である。
半導体パッケージの苛酷条件経過後の界面剥離状態を示
す断面写真である。
【図１０】従来の単一封止部を有するヒートシング内装
型半導体パッケージの苛酷条件経過後の界面剥離状態を
示す断面写真である。
型半導体パッケージの苛酷条件経過後の界面剥離状態を
示す断面写真である。
【図１１】従来の単一封止部を有するヒートシング内装
型半導体パッケージの苛酷条件経過後の界面剥離状態を
示す断面写真である。
型半導体パッケージの苛酷条件経過後の界面剥離状態を
示す断面写真である。
【図１２】従来の単一封止部を有するヒートシンク内装
型半導体パッケージの苛酷条件経過後の界面剥離状態を
示す走査型音響断層写真である。
型半導体パッケージの苛酷条件経過後の界面剥離状態を
示す走査型音響断層写真である。
１，１ａ，１ｂ 本発明半導体パッケージ ２，２ａ，２ｂ 半導体チップ ３，３ａ，３ｃ ヒートシンク ４，４ａ，４ｃ リード ５，５ａ，５ｂ ワイヤー ６，６ａ，６ｂ 液状エポキシ封止部 ７，７ａ，７ｂ モールドコンパウンド ８，８ａ，８ｂ ダイ接着エポキシ層 ９ ダム ２１ 接着テープ ２２ 接着剤 Ｄ デント(Dent)
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 25/18 (56)参考文献 特開 平５−315473（ＪＰ，Ａ) 特開 平３−225945（ＪＰ，Ａ) 特開 昭59−197154（ＪＰ，Ａ) 特開 平６−326236（ＪＰ，Ａ) 特開 平８−111491（ＪＰ，Ａ) 特開 平７−66328（ＪＰ，Ａ) 特開 平７−263605（ＪＰ，Ａ) 特開 平７−122696（ＪＰ，Ａ) 特開 昭59−10245（ＪＰ，Ａ) 特開 昭57−2554（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/28 - 23/30 H01L 21/56 H01L 23/00 - 23/10
Claims (15)
- 【請求項１】ヒートシンクと、； 前記ヒートシンクの上面外郭部に沿って一定間隔を置き
接着テープにより付着される多数のリードと、 前記ヒートシンクの上面中央部に実装される半導体チッ
プと； 前記リードと前記半導体チップ上のチップパッドを電気
的に接続させるためのワイヤーと； 前記ヒートシンクと前記半導体チップ間の接触界面上の
剥離現象を除去するため、前記半導体チップが実装され
た前記ヒートシンクの少なくとも露出された上面を封止
するよう、接着強化剤を３〜２５ｗｔ％含有する液状エ
ポキシ樹脂で形成される第１封止部と； 前記リード、前記半導体チップ、前記ワイヤーを外部環
境から保護するよう、モールドコンパウンドでモールデ
ィング形成される第２封止部とから構成されることを特
徴とするヒートシンク内装型半導体パッケージ。 - 【請求項２】 第１封止部が、半導体チップの上面全体
及びヒートシンクの露出された上面の上方部を取り囲む
よう、接着テープ上に付着された多数のリードの内側端
部により限定される領域上に形成されることを特徴とす
る請求項１記載の半導体パッケージ。 - 【請求項３】 第１封止部が、半導体チップの上面全体
とヒートシンクの露出された上面の上方部と接続ワイヤ
ーをすべて取り囲むよう、前記ヒートシンクの上面外郭
の周縁部上に付着されるリードの内側端部の上面に四角
環状に形成される所定高さのダムにより限定される領域
上に形成されることを特徴とする請求項１記載の半導体
パッケージ。 - 【請求項４】 ダムが熱伝毒性の優れたＣｕ，Ａｌ，Ｎ
ｉ、及びこれらを包含する合金でなる群から選択される
いずれか一つにより形成することを特徴とする請求項３
記載の半導体パッケージ。 - 【請求項５】 ダムが液状エポキシ樹脂をディスペンシ
ングし硬化させて形成されることを特徴とする請求項３
記載の半導体パッケージ。 - 【請求項６】 接着強化剤が下記の構造式（Ｉ）で表示
される化合物であることを特徴とする請求項１乃至３の
いずれかに記載の半導体パッケージ。 Ｒ−Ｓｉ−ＯＣＨ３ ・・・・・・（Ｉ） （前記式で、Ｒはエチレンオキシド、アミノ基、イミノ
基が介在されたアミノ基、チオール基、又はイオノマー
基である） - 【請求項７】 液状エポキシ樹脂がＡＢＳ（Ａｃｒｙｌ
ｏｎｉｔｒｉｌ−Ｂｕｔａｄｉｅｎｅ−Ｓｔｙｒｅｎ
ｅ）樹脂、ニトリル樹脂、シリコン樹脂及びポリウレタ
ン樹脂でなる群から選択される少なくとも１種のエラス
トマーを０．１〜４ｗｔ％包含することを特徴とする請
求項１乃至３のいずれか一項記載の半導体パッケージ。 - 【請求項８】 ヒートシンクの上面外郭部に沿って一定
間隔を置き接着テープにより多数のリードを接着させる
リード付着段階と； 前記リードが付着された前記ヒートシンクの上面中央部
に半導体チップを搭載させる半導体チップ実装段階と； 前記リードと前記半導体チップ上のチップパッドをワイ
ヤーで電気的に接続させるワイヤーボンディング段階
と； 前記半導体チップが実装された前記ヒートシンクの少な
くとも露出された上面の上方部に接着強化剤３〜２５ｗ
ｔ％包含する液状エポキシ樹脂をディスペンシングする
液状エポキシディスペンシング段階と； 前記ディスペンシングされた前記液状エポキシ樹脂を硬
化させて、前記ヒートシンクと前記半導体チップ間の界
面剥離現象を除去するため、第１封止部を形成させる第
１封止部形成段階と； 前記リードと前記半導体チップと前記ワイヤーを外部環
境から保護するためにモールドコンパウンドでモールデ
ィングして第２封止部を形成させる第２封止部形成段階
とから構成されることを特徴とする二重封止部を有する
ヒートシンク内装型半導体パッケージの製造方法。 - 【請求項９】 液状エポキシディスペンシング段階が、
半導体チップの上面全体とヒートシンクの露出された上
面の上方部を取り囲むよう、接着テープ上に付着された
リードの内側端部により限定される領域上に液状エポキ
シ樹脂をディスペンシングすることでなることを特徴と
する請求項８記載の半導体パッケージの製造方法。 - 【請求項１０】 液状エポキシディスペンシング段階に
先だって、ヒートシンクの上面外郭部上に付着されるリ
ードの内側端部の上面に四角環状の所定高さのダムを形
成させるダム形成段階をさらに包含し、液状エポキシ塗
布段階が、半導体チップの上面全体と前記ヒートシンク
の露出された上面の上方部と接続ワイヤーをすべて取り
囲むよう、ダムにより限定される領域上に液状エポキシ
樹脂をディスペンシングすることでなることを特徴とす
る請求項８記載の半導体パッケージの製造方法。 - 【請求項１１】 ダムが熱伝導性の優れたＣｕ，Ａｌ，
Ｎｉ、及びこれらを包含する合金でなる群から選択され
るいずれか一つにより形成されることを特徴とする請求
項１０記載の半導体パッケージの製造方法。 - 【請求項１２】 ダムが液状エポキシ樹脂をディスペン
シングし硬化させて形成されることを特徴とする請求項
１０記載の半導体パッケージの製造方法。 - 【請求項１３】 接着強化剤が下記の構造式（ＩＩ）で
表示される化合物であることを特徴とする請求項８乃至
１０のいずれかに記載の半導体パッケージの製造方法。 Ｒ−Ｓｉ−ＯＣＨ３ ・・・・・・（ＩＩ） （前記式で、Ｒはエチレンオキシド、アミノ基、イミノ
基が介在されたアミノ基、チオール基、又はイオノマー
基である） - 【請求項１４】 液状エポキシ樹脂がＡＢＳ（Ａｃｒｙ
ｌｏｎｉｔｒｉｌ−Ｂｕｔａｄｉｅｎｅ−Ｓｔｙｒｅｎ
ｅ）樹脂、ニトリル樹脂、シリコン樹脂及びポリウレタ
ン樹脂でなる群から選択される少なくとも１種のエラス
トマーを０．１〜４ｗｔ％包含することを特徴とする請
求項８乃至１４のいずれか一項記載の半導体パッケージ
の製造方法。 - 【請求項１５】 液状エポキシディスペンシング段階に
先だって、半導体チップに上面にポリイミド薄膜をコー
ティングするポリイミド薄膜コーティング段階をさらに
包含することを特徴とする請求項８記載の半導体パッケ
ージの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950028771A KR0159986B1 (ko) | 1995-09-04 | 1995-09-04 | 히트싱크 내장형 반도체 패키지의 제조방법 및 그 구조 |
| KR1995P28771 | 1995-09-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213844A JPH09213844A (ja) | 1997-08-15 |
| JP2916898B2 true JP2916898B2 (ja) | 1999-07-05 |
Family
ID=19425972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8241010A Expired - Lifetime JP2916898B2 (ja) | 1995-09-04 | 1996-08-26 | 二重封止部を有するヒートシンク内装型半導体パッケージ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5807768A (ja) |
| JP (1) | JP2916898B2 (ja) |
| KR (1) | KR0159986B1 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6001672A (en) | 1997-02-25 | 1999-12-14 | Micron Technology, Inc. | Method for transfer molding encapsulation of a semiconductor die with attached heat sink |
| MY124687A (en) * | 1998-05-20 | 2006-06-30 | Hitachi Chemical Co Ltd | Insulating adhesive for electronic parts, and lead frame and semiconductor device using the same |
| US6252772B1 (en) | 1999-02-10 | 2001-06-26 | Micron Technology, Inc. | Removable heat sink bumpers on a quad flat package |
| JP3582638B2 (ja) * | 1999-03-01 | 2004-10-27 | シャープ株式会社 | 電子回路基板装置及びその製造方法及びそれを用いた電気機器 |
| US6274514B1 (en) * | 1999-06-21 | 2001-08-14 | Taiwan Semiconductor Manufacturing Company | HDP-CVD method for forming passivation layers with enhanced adhesion |
| JP2001144230A (ja) * | 1999-11-11 | 2001-05-25 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6818968B1 (en) * | 2000-10-12 | 2004-11-16 | Altera Corporation | Integrated circuit package and process for forming the same |
| US6566164B1 (en) | 2000-12-07 | 2003-05-20 | Amkor Technology, Inc. | Exposed copper strap in a semiconductor package |
| US6429513B1 (en) | 2001-05-25 | 2002-08-06 | Amkor Technology, Inc. | Active heat sink for cooling a semiconductor chip |
| US7220615B2 (en) * | 2001-06-11 | 2007-05-22 | Micron Technology, Inc. | Alternative method used to package multimedia card by transfer molding |
| US6444501B1 (en) | 2001-06-12 | 2002-09-03 | Micron Technology, Inc. | Two stage transfer molding method to encapsulate MMC module |
| US6734552B2 (en) * | 2001-07-11 | 2004-05-11 | Asat Limited | Enhanced thermal dissipation integrated circuit package |
| US7015072B2 (en) * | 2001-07-11 | 2006-03-21 | Asat Limited | Method of manufacturing an enhanced thermal dissipation integrated circuit package |
| US6737750B1 (en) | 2001-12-07 | 2004-05-18 | Amkor Technology, Inc. | Structures for improving heat dissipation in stacked semiconductor packages |
| US20030178719A1 (en) * | 2002-03-22 | 2003-09-25 | Combs Edward G. | Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package |
| US7170188B2 (en) * | 2004-06-30 | 2007-01-30 | Intel Corporation | Package stress management |
| KR100631901B1 (ko) * | 2005-01-31 | 2006-10-11 | 삼성전기주식회사 | Ｌｅｄ 패키지 프레임 및 이를 채용하는 ｌｅｄ 패키지 |
| EP1861880B1 (en) * | 2005-03-25 | 2012-06-20 | FUJIFILM Corporation | Method of manufacturing solid state imaging device |
| US20070200225A1 (en) * | 2006-02-28 | 2007-08-30 | Ruzaini Ibrahim | Heat sink for semiconductor package |
| US8643172B2 (en) | 2007-06-08 | 2014-02-04 | Freescale Semiconductor, Inc. | Heat spreader for center gate molding |
| JP4995764B2 (ja) * | 2008-04-25 | 2012-08-08 | 力成科技股▲分▼有限公司 | リード支持型半導体パッケージ |
| US20100037936A1 (en) * | 2008-08-12 | 2010-02-18 | Christian Becker | Solar cell assemblies and method of manufacturing solar cell assemblies |
| JP5018909B2 (ja) * | 2009-06-30 | 2012-09-05 | 株式会社デンソー | 半導体装置 |
| US20110012257A1 (en) * | 2009-07-14 | 2011-01-20 | Freescale Semiconductor, Inc | Heat spreader for semiconductor package |
| TWI401773B (zh) * | 2010-05-14 | 2013-07-11 | Chipmos Technologies Inc | 晶片封裝裝置及其製造方法 |
| JP2012164697A (ja) * | 2011-02-03 | 2012-08-30 | Mitsubishi Electric Corp | 電力用パワーモジュール及び電力用半導体装置 |
| KR101990148B1 (ko) * | 2015-04-14 | 2019-06-19 | 에스케이하이닉스 주식회사 | 반도체 패키지 |
| JP7109347B2 (ja) * | 2018-12-03 | 2022-07-29 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| CN113088224B (zh) * | 2021-02-26 | 2022-11-29 | 广东美的白色家电技术创新中心有限公司 | 应用于封装产品的保护组合物、功率模块及其制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4026008A (en) * | 1972-10-02 | 1977-05-31 | Signetics Corporation | Semiconductor lead structure and assembly and method for fabricating same |
| US4048356A (en) * | 1975-12-15 | 1977-09-13 | International Business Machines Corporation | Hermetic topsealant coating and process for its formation |
| JPS60257546A (ja) * | 1984-06-04 | 1985-12-19 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5173766A (en) * | 1990-06-25 | 1992-12-22 | Lsi Logic Corporation | Semiconductor device package and method of making such a package |
| US5206794A (en) * | 1991-12-20 | 1993-04-27 | Vlsi Technology, Inc. | Integrated circuit package with device and wire coat assembly |
| JPH06298900A (ja) * | 1993-04-15 | 1994-10-25 | Matsushita Electric Ind Co Ltd | エポキシ樹脂組成物 |
| US5406117A (en) * | 1993-12-09 | 1995-04-11 | Dlugokecki; Joseph J. | Radiation shielding for integrated circuit devices using reconstructed plastic packages |
| US5434105A (en) * | 1994-03-04 | 1995-07-18 | National Semiconductor Corporation | Process for attaching a lead frame to a heat sink using a glob-top encapsulation |
| JP2671819B2 (ja) * | 1994-08-31 | 1997-11-05 | 信越化学工業株式会社 | エポキシ樹脂組成物 |
-
1995
- 1995-09-04 KR KR1019950028771A patent/KR0159986B1/ko not_active IP Right Cessation
-
1996
- 1996-08-26 JP JP8241010A patent/JP2916898B2/ja not_active Expired - Lifetime
- 1996-09-04 US US08/707,381 patent/US5807768A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09213844A (ja) | 1997-08-15 |
| KR0159986B1 (ko) | 1998-12-01 |
| US5807768A (en) | 1998-09-15 |
| KR970018451A (ko) | 1997-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2916898B2 (ja) | 二重封止部を有するヒートシンク内装型半導体パッケージ及びその製造方法 | |
| US7365441B2 (en) | Semiconductor device fabricating apparatus and semiconductor device fabricating method | |
| KR100655035B1 (ko) | 반도체 장치의 제조방법 | |
| KR940007385B1 (ko) | 수지 봉지형 반도체장치 및 그 리이드 프레임 | |
| US20110052853A1 (en) | Adhesive film with dicing sheet and method of manufacturing the same | |
| TW201125083A (en) | Adhesive tape for resin-encapsulating and method of manufacture of resin-encapsulated semiconductor device | |
| JPS58207657A (ja) | 半導体装置及びその製造方法 | |
| JP2004014930A (ja) | 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ | |
| JP2000040773A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| US8030138B1 (en) | Methods and systems of packaging integrated circuits | |
| US20020136872A1 (en) | Lead frame laminate and method for manufacturing semiconductor parts | |
| JP3756689B2 (ja) | 半導体装置及びその製造方法 | |
| KR20220136153A (ko) | 검출 장치 및 검출 장치의 제조 방법 | |
| US20060267196A1 (en) | Taped semiconductor device and method of manufacture | |
| US20080265393A1 (en) | Stack package with releasing layer and method for forming the same | |
| WO1999049512A1 (fr) | Dispositif a semi-conducteur et procede de fabrication associe | |
| CN103305138A (zh) | 树脂密封用压敏粘合带和树脂密封型半导体器件的生产方法 | |
| JP2004186323A (ja) | 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ | |
| KR100268989B1 (ko) | 이중 봉지부를 갖는 히트싱크 내장형 반도체 패키지 및 그 제조 방법 | |
| JPH06268146A (ja) | 半導体装置 | |
| JP2008189858A (ja) | 感圧性粘着テープ | |
| JPH08115941A (ja) | 半導体装置 | |
| JP3335967B2 (ja) | 樹脂封止型半導体装置パッケージ | |
| JP2002110884A (ja) | リードフレーム積層物 | |
| JPH0778910A (ja) | 半導体装置 |