JPH11284096A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH11284096A JPH11284096A JP8359098A JP8359098A JPH11284096A JP H11284096 A JPH11284096 A JP H11284096A JP 8359098 A JP8359098 A JP 8359098A JP 8359098 A JP8359098 A JP 8359098A JP H11284096 A JPH11284096 A JP H11284096A
- Authority
- JP
- Japan
- Prior art keywords
- flexible substrate
- semiconductor element
- semiconductor package
- semiconductor
- thermal expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 ヒートサイクル等の熱的影響に対する信頼性
を向上させることができる半導体パッケージを提供す
る。 【解決手段】フレキシブル基板１と半導体素子５を両者
の熱伸縮差を吸収する弾性接着層４で接着すると共に、
フレキシブル基板１に、フレキシブル基板１が含有する
水分の加熱によって発生する圧力上昇を吸収する貫通孔
９を設けた。
を向上させることができる半導体パッケージを提供す
る。 【解決手段】フレキシブル基板１と半導体素子５を両者
の熱伸縮差を吸収する弾性接着層４で接着すると共に、
フレキシブル基板１に、フレキシブル基板１が含有する
水分の加熱によって発生する圧力上昇を吸収する貫通孔
９を設けた。
Description
【０００１】
【発明の属する技術分野】本発明はフレキシブル基板上
にＩＣ，ＬＳＩ等の半導体素子が搭載された半導体パッ
ケージに関し、特に、ヒートサイクル等の熱的影響に対
する信頼性を向上させた半導体パッケージに関する。
にＩＣ，ＬＳＩ等の半導体素子が搭載された半導体パッ
ケージに関し、特に、ヒートサイクル等の熱的影響に対
する信頼性を向上させた半導体パッケージに関する。
【０００２】
【従来の技術】従来の半導体パッケージとして、例え
ば、特開平４−３６３０３２号公報に開示されるものが
ある。この半導体パッケージは、複数のリード，及び素
子搭載部を備えたリードフレームと、リードフレームの
素子搭載部上に搭載され、複数のリードと電気的に接続
されたＩＣ，ＬＳＩ等の半導体素子と、リードフレーム
の素子搭載部に半導体素子を接着する多孔質ポリテトラ
フルオロエチレン等の弾性接着層と、半導体素子及び半
導体素子と複数のリードの接続部を封止する封止レジン
より構成されている。
ば、特開平４−３６３０３２号公報に開示されるものが
ある。この半導体パッケージは、複数のリード，及び素
子搭載部を備えたリードフレームと、リードフレームの
素子搭載部上に搭載され、複数のリードと電気的に接続
されたＩＣ，ＬＳＩ等の半導体素子と、リードフレーム
の素子搭載部に半導体素子を接着する多孔質ポリテトラ
フルオロエチレン等の弾性接着層と、半導体素子及び半
導体素子と複数のリードの接続部を封止する封止レジン
より構成されている。
【０００３】このような構成を有する半導体パッケージ
によると、リードフレームの素子搭載部と半導体素子の
間に、多孔質ポリテトラフルオロエチレン層等による弾
性接着層を設けているため、温度変化によるリードフレ
ームと半導体素子の熱膨張係数の差に基づく熱伸縮差を
吸収することができ、熱的影響に対する信頼性を向上さ
せることができる。
によると、リードフレームの素子搭載部と半導体素子の
間に、多孔質ポリテトラフルオロエチレン層等による弾
性接着層を設けているため、温度変化によるリードフレ
ームと半導体素子の熱膨張係数の差に基づく熱伸縮差を
吸収することができ、熱的影響に対する信頼性を向上さ
せることができる。
【０００４】
【発明が解決しようとする課題】しかし、従来の半導体
パッケージによると、フレキシブル基板を使用した構成
における熱的影響を考慮していない。すなわち、フレキ
シブル基板は、耐熱性の高いポリイミドを基材に用いて
いるが、このポリイミドは一般的に吸湿性が高く、半田
リフロー時に含有した水分の加熱によってパッケージ内
の圧力が急激に高まり、パッケージのクラックや内部の
剥離等が発生する恐れがある。
パッケージによると、フレキシブル基板を使用した構成
における熱的影響を考慮していない。すなわち、フレキ
シブル基板は、耐熱性の高いポリイミドを基材に用いて
いるが、このポリイミドは一般的に吸湿性が高く、半田
リフロー時に含有した水分の加熱によってパッケージ内
の圧力が急激に高まり、パッケージのクラックや内部の
剥離等が発生する恐れがある。
【０００５】従って、本発明の目的はヒートサイクル等
の熱的影響に対する信頼性を向上させることができる半
導体パッケージを提供することである。
の熱的影響に対する信頼性を向上させることができる半
導体パッケージを提供することである。
【０００６】
【課題を解決するための手段】本発明は上記の目的を達
成するため、絶縁性フィルム上に所定の配線パターンを
有するフレキシブル基板と、前記フレキシブル基板上に
搭載され、前記配線パターンに電気的に接続された半導
体素子と、前記フレキシブル基板に前記半導体素子を接
着して熱伸縮差を吸収する弾性接着層と、前記半導体素
子，及び前記半導体素子と前記配線パターンの接続部を
封止する封止レジンより構成され、前記フレキシブル基
板は、含有する水分の加熱によって発生する圧力上昇を
吸収する貫通孔を有した半導体パッケージを提供するも
のである。
成するため、絶縁性フィルム上に所定の配線パターンを
有するフレキシブル基板と、前記フレキシブル基板上に
搭載され、前記配線パターンに電気的に接続された半導
体素子と、前記フレキシブル基板に前記半導体素子を接
着して熱伸縮差を吸収する弾性接着層と、前記半導体素
子，及び前記半導体素子と前記配線パターンの接続部を
封止する封止レジンより構成され、前記フレキシブル基
板は、含有する水分の加熱によって発生する圧力上昇を
吸収する貫通孔を有した半導体パッケージを提供するも
のである。
【０００７】前記フレキシブル基板は、製造ラインを搬
送される金属フレームの所定の位置に配置され、半田リ
フロー工程前に前記金属フレームから離される構成を有
することが好ましい。
送される金属フレームの所定の位置に配置され、半田リ
フロー工程前に前記金属フレームから離される構成を有
することが好ましい。
【０００８】前記貫通孔は、前記フレキシブル基板の前
記配線パターンが形成されていない領域に形成されてい
ることが好ましい。
記配線パターンが形成されていない領域に形成されてい
ることが好ましい。
【０００９】前記弾性接着層は、前記貫通孔を封止する
構成が好ましい。
構成が好ましい。
【００１０】
【発明の実施の形態】以下、本発明の半導体パッケージ
を添付図面を参照しながら詳細に説明する。
を添付図面を参照しながら詳細に説明する。
【００１１】図１は本発明の第１の実施の形態に係る半
導体パッケージの断面図を示す。この半導体パッケージ
は、ポリイミド等の絶縁性フィルムの一面上に所定の配
線パターン２が形成されていると共に、絶縁性フィルム
の一面から他面にかけて配線パターン２と電気的に接続
された複数のスルーホール３が形成されたフレキシブル
基板１と、フレキシブル基板１の一面上に弾性接着層４
を介して接着されたＩＣ，ＬＳＩ等の半導体素子５と、
半導体素子５のパッド５Ａと配線パターン２を電気的に
接続するボンディングワイヤ６と、フレキシブル基板１
の一面において配線パターン２，半導体素子５，及びボ
ンディングワイヤ６を封止する封止レジン７と、フレキ
シブル基板１の他面に設けられ、スルーホール３を介し
て配線パターン２と電気的に接続された複数の半田ボー
ル８より構成されている。
導体パッケージの断面図を示す。この半導体パッケージ
は、ポリイミド等の絶縁性フィルムの一面上に所定の配
線パターン２が形成されていると共に、絶縁性フィルム
の一面から他面にかけて配線パターン２と電気的に接続
された複数のスルーホール３が形成されたフレキシブル
基板１と、フレキシブル基板１の一面上に弾性接着層４
を介して接着されたＩＣ，ＬＳＩ等の半導体素子５と、
半導体素子５のパッド５Ａと配線パターン２を電気的に
接続するボンディングワイヤ６と、フレキシブル基板１
の一面において配線パターン２，半導体素子５，及びボ
ンディングワイヤ６を封止する封止レジン７と、フレキ
シブル基板１の他面に設けられ、スルーホール３を介し
て配線パターン２と電気的に接続された複数の半田ボー
ル８より構成されている。
【００１２】フレキシブル基板１は、含有する水分の加
熱によって発生する圧力上昇を吸収する貫通孔９を中央
に有している。貫通孔９は、フレキシブル基板１の配線
パターン２が形成されていない領域であれば、特に位置
が限定されるものではないが、半導体素子５のクラック
を防げるように半導体素子５の直下、つまり中央に形成
されることが好ましい。貫通孔９は中央に１個だけ設け
ても良いが、その周囲に複数個対称的に設ければ、孔サ
イズを小さくすることができる。
熱によって発生する圧力上昇を吸収する貫通孔９を中央
に有している。貫通孔９は、フレキシブル基板１の配線
パターン２が形成されていない領域であれば、特に位置
が限定されるものではないが、半導体素子５のクラック
を防げるように半導体素子５の直下、つまり中央に形成
されることが好ましい。貫通孔９は中央に１個だけ設け
ても良いが、その周囲に複数個対称的に設ければ、孔サ
イズを小さくすることができる。
【００１３】弾性接着層４は、多孔質ポリテトラフルオ
ロエチレンより構成され、温度変化によるフレキシブル
基板１と半導体素子５の熱膨張係数の差に基づく熱伸縮
差を吸収するように構成されている。また、弾性接着層
４は貫通孔９を封止する役割も果たす。弾性接着層４を
構成する材料としては、上記のほか、シリコーンゴムな
どシリコーン系の材料を用いることができる。
ロエチレンより構成され、温度変化によるフレキシブル
基板１と半導体素子５の熱膨張係数の差に基づく熱伸縮
差を吸収するように構成されている。また、弾性接着層
４は貫通孔９を封止する役割も果たす。弾性接着層４を
構成する材料としては、上記のほか、シリコーンゴムな
どシリコーン系の材料を用いることができる。
【００１４】図２はこのような半導体パッケージを製造
する際に使用する金属フレーム１０を示す。この金属フ
レーム１０は、前述したフレックス基板１が４枚ずつ長
手方向に固定されていると共に、長手方向の両脇に送り
孔１０Ａが形成されており、リードフレームを用いて半
導体パッケージを製造する製造ラインを搬送されように
構成されている。金属フレーム１０は分離のためのスリ
ット１０Ｂを有している。
する際に使用する金属フレーム１０を示す。この金属フ
レーム１０は、前述したフレックス基板１が４枚ずつ長
手方向に固定されていると共に、長手方向の両脇に送り
孔１０Ａが形成されており、リードフレームを用いて半
導体パッケージを製造する製造ラインを搬送されように
構成されている。金属フレーム１０は分離のためのスリ
ット１０Ｂを有している。
【００１５】このような構成を有する半導体パッケージ
によると、フレキシブル基板１と半導体素子５を弾性接
着層４を介して固定しているため、半導体パッケージが
プリント基板等に実装された場合等に両者間に発生する
フレキシブル基板１と半導体素子５との熱膨張係数の差
に基づく熱伸縮差を弾性接着層４で吸収することがで
き、半導体素子５が破壊されるのを防止するこができ
る。また、フレキシブル基板１に外部に通じる貫通孔９
が形成されているため、半田リフロー時等にフレキシブ
ル基板１が含有した水分の加熱膨張によって急激に上昇
する半導体パッケージ内の圧力を外部に逃がすことが
で、半導体パッケージの破裂や半導体素子５のクラック
を防止することができる。その結果、ヒートサイクル等
の熱的影響に対する信頼性を向上させることができる。
によると、フレキシブル基板１と半導体素子５を弾性接
着層４を介して固定しているため、半導体パッケージが
プリント基板等に実装された場合等に両者間に発生する
フレキシブル基板１と半導体素子５との熱膨張係数の差
に基づく熱伸縮差を弾性接着層４で吸収することがで
き、半導体素子５が破壊されるのを防止するこができ
る。また、フレキシブル基板１に外部に通じる貫通孔９
が形成されているため、半田リフロー時等にフレキシブ
ル基板１が含有した水分の加熱膨張によって急激に上昇
する半導体パッケージ内の圧力を外部に逃がすことが
で、半導体パッケージの破裂や半導体素子５のクラック
を防止することができる。その結果、ヒートサイクル等
の熱的影響に対する信頼性を向上させることができる。
【００１６】また、フレキシブル基板１は、金属フレー
ム１０に固定され、半田リフロー工程前に金属フレーム
１０から離される構成を有しているため、柔軟性がある
フレキシブル基板１の取り扱いが容易になると共に、リ
ードフレームを用いて製造する製造ラインで製造するこ
とが可能になる。
ム１０に固定され、半田リフロー工程前に金属フレーム
１０から離される構成を有しているため、柔軟性がある
フレキシブル基板１の取り扱いが容易になると共に、リ
ードフレームを用いて製造する製造ラインで製造するこ
とが可能になる。
【００１７】
【発明の効果】以上説明した通り、本発明の半導体パッ
ケージによると、フレキシブル基板と半導体素子を両者
の熱伸縮差を吸収する弾性接着層で接着すると共に、フ
レキシブル基板に、フレキシブル基板が含有する水分の
加熱によって発生する圧力上昇を吸収する貫通孔を設け
たため、ヒートサイクル等の熱的影響に対する信頼性を
向上させることができる。
ケージによると、フレキシブル基板と半導体素子を両者
の熱伸縮差を吸収する弾性接着層で接着すると共に、フ
レキシブル基板に、フレキシブル基板が含有する水分の
加熱によって発生する圧力上昇を吸収する貫通孔を設け
たため、ヒートサイクル等の熱的影響に対する信頼性を
向上させることができる。
【図１】本発明の第１の実施の形態に係る半導体パッケ
ージを示す断面図。
ージを示す断面図。
【図２】第１の実施の形態に係る製造時に用いられる金
属フレームを示す平面図。
属フレームを示す平面図。
１ フレキシブル基板 ２ 配線パターン ３ スルーホール ４ 弾性接着層 ５ 半導体素子 ５Ａ パッド ６ ボンディングワイヤ ７ 封止レジン ８ 半田ボール ９ 貫通孔 １０ 金属フレーム １０Ａ 送り孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 修 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内 (72)発明者 村上 元 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内
Claims (4)
- 【請求項１】 絶縁性フィルム上に所定の配線パターン
を有するフレキシブル基板と、 前記フレキシブル基板上に搭載され、前記配線パターン
に電気的に接続された半導体素子と、 前記フレキシブル基板に前記半導体素子を接着して熱伸
縮差を吸収する弾性接着層と、 前記半導体素子，及び前記半導体素子と前記配線パター
ンの接続部を封止する封止レジンより構成され、 前記フレキシブル基板は、含有する水分の加熱によって
発生する圧力上昇を吸収する貫通孔を有することを特徴
とする半導体パッケージ。 - 【請求項２】 前記フレキシブル基板は、製造ラインを
搬送される金属フレームの所定の位置に配置され、半田
リフロー工程前に前記金属フレームから離される構成を
有する請求項１記載の半導体パッケージ。 - 【請求項３】 前記貫通孔は、前記フレキシブル基板の
前記配線パターンが形成されていない領域に形成されて
いる請求項１記載の半導体パッケージ。 - 【請求項４】 前記弾性接着層は、前記貫通孔を封止す
る構成の請求項１記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8359098A JPH11284096A (ja) | 1998-03-30 | 1998-03-30 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8359098A JPH11284096A (ja) | 1998-03-30 | 1998-03-30 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11284096A true JPH11284096A (ja) | 1999-10-15 |
Family
ID=13806716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8359098A Pending JPH11284096A (ja) | 1998-03-30 | 1998-03-30 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11284096A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013162173A1 (ko) * | 2012-04-26 | 2013-10-31 | 하나마이크론(주) | 집적 회로 소자 패키지들 및 집적 회로 소자 패키지들의 제조 방법들 |
| KR101350435B1 (ko) * | 2012-04-26 | 2014-01-16 | 하나 마이크론(주) | 집적회로 소자 패키지 및 이의 제조 방법 |
| JP2017112312A (ja) * | 2015-12-18 | 2017-06-22 | 日立化成株式会社 | 導電性接着剤組成物、接続構造体及び半導体発光素子搭載フレキシブル配線基板 |
| JP2020188268A (ja) * | 2015-12-18 | 2020-11-19 | 昭和電工マテリアルズ株式会社 | 導電性接着剤組成物、接続構造体及び半導体発光素子搭載フレキシブル配線基板 |
| JP2022160604A (ja) * | 2020-07-14 | 2022-10-19 | 昭和電工マテリアルズ株式会社 | 導電性接着剤組成物、接続構造体及び半導体発光素子搭載フレキシブル配線基板 |
-
1998
- 1998-03-30 JP JP8359098A patent/JPH11284096A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013162173A1 (ko) * | 2012-04-26 | 2013-10-31 | 하나마이크론(주) | 집적 회로 소자 패키지들 및 집적 회로 소자 패키지들의 제조 방법들 |
| KR101350435B1 (ko) * | 2012-04-26 | 2014-01-16 | 하나 마이크론(주) | 집적회로 소자 패키지 및 이의 제조 방법 |
| US9559080B2 (en) | 2012-04-26 | 2017-01-31 | Hana Micron, Inc. | Integrated circuit device packages and methods for manufacturing integrated circuit device packages |
| JP2017112312A (ja) * | 2015-12-18 | 2017-06-22 | 日立化成株式会社 | 導電性接着剤組成物、接続構造体及び半導体発光素子搭載フレキシブル配線基板 |
| JP2020188268A (ja) * | 2015-12-18 | 2020-11-19 | 昭和電工マテリアルズ株式会社 | 導電性接着剤組成物、接続構造体及び半導体発光素子搭載フレキシブル配線基板 |
| JP2022160604A (ja) * | 2020-07-14 | 2022-10-19 | 昭和電工マテリアルズ株式会社 | 導電性接着剤組成物、接続構造体及び半導体発光素子搭載フレキシブル配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6423576B1 (en) | Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package | |
| KR19990037337A (ko) | 반도체 장치 | |
| KR20010072583A (ko) | 적층화 집적 회로 패키지 | |
| KR19990028978A (ko) | 전선 접합 테이프 볼 그리드 배열 패키지 | |
| JPH08167678A (ja) | 半導体装置 | |
| WO2001059839A1 (en) | Mounting structure for semiconductor chip, semiconductor device, and method of manufacturing semiconductor device | |
| JPH11284096A (ja) | 半導体パッケージ | |
| JPH11220055A (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| JP2002324873A (ja) | 半導体装置及びその製造方法 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2001118951A (ja) | 半導体装置 | |
| JP3707639B2 (ja) | エリアアレイパッケージ型半導体装置の構造 | |
| JP3921897B2 (ja) | Ｂｇａ用配線テープの製造方法 | |
| JP3604250B2 (ja) | 半導体装置実装体 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPS5848932A (ja) | 半導体装置の製法 | |
| JPH1140704A (ja) | 半導体装置 | |
| JP2000174039A (ja) | 半導体装置及びその製造方法 | |
| JPH1174406A (ja) | 半導体装置 | |
| JP2000164756A (ja) | 半導体装置 | |
| JPH09289228A (ja) | 半導体装置実装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |