JPH03171655A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH03171655A
JPH03171655A JP1310310A JP31031089A JPH03171655A JP H03171655 A JPH03171655 A JP H03171655A JP 1310310 A JP1310310 A JP 1310310A JP 31031089 A JP31031089 A JP 31031089A JP H03171655 A JPH03171655 A JP H03171655A
Authority
JP
Japan
Prior art keywords
semiconductor chip
coating agent
semiconductor device
mold resin
wax
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1310310A
Other languages
English (en)
Inventor
Hideaki Kotsuru
英昭 小水流
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP1310310A priority Critical patent/JPH03171655A/ja
Publication of JPH03171655A publication Critical patent/JPH03171655A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要コ 半導体チップを樹脂でモールドした半導体装置およびそ
の製造方法に関し、 半導体装置内において、応力の発生による故障を防止す
ると共に水分や不純物による障害も防止することのでき
る半導体装置を提供することを目的とし、 樹脂モールドの半導体装置であって、モールド樹脂とイ
ンサートとの界面にアルミニウム表面に不動態層を作る
機能を有するインヒビタないし加水分解性イオンを化学
的にトラップする機能を有するイオントラップを含有し
、離型作用を有するコート剤の層を有するように構成す
る.[産業上の利用分野] 本発明は半導体装置とその製造方法に関し、特に半導体
チップを樹脂でモールドした半導体装置およびその製造
方法に関する. 最近、表面実装型やチップサイズの大きな樹脂モールド
半導体装置の使用が増加している.これらにおいては、
処理温度の上昇やモールド樹脂層と半導体チップ間の応
力増大等の新たな課題が生じている. [従来の技術] 集積回路を形成した半導体チップは、銅やNi−Fe合
金である427ロイ等で形成されたリードフレームのダ
イパッド上に搭載される,半導体チップとリードフレー
ムとのワイヤボンディング後、半導体チップ、リードフ
レームのダイバッド等を含む梢遺体はエボキシ等のモー
ルド樹脂中に封止される.これらモールド樹脂中に封止
されるものをインサートと呼ぶ. モールド樹脂は81等の半導体と大きく異なる熱膨張係
数を有し、吸湿性を有する.また、インサートのリード
フレームの金属と半導体チップないしその上の絶縁膜と
はモールド樹脂に対して大きく異なる接着力を有する.
このため、特に加熱工程等において、熱応力による樹脂
クラックやチップクラックが発生する.また、ダイスボ
ンド層の破壊が生じることもある. まず、ハンダ実装時の熟ストレスの場合を例にとってよ
り詳細に説明する. 第2図(A)〜(D)を参照して従来の技術による実装
時のクラック発生を説明する.第2図(A)はエボキシ
樹脂にモールドした半導体集積回路装置を示す.リード
フレームのグイパッド51の上に半導体チップ52がダ
イス付けされており、半導体チップ52上のボンディン
グパッドとリードフレームのリード57とがボンディン
グワイヤ58によって接続されている.半導体チップ5
2、グイパッド51、ボンディングワイヤ58を含む楕
造体はエボキシ系モールド樹脂56にモールドされてい
る.モールド樹脂56は吸湿性があるので、表面から水
分を吸収する.モールド樹脂56に吸収された水分は、
グイパッド裏面59に到達する.モールド樹脂56は、
半導体チップ52に対しては強い接着力を示すが、グイ
パッド51に対しては弱い接着力しか示さないので、ダ
イパッド裏面に水分が溜まりやすい.第2図(B)は、
ハンダ実装のプロセスにおいて、ICパッケージないし
はリードが、たとえば約260℃のハンダ液に約30秒
間浸漬され高温になる初期状態を示す.ダイパッド51
裏面に集まった水分が蒸発し、気泡60を作る.温度の
上昇と共にモールド樹脂の接着力は低下し、気泡60は
圧力を上昇させ、体積を増加させる.このように膨脹し
た水蒸気60は、常温でも接着力が弱いダイパッド裏面
とモールド樹脂56との間を剥離させる. m服する力が強ければ、剥離はさらに進んで、第2図(
C)に示すように、ダイパッド51裏面の全面でモール
ド樹脂56は剥離する.このような状態になった時に、
モールド樹脂56において最も応力が強く働くのは、グ
イパッド51の端部においてである. モールド樹脂56が応力に耐えきれなくなると、第2図
(D)に示すように、ダイバッド51端部よりクラック
62が発生する.クラックがモールド樹脂56の表面ま
で達すると、クラックを介して圧力のかかった水蒸気6
1は外部に逃げるので、モールド樹脂56は元の形態に
戻る.但し、クラックは修復しないので、クラック62
に沿って水分の侵入する経路が残る. 上述のモールド樹脂のクラックの発生は、ダイパッド裏
面に集まった水分が蒸発することに起因する.そして、
ダイパッド裏面に水分が集まることの理由は、グイパッ
ド51とモールド樹脂56との接着力が弱いことによる
.従って、ダイバッド51とモールド樹脂56との間の
接着力を強化すれば、上述の水分の蒸発によるモールド
樹脂のクラックは防止することができる. モールド樹脂とダイバッド等との間の接着力を増大する
方法は、たとえば、ワイヤボンディング後の構造体の全
面に窒化シリコンをコートすること等によって実施でき
る. 第3図は、このような考えに基づき、ワイヤボンディン
グ後半導体チップおよびダイパッド、ボンディングワイ
ヤ等の表面に窒化シリコン膜をコートした場合を説明す
るための図である.リードフレームのグイパッド51の
上に半導体チップ52をダイス付け材料53によってダ
イス付けし、リードフレームのリード57と半導体チッ
プ52の間をボンディングワイヤ58でワイヤボンディ
ングし、これらの要素を含む構造体の表面を窒化シリコ
ン膜62で被覆し、その後モールド樹脂56で封止した
半導体装置である.窒化シリコン膜58の存在によって
、ダイパッド51とモールド樹脂56との間の接着力は
強化され、グイパッド裏面における剥離は防止される. しかしながら、半導体チッグ52とモールド樹脂56と
の間の熱膨張係数の差は解消していない.半導体チップ
52が大きなものになると、この熱膨張係数の差による
応力も大きなものになる.すなわち、図に示すようにモ
ールド樹脂56内に働く応力63と半導体チップ52内
に働く応カ65とが相対的に大きく異なるものであると
、両者の間に強い応力が働き、やがて半導体チップ52
内にクラック67を発生させてしまう.クラック67は
場合によっては半導体チッグ52をダイパッド51に接
着するダイス付け材料の層53に及ぶ.このような、応
力による半導体チッグないしはダイス付け材料層のクラ
ックは、モールド樹脂56に対する接着力を強化するこ
とでは防止することができない. また、例えクラックが発生しなくても、モールド樹脂と
半導体チップとの熱膨張係数の差により、加熱工程にお
いて半導体チップに応力が働く.この応力は機械的なク
ラックを発生させなくてもICの電気的特性に影響を及
ぼす.また、ハンダ実装の温度程高くはないが、トラン
スファモールドの工程においても、半導体チップは約1
70’Cの加熱工程を経験する.この段階においても、
半導体チップ52と周囲の物質との熱膨張係数の差によ
り、半導体チップは応力を受けて反ったりしてしまう. 半導体チップ等のインサート(モールド樹脂中に封止さ
れるもの)とモールド樹脂との間の接着力を強化するこ
とでは、材質の差による熱膨張係数の差に基づく応力の
発生を避けることはできない. 第4図は、上述の接着力の強化とは逆の考えに基づくワ
ックス層による被覆を示す.半導体チップ52をダイパ
ッド51にダイス付け層53で接着し、リードフレーム
のリード57との間をボンディングワイヤ58によって
接続した後、これらを含む桐遺体の表面をワックス層6
9によって被覆する.その後、この梢造体をモールド樹
脂56によって封止する. このような半樺体装置の使用ないしは実装に当たって、
半専体装置の温度が上昇すると、ワックス層69は溶融
して液体状に変化する.すると、モールド樹脂56と半
導体チッグ52ないしはグイバッド51との間には液体
状態の層が介在することになる.熱膨張係数の差によっ
て、モールド樹脂56と半導体チップ52とが異なる熱
膨張を示しても、これらの間に存在する液体層69によ
って変形の差は吸収され、半導体チッグ52ないしはモ
ールド樹脂56に応力はほとんど働かない.従って、モ
ールド樹脂56内のインサート51、52、58はほと
んどストレスフリーの状態になるので、応力に基づく問
題は解決する.しかしながら、半導体装置の温度が上昇
してワックス層69が溶融すると、インサートとモール
ド樹脂56との間に隙間が発生する.この隙間を介して
外部から水分が侵入する.また、ワックス層69が溶融
すると、ワックス内に混入している不純物が侵入した水
分に溶け出す.これらの水分ないしは溶け出した不純物
が半導体チップ52に到達すると、アルミニウム配線層
の腐蝕等を起こし、半専体装置を動作不能にすることに
なる.[発明が解決しようとする課題] 以上説明したように、従来の技術によれば、モ一ルド樹
脂と半導体チッ1等の間の接着力を増大させると、樹脂
クラック防止にある程度の効果はあるものの、応力の発
生自体は防止できず、チップ増大等によってチップの割
れやダイス付け層の割れを発生させる.また、半導体チ
ップとモールド樹脂との間にワックス層等を介在させる
と、応力の問題は解決できるが、ワックスが溶融した時
に外部から侵入する水分やワックスがち溶け出す不純物
によって半導体装置が損傷を受けることが避け難い, 本発明の目的は、半導体装置内において、応力の発生に
よる故障を防止すると共に水分や不純物による障害も防
止することのできる半導体装置を提供することである. 本発明の他の目的は、上述のような半導体装置を製造す
ることのできる方法を提供することである. [課題を解決するための手段] 本発明によれば、モールド樹脂とインサートと?間に離
型作用を有するコート剤の層を設ける.さらに、このコ
ート剤にアルミニウム表面に不動態層を作る機能を有す
るインヒビタないし加水分解性イオンを化学的にトラッ
プする機能を有するイオントラップを含有させる.ここ
で、不動態層とは、アルミニウムに対してはA1■(O
H) 3、AI。03・nH20等の不活性(不動態)
な物質の層をいう. [作用] モールド樹脂とインサートとの間に離型作用を有するコ
ート剤の層を設けることによって、半導体装置が温度上
昇した時には、モールド樹脂とインサートとの間に実質
的な間隙が形成されるので、モールド樹脂とインサート
の間に応力が発生することが防止される.また、このコ
ート剤にはイ′ンヒビタないしイオントラップが含有し
ているので、半樺体チ・yグ上のアルミニウム配線は積
極的に不動態層を形成して保護されるか、コート剤中の
不純物がイオントラップにトラップされ水分中に溶け出
さない.従って、例え外部から水分が侵入しても、この
水分が半導体装置にIIJ傷を与えることが防止される
. [実施例] 本発明の実施例を第1図に示す.第1図に示す半導体装
置は、半導体チップ2がダイバツド1にダイス付け材料
3によって接着されている.半導体チッグ2上のボンデ
イングパッドはリードフレームのリード7にボンディン
グワイヤ8によって接続されている.ワイヤボンデイン
グした後の横遺体を離型作用を有するコート剤5が覆っ
ている.このコート剤にはインヒビタないしイオントラ
ップが含まれている.このような梢遣体をモールド樹脂
6が封止している. 半導体チヅグ2は、たとえばロジック回路やメモリ回路
を形威したシリコンチップであり、その表面は酸化膜や
窒化膜等の絶縁膜によって被覆されている.リードフレ
ームは銅や42アロイ等によって形戒されている.ダイ
ス付け材料3は銀エ?キシ等の有機系材料である.コー
ト剤5は、離型作用の他、好ましくは虎水性を有するも
のである.より好ましくは低融点ないし負の熱膨張係数
を有する.低融点であれば加熱によって容易に液体とな
って変形自在となる.また、負の熱膨81係数を有すれ
ば加熱によって縮小し、隙間を発生させる.このような
コート剤5は、たとえばステアリン酸エステル系のワッ
クス剤を主成分とするものである.また、コート剤5に
含まれるインヒビタは、アルミニウム表面にAI2 (
OH) 3、^1■03・nH20等の不動態層を作る
機能を有する.燐酸亜鉛、燐酸錫、硼酸ビスマス等の材
料である.また、コート剤5等に含まれるイオントラッ
プは、加水分解性イオンをトラップすることのできるチ
タン酸化物、ジルコニューム酸化物等である.ここで、
主として対象となる不純物は、ナトリウムイオン、塩素
イオン、臭素イオン等である.ワックス剤等を主成分と
するコート剤5は常温では固体状であり、碗水姓を有す
る.従って、外部より水分は侵入することができない.
しかし、高温になるとコート剤は溶融し、半導体チップ
等のインサートとモールド樹脂との間に隙間が発生する
.この隙間を介して外部より水が侵入する.水が侵入し
ても、ワックス内等の不純物が溶け出さなければ半導体
2上のアルミニウム配線は腐蝕されない.従って、アル
ミニウム配線の断線等により半導体装置が動作不能にな
ることが防止される.半導体チップがリードフレームと
ワイヤボンディングされる場合で説明したが、半導体チ
ップがテーグ状の配線層とボンディングされるTAB等
に適用することもできる. 電気的接続を行った半導体チップ構造体の表面にワック
ス等のコート剤を被覆する方法の例を第5図に示す. 第5図において、ワックス槽21の内にはワックス23
が装填される.ワックス槽2lは、電源28にスイッチ
29を介して接続されたしータ27によって加熱される
.ワックス23が加熱されて溶融された状態に保ち、電
気的接続を行った半導体チップ構造体25、26をワッ
クス液中に浸漬する.ボンディングワイヤ等の構造が1
部ワックス液上に出ていても、表面張力によってワック
ス液23が這い上がり、半導体チッグ構遺体の全表面が
ワックス液によって被覆される.浸漬後、半導体構造体
を引き上げ、温度降下させることによって、半導体チプ
プ構造体表面にワックス層が形成される.このようにし
て、ワックス等のコート剤の層を被覆した半導体チップ
構造体をトランスファモールドによって樹脂中にモール
ドすることにより、第1図に示すような半導体装置を得
ることができる.なお、コート剤を被覆できる方法であ
れば他の方法を用いることもできる.上述の実施例によ
る半導体装置の性能を検査するために、以下に示すよう
なテストを行った.なお参考のために、インサート表面
とモールド樹脂との間の接着力増強を行ったものと、表
面に単にワックスを被覆したものとを同時に作成し、比
較テストを行った.また、一部、何の対策も施さないも
のを作成し、テストした. まず、ハンダ実装に対する性能を調べるためのテストエ
レメントグループを作成した.半導体チップは12n+
1口の大きさを有し、4辺から160本のピンが突出す
るQFPパッケージに実装した.半導体装置を85℃、
85%湿度の状態に約72時間放置し、約1年間に相当
する吸湿を行わせた後、半導体装置を約260℃のハン
ダ液中に約20秒間ディップした結果のクラツク発土を
以下の表1に示す. 表1    +ハンダーイツプによるクラ・冫ク対策な
し        ほとんどクラ・ソク接着力増強  
     2/20 ワックスコート     0/20 イオントラップ 含有ワックスコート   O/2 0 上に示した数字は外部から目視で調べたモールド樹脂の
外部クラツクの数を示すものである.なお、クラックが
発生している接着力増強のサンプルについては、内部の
断面を研磨し、顕微鏡検査をすることによってさらに1
、2個の内部クラツクが発見される.また、ワックスコ
ートおよびイオントラップ含有ワックスコートについて
は断面研磨を行っても内部クラックは発見されなかった
.次に、熱サイクルに対する性能を調べた.このための
テストエレメントグループはINIII口の半専体チッ
プを100ビンのQFPパッケージとしたものである.
アルミニウム配線の開路により、チップクラックを調べ
た. 接着力増強    0/15 ワックスコート  0/15 イオントラップ 含有ワックスコート0/15 3/15 1/12 表2の結果に見られるように、接着力を増強した半専体
チップは200回までののヒートサイクルによってはチ
ッフ゜クラックが発生していない力500回で15中3
個、1000回ではさらに男のうち1個にチップクラッ
クが発生している.ワックスコートおよびイオントラッ
プ含有ワックスコートのサンプルについてはチッグクラ
ックは列生じなかった. 次に、アルミニウム配線層の腐蝕をテストするためのテ
ストエレメントグループを作威し、28ピンのSOPパ
ッケージに実装し、加速湿度試験を行った.加速湿度試
験は121℃で1oo%の相対湿度の下に半導体装置を
保管することによって行った. 接着力増強   0/30 ワックスコート 1/30 イオントラップ含有 ワックスコート 0/30 19/29 3/30 3/10 5/27 2/7 1/30 3/22 2/5 2/29 ワックスコートを行ったテストエレメントグループにお
いては、50時間の湿度試験で30個中1個に腐蝕によ
るアルミニウム配線の断線が発生し、100時間で残り
29個中の半分以上に当たる19個が腐蝕され、さらに
200時間では残り10個中3個、5001I1’mで
は残り7個中2個、1 000時間では残り5m中2個
に腐蝕が発生した.すなわち、単にワックスをコートし
たものは、1000時間で約9割が腐蝕を受け、非常に
腐蝕を受けやすいということが分る.接着カ増強のサン
プルについては、200時間から腐蝕が発生し始め、1
 000時間で約1/3強がN蝕を受けた.これに対し
て実總例によるイオントラッグ含有ワックスコートのサ
ンプルは500時間で腐蝕が発生し始めたが、1000
時間でも約1割が腐蝕したにすぎない. なお、上述のテストにおいて、イオントラッグとしては
チタン酸化物を用いた. 以上のテストがち明らがなように、イオントラップない
しはインヒビタを含有させたワックス等のコート剤をモ
ールド樹脂とインサートとの間に介在させることによっ
て、モールド樹脂および半導体チップのクラックを防止
し、アルミニウム配線層を腐蝕から防止することができ
る.以上実施例に沿って説明したが、本発明はこれらに
制限されるものではない.たとえば、種々の変更、改良
、組み合わせ等が可能なことは当業者に自明であろう. [発明の効果] 以上説明したように、本発明によれば、半導体チップに
及ぼす応力を低減すると共に、アルミニウム配線層に対
する影響を低減することができる.
【図面の簡単な説明】
第1図は本発明の実施例による半導体装置を示す断面図
、 第2図(A)〜(D)は従来の技術によるハンダ実装ス
トレスによるパッケージクラックを示す断面図、 第3図はインサート表面に接着力を増強する窒化膜を設
けた参考技術を説明するための断面図、第4図はモール
ド樹脂とインサートとの間にワックス層を設けた参考技
術を説明するための断面図、 第5図は本発明の実腫例によりワックス槽へ半導体チッ
プ構造体を浸漬し、ワックス層を被覆する工程を示す概
略断面図である. 6 ダイパッド 半導体チップ ダイス付け材料 インヒビタないしイオントラッ プを含むコート剤 モールド樹脂

Claims (2)

    【特許請求の範囲】
  1. (1)、樹脂モールドの半導体装置であって、モールド
    樹脂(6)と該モールド樹脂によって封止されるインサ
    ート(1、2、3)との界面に、アルミニウム表面に不
    動態層を作る機能を有するインヒビタないし加水分解性
    イオンを化学的にトラップする機能を有するイオントラ
    ップを含有し、離型作用を有するコート剤の層(5)を
    有することを特徴とする半導体装置。
  2. (2)、電子回路を形成した半導体チップを他の回路部
    材に電気的に接続する工程と、 該半導体チップと該回路部材を含む構造体をアルミニウ
    ム表面に不動態層を作る機能を有するインヒビタないし
    加水分解性イオンを化学的にトラップする機能を有する
    イオントラップを含有し、離型作用を有するコート剤を
    溶融した浴槽に浸漬する工程と、 該コート剤で被覆された該構造体を樹脂中にモールドす
    る工程と を有する半導体装置の製造方法。
JP1310310A 1989-11-29 1989-11-29 半導体装置とその製造方法 Pending JPH03171655A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1310310A JPH03171655A (ja) 1989-11-29 1989-11-29 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1310310A JPH03171655A (ja) 1989-11-29 1989-11-29 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH03171655A true JPH03171655A (ja) 1991-07-25

Family

ID=18003686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1310310A Pending JPH03171655A (ja) 1989-11-29 1989-11-29 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH03171655A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302849A (en) * 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same
US5448106A (en) * 1991-08-20 1995-09-05 Kabushiki Kaisha Toshiba Thin semiconductor integrated circuit device assembly
US5622898A (en) * 1992-12-10 1997-04-22 International Business Machines Corporation Process of making an integrated circuit chip composite including parylene coated wire
US6445060B1 (en) * 1995-09-26 2002-09-03 Micron Technology, Inc. Coated semiconductor die/leadframe assembly and method for coating the assembly
US6573124B1 (en) * 1999-05-03 2003-06-03 Hughes Electronics Corp. Preparation of passivated chip-on-board electronic devices
US6909166B2 (en) * 2001-09-21 2005-06-21 Stmicroelectronics S.R.L. Leads of a no-lead type package of a semiconductor device
JP2008053715A (ja) * 2006-08-24 2008-03-06 Corning Inc デバイスへの酸素および水分の浸透を防ぐ方法、およびその方法により製造されたデバイス

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5448106A (en) * 1991-08-20 1995-09-05 Kabushiki Kaisha Toshiba Thin semiconductor integrated circuit device assembly
US5672908A (en) * 1991-08-20 1997-09-30 Kabushiki Kaisha Toshiba Thin semiconductor integrated circuit device assembly
US5767572A (en) * 1991-08-20 1998-06-16 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device assembly
US5622898A (en) * 1992-12-10 1997-04-22 International Business Machines Corporation Process of making an integrated circuit chip composite including parylene coated wire
US5824568A (en) * 1992-12-10 1998-10-20 International Business Machines Corporation Process of making an integrated circuit chip composite
US5302849A (en) * 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same
US6445060B1 (en) * 1995-09-26 2002-09-03 Micron Technology, Inc. Coated semiconductor die/leadframe assembly and method for coating the assembly
US6573124B1 (en) * 1999-05-03 2003-06-03 Hughes Electronics Corp. Preparation of passivated chip-on-board electronic devices
US6909166B2 (en) * 2001-09-21 2005-06-21 Stmicroelectronics S.R.L. Leads of a no-lead type package of a semiconductor device
JP2008053715A (ja) * 2006-08-24 2008-03-06 Corning Inc デバイスへの酸素および水分の浸透を防ぐ方法、およびその方法により製造されたデバイス
JP4497482B2 (ja) * 2006-08-24 2010-07-07 コーニング インコーポレイテッド デバイスへの酸素および水分の浸透を防ぐ方法

Similar Documents

Publication Publication Date Title
US7327017B2 (en) Semiconductor package including leadframe roughened with chemical etchant to prevent separation between leadframe and molding compound
US6429028B1 (en) Process to remove semiconductor chips from a plastic package
KR100194848B1 (ko) 성형 반도체 팩케지
JPH0239865B2 (ja)
US10748863B2 (en) Semiconductor devices having metal posts for stress relief at flatness discontinuities
Chen et al. The “popcorn effect” of plastic encapsulated microelectronic devices and the typical cases study
US6693020B2 (en) Method of preparing copper metallization die for wirebonding
JP3432749B2 (ja) 半導体装置及びその製造方法
JPH03171655A (ja) 半導体装置とその製造方法
JPH10116940A (ja) 樹脂封止型半導体装置及びその製造方法
JPH0810208Y2 (ja) プラスチック封止型半導体装置
JPH02298056A (ja) 集積回路の信頼性の高いプラスチック・パッケージ
EP0401017B1 (en) Method of producing a post molded cavity package with internal dam bar for integrated circuit
US5990543A (en) Reframed chip-on-tape die
JPH05102374A (ja) 半導体装置
JPH03235360A (ja) 樹脂封止型半導体装置
JP3918303B2 (ja) 半導体パッケージ
Pirondi Mechanical Failure in Microelectronic Packaging
JPH07135203A (ja) 半導体装置
Pecht et al. Effect of delamination on moisture accelerated failures in plastic encapsulated microcircuits
JPS60140739A (ja) パツシベ−シヨン構造を備えたプラスチツクicパツケ−ジ
KR100251331B1 (ko) 리드 프레임 및 그것을 이용한 반도체 디바이스
Budiana et al. Study Of Decapsulation On IC With Temperature And Volume H2SO4 Variation
GB2295722A (en) Packaging integrated circuits
JPS6139553A (ja) 半導体装置