KR100194848B1 - 성형 반도체 팩케지 - Google Patents

성형 반도체 팩케지 Download PDF

Info

Publication number
KR100194848B1
KR100194848B1 KR1019890015174A KR890015174A KR100194848B1 KR 100194848 B1 KR100194848 B1 KR 100194848B1 KR 1019890015174 A KR1019890015174 A KR 1019890015174A KR 890015174 A KR890015174 A KR 890015174A KR 100194848 B1 KR100194848 B1 KR 100194848B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
leadframe
leads
semiconductor
die
Prior art date
Application number
KR1019890015174A
Other languages
English (en)
Other versions
KR900007094A (ko
Inventor
아놀드 레스크 이스라엘
웨인 하킨스 죠지
이.토마스 로날드
레즐리 헌터 윌리암
비. 백섀인 마이클
Original Assignee
빈센트 죠셉. 로너
모토로라 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉. 로너, 모토로라 인크 filed Critical 빈센트 죠셉. 로너
Publication of KR900007094A publication Critical patent/KR900007094A/ko
Application granted granted Critical
Publication of KR100194848B1 publication Critical patent/KR100194848B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

본 발명은 반도체 다이(semiconductor die)가 리드프레임의 다이 개구내 또는 그 위쪽에 배치되는 플래그가 없는 리드프레임(flagless leadframe)을 갖는 성형 반도체 패키지(molded semiconductor package)에 관한 것이다. 이러한 반도체 패키지에서는 어떠한 리드프레임 플래그들도 아울러 최소한의 다이 본드 재료도 사용되지 않고 있으므로, 박형으로 대칭인 패키지들 및 최소 수의 재료 접점들(material interfaces)을 갖는 패키지들이 제작될 수 있다. 본원 발명은 또한 상기 반도체 다이의 높은 스트레스 영역들이 손상되지 않도록 보호해주는 보호 링(guard rings) 및 상기 반도체 다이에 의해 손실(dissipating)되는 열을 보다 효과적으로 스프레딩(spreading)하는 열 스프레더(heat spreader)를 구비하고 있다.

Description

성형 반도체 패키지
제1도는 본원 발명의 제1실시예의 일부분에 대한 확대 평면도.
제2도는 제1도의 2-2 선에따라 절단한 본원 발명의 제1실시예의 일부분에 대한 확대 횡단면도.
제3도는 본원 발명의 제2실시예의 일부분에 대한 확대 평면도.
제4도는 제3도의 4-4 선에 따라 절단한 본원 발명의 제2실시예의 일부분에 대한 확대 횡단면도.
제5도는 본원 발명의 제3실시예의 일부분에 대한 확대 평면도.
제6도는 제5도의 6-6 선에 따라 절단한 본원 발명의 제3실시예의 일부분에 대한 확대 횡단면도.
제7도는 본원 발명의 제4실시예의 일부분에 대한 확대 평면도.
제8도는 제7도의 8-8 선에 따라 절단한 본원 발명의 제4실시예의 일부분에 대한 확대 횡단면도.
제9도는 열 스프레더를 구비한 본원 발명의 한 실시예의 일부분에 대한 확대 횡단면도.
제10도는 열 스프레더를 구비한 본원 발명의 한 실시예의 일부분에 대한 확대 횡단면도.
제11도는 노출된 열 손실 경로를 갖는 열 스프레더를 구비한 본원 발명의 한 실시예의 일부분에 대한 확대 횡단면도.
* 도면의 주요부분에 대한 부호의 설명
10a : 반도체 다이 12a 및 14a : 제1 및 제2표면
20a : 다이 개구 22a : 플래그가 없는 리드프레임
24a : 모서리 리드 26a : 유기 접착제
30a : 봉입체 34 : 보호링
본원 발명은 성형(molded) 반도체 패키지들에 관한 것으로, 특히 플래그가 없는 리드프레임(flagless leadframe)을 갖는 성형 반도체 패키지에 관한 것이다.
일반적으로, 성형 반도체 패키지는 금속 리드프레임의 플래그(flag)상에 설치된 반도체 다이(semiconductor die)를 구비하는데, 여기서, 반도체 다이는 와이어 본드들(wire bonds)에 의해 금속 리드프레임의 리드들과 전기적으로 연결되어 있다. 리드들을 제외하고, 반도체 다이, 와이어 본드들 및, 리드프레임은 플라스틱으로 봉입되어 있다. 이러한 패키지 형태는 여러 문제점들을 갖고 있다. 즉, 이러한 패키지들은 비교적 두꺼우며, 비대칭이고, 최대 수의 재료 접점들(material interfaces)을 갖는다. 임의 비대칭 패키지는 다이 상에 작용하는 결합(본딩) 스트레스(bonding stresses)를 증가시키고, 재료 접점들로 인하여 성형 반도체 패키지는 기상(vapor phase), 땜납 침하(solder dip), 적외선 및 높은 스트레스 검사시에 쉽게 고장날 수 있다.
성형 반도체 패키지들을 위한 중요한 검사는 해당 패키지들을 습기나 증기로 포화시킨 후, 납땜 온도 또는 그 이상의 온도에서 용해 증기(solvent vapor) 또는 액체 땜납으로 단시간 침수시키는 것이다. 현재 사용되고 있는 플라스틱 성형 패키지들에서의 물의 흡수도는 0.4% 중량 이득으로 측정된다. 갑작스런 가열시에, 이 물은 증발하면서 급속하게 압력을 증가시킬 것이다. 이것은 결국 패키지에 금이 가게 할수 도 있으며, 극단적인 경우에는 말 그래도 패키지를 파열시킬 수도 있다.
이러한 검사는 재료 접점들에서 일반적으로 생성되는 패키지 공간들(package voids)에 물이 고여 있을 경우에 특히 해로운 것이 된다. 성형이 완전할지라도, 성형 화합물, 설치 플래그(mounting flag) 및, 실리콘 다이 사이의 열팽창의 차이로 인하여 패키지 내에서의 기계적 스트레스의 결과로 패키지 공간들이 여전히 생성될 수 있다.
성형 화합물에서의 균열(cracks)은 다이와 플래그, 다이와 성형 화합물 및, 플래그와 성형 화합물 사이에서 발생한다. 또한, 패키지 공간들이 다이 본드 영역들에서 발생하는 것이 보통이다. 성형 반도체 패키지들에서의 균열과 분리가 특히 이롭지 못한 것은 그들로 인하여 반도체 다이 뿐만 아니라 와이어 본드들에 큰 손상을 준다는 것이다. 균열이 플라스틱 성형 화합물 전체로 전달될 때, 반도체 다이 특히, 반도체 다이의 측면들과 모서리들에 상당량의 스트레스가 작용하게 되는 것이 보통이다. 통상적으로, 다이의 나머지 부분에서의 패시베이션 층(passivation layer)의 분리가 발생되며, 그로 인해, 반도체 다이의 금속회로에 손상을 주게 된다. 물론, 그 결과는 반도체 장치의 고장을 초래한다. 그러므로, 여러 결합 스트레스들을 제거하기 위하여 얇고, 대칭이고, 내부에 포함된 공간들의 수를 감소시키기 위해 최소 수의 재료 접점들을 갖는 성형 반도체 패키지가 매우 바람직하다.
성형 반도체 패키지들을 사용함에 있어 공통적으로 야기되는 다른 문제점은 열 손실(heat dissipation)이다. 사실상 최소량의 열만이 플라스틱 봉입체를 통해 외부로 유출되기 때문에, 열이 금속 리드를 통해 패키지로부터 유출되는 것이 바람직하다. 열이 종종 다이에서 금속 리드로 흐를 때 어려움을 겪으며, 기본적으로 플라스틱 패키지 내부에 트래핑(trapping)된다. 이 열은 장치의 성능을 억제시킬 뿐만 아니라, 여러 재료의 열 팽창 계수의 비정합으로 인한 온도 순환 손상(temperature cycling damage)을 유발하기 쉽다. 그러므로, 개선된 열 경로(thermal path)가 매우 바람직해 질 것이다.
따라서, 본원 발명의 목적은 웨이퍼를 박형으로 하지 않고도 박형의 패키지를 허용하는 플래그가 없는 리드프레임을 갖는 성형 반도체 패키지를 제공하는 것이다.
본원 발명의 다른 목적은 대칭인 플래그가 없는 리드프레임을 갖는 성형 반도체 패키지를 제공하는 것이다.
본원 발명의 다른 목적은 최소 수의 재료 접점들을 갖는 플래그가 없는 리드프레임을 포함하는 성형 반도체 패키지를 제공하는 것이다.
본원 발명의 다른 목적은 습기 포솨(moisture saturation)에 의한 고장율이 적은 플래그가 없는 리드프레임을 포함하는 성형 반도체 패키지를 제공하는 것이다.
본원 발명의 다른 목적은 열 순환 스트레스 손상에 덜 민감한 플래그가 없는 리드프레임을 갖는 성형 반도체 패키지를 제공하는 것이다.
상기 및 다른 목적들과 장점들은, 본 발명의 한 실시예로서, 플래그가 없는 리드프레임을 사용하는 한 실시예에 의해 이루어진다. 반도체 다이가 리드프레임의 다이 개구내와 이 리드프레임과 동일 평면 내에 설치되거나, 리드프레임 자체 상에 다이 개구 바로 위에 설치된다. 이는 최소 수의 재료 접점들을 갖는 보다 박형이고 대칭인 패키지를 제공한다. 또한, 리드들에 대한 열 손실을 보강하기 위한 열 스프레더 뿐만 아니라, 반도체 다이의 보호를 위한 보호링을 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본원 명세서를 보다 상세히 기술하겠다.
제1도는 플래그가 없는 리드프레임(22a)을 갖는 성형 반도체 패키지의 부분들에 대한 확대 평면도이고, 제2도는 제1도의 2-2 선을 따라 절단한 확대 단면도이다. 반도체 다이(10a)는 제1표면(12a), 제2표면(14a), 측면들(16a) 및 모서리들(18a)을 구비한다. 본 실시예에 있어서, 반도체 다이(10a)는 이것의 주변보다 큰 리드프레임(22a)의 다이 개구(20a)안에 배치된다. 리드프레임(22a)은 또한 반도체 다이(10a)를 리드프레임(22a)에 결합시키는 역할을 하는 코너 리드들(24a)과, 반도체 패키지와의 전기적 접촉부 역할을 하는 전기적 결합 리드들(28a)을 구비하고 있다. 본 실시예에 있어서, 다른 접착제가 사용될 수도 있지만, 유기 접착제(26a)가 모서리들(18a)에서 다이 결합 리드들(24a)을 반도체 다이(10a)에 결합하기 위해 사용된다. 모서리 리드들(24a) 이외의 리드들이 반도체 다이(10a)를 리드프레임(22a)에 결합시키는데 사용될 수도 있다. 예를 들면, 리드들(28a)이 반도체 다이 측면들(16a)에서 반도체 다이(10a)에 결합될 수 있으며, 이때 모서리 리드들(24a)이 전기적 접속을 위해 사용될 수 있다. 전기적 결합 리드들(28a)은 전기적 접속부를 형성하기 위해 반도체 다이(10a)에 선택적으로 와이어 결합된다. 이 기술에 숙련된 자들은 사용된 전기적 결합 리드들(28a)이 열 손실을 보강하기 위해 리드프레임(22a)에 포함될 수 있음을 인지할 것이다.
봉입체(30a)가 모서리 리드들(24a), 전기적 결합 리드들(28a) 부분 뿐만 아니라 반도체 다이(10a) 주위에 배치되도록 도시된다. 본 기술에 숙련된 자들은 와이어 본드들(도시되지 않음)이 봉입체(30a)에 의해 봉입됨을 알 수 있다. 전기적 결합 리드들(28a)이 성형 반도체 패키지에 대한 외부 접촉부 역할을 하도록 봉입체(30a)로부터 연장됨이 주목되어야 한다. 봉입체(30a)는 본 실시예에서는 성형 플라스틱으로 구성되어 있으나, 그 밖의 여러 공지된 봉입 방법이 사용될 수도 있다.
제1도 및 제2도의 반도체 패키지는 거의 대칭임이 주목되어야 한다. 그 이유는 리드들(24a 및 28a)이 반도체 다이(10a)와 거의 동일 평면에 있기 때문이다. 상기 패키지가 대칭이기 때문에, 어느 정도의 스트레스가 감소되며, 반도체 다이(10a)는 보다 작은 량의 스트레스를 받는다. 또한 리드프레임(22a)에서의 플래그의 부재는 보다 박형의 패키지를 허용하여 공간을 절약하게 해준다. 또한, 반도체 다이(10a)와 결합하는 어떠한 다이 본드 재료도, 플래그도 없기 때문에 재료 접점수가 제한된다.
제3도는 플래그가 없는 리드프레임(22b)을 갖는 성형 반도체 패키지 부분들에 대한 확대 평면도이며, 제4도는 제3도의 4-4 선을 따라 절단한 확대 단면도이다. 이 실시예에서, 반도체 다이(10b)의 주변은 점선(32)으로 표시된 다이 개구(20b)보다 크다. 반도체 다이(10b)의 제2표면(14b)은 다이 개구(20b) 위쪽의 리드프레임(22b)에 결합된다. 다시, 반도체 다이(10b)는 다른 접착제가 사용될 수도 있지만 유기 접착제(26b)에 의해 리드프레임(22b)에 결합된다. 제3도 및 제4도에 도시된 실시예가 대칭이 아닐지라도, 이는 어떠한 플래그도 보유하지 않고 완전한 다이 본드 재료층을 갖지 않으므로 재료 접점의 수를 감소시킬 수 있다. 감소된 수의 재료 접점들은 반도체 패키지내에서 비교적 적은 수의 공간들을 발생시키고, 그에 따라 당해 패키지가 습기 포화에 덜 민감하게 해준다.
제5도는 플래그가 없는 리드프레임(22c)을 갖는 성형 반도체 패키지 부분들에 대한 확대 평면도이고, 제6도는 제5도의 6-6 선을 따라 절단한 확대 단면도이다. 이 실시예는 또한 보호링(34)을 포함하고 있다. 보호링(34)은 이 실시예에서 리드프레임(22c)의 일부분으로 이 리드프레임(22a)과 동일한 재료로 구성되어 있다. 보호링(34)은 리드프레임(22c)의 리드들(36)을 지지하도록 부착되어 있음을 알 수 있다. 보호링(34)은 전기 결합 리드들(28c)에 물리적으로 접속되어 있지 않기 때문에, 패키지내의 전기적 접속부들을 방해하지 않는다.
보호링(34)은 다이 개구(20c)의 주변을 한정한다. 반도체 다이(10c)는 다이 개구(20c)안에 배치되면, 모서리들(18c)에서 유기 접착제(26c)에 의해 결합된다. 또한 반도체 다이(10c)는 자체 측면들(16c)에서 유기 접착제(26c) 또는 그 밖의 다른 접착제에 의해 리드프레임(22c)의 보호링(34)에 결합될 수도 있음이 이해되어야만 한다. 보호링(34)이 높은 스트레스를 받는 반도체다이(10c)의 측면들(16c)과 모서리들(18c)을 보호하기 때문에, 스트레스가 반도체 다이를 쉽게 손상시키지 않으며, 그에 따라 반도체 패키지의 수명도 증가된다. 또한, 반도체 패키지의 대칭성이 발생된다는 사실이 주목되어야 한다. 이것은 앞서 논의된 이유로 매우 유용한 것이 된다.
제7도는 플래그가 없는 리드프레임(22d)을 갖는 성형 반도체 패키지 부분들에 대한 확대 평면도이고, 제8도는 제7도의 8-8 선을 따라 절단한 확대 단면도이다. 이 실시예는 리드프레임(22d)의 부분이 아닌 보호링(38)을 포함하고 있다.
보호링(38)은 금속, 플라스틱, 실리콘, 세라믹 또는 리드프레임(22d) 재료와 유사한 열팽창 계수를 갖는 기타 다른 많은 재료들로 이루어질 수도 있다. 보호링(38)이 리드프레임(22d)과 다른 재료로 이루어질 수도 있음이 이해되어야 한다. 보호링(38)은 반도체다이(10d) 둘레에 설치되며, 유기 접착제(26d)에 의해 이 반도체 다이에 결합된다. 또한, 반도체다이(10d)는 모서리들(18d)에서 보호링(38)에 결합되지만, 이러한 결합이 측면(16d)에서도 발생할 수 있음이 이해되어야 한다. 보호링(38)은 리드프레임(22d)의 결합 리드들(42)에도 결합된다. 본 실시예에서는 유기 접착제(40)가 결합 리드들(42)을 보호링(38)에 부착시키는데 이용될지라도, 그 밖의 다른 많은 접착제가 이용될 수도 있음이 이해되어야 한다. 보호링(38)은 앞서 논의된 보호링(34)과 같이, 반도체다이(10d)의 높은 스트레스 영역을 보호하는 역할을 한다. 또한, 최종 패키지는 비교적 박형으로 사실상 대칭이고, 리드프레임 플래그의 제외로 인해 최소 수의 재료 접점들을 갖는다.
제9도, 제10도, 및 제11도는 플래그가 없는 리드프레임을 갖는 성형반도체 패키지 부분들의 확대 단면도이다. 이러한 형태의 패키지에 대한 공통된 문제점은 반도체 다이(10)에 의해 발산되는 열이 손실된다는 점이다. 일반적으로, 대부분의 열이 패키지로부터 금속 리드들(44)을 통해 손실되는 반면, 소량의 열만이 플라스틱 봉입체(30)를 통해 손실된다. 열 스프레더(46)는 열을 반도체 다이(10)로부터 금속 리드들(44)로 전달하는 역할을 한다. 열 스프레더(46)는 본 실시예에서는 구리로 이루어지지만, 그 밖의 양호한 열 전달성 재료가 사용될 수도 있음이 이해되어야 한다.
제9도는 열 스프레더(46)와 반도체 다이(10) 사이에 배치되어 있는 절연 접착제(48)를 도시하고 있다. 절연 접착제(48)는 중합체와 같은 재료로 이루어질 수도 있지만 그 밖의 다른 많은 전기적 절연 재료들이 사용될 수도 있음이 이해되어야 한다. 절연 접착제(48)가 얇기 때문에, 열이 반도체 다이(10)로부터 전기 절연 접착제(48)를 통해 열 스프레더(46)로 용이하게 손실될 수 있다. 일단 열이 열 스프레더(46)로 손실되면, 이 열은 열 스프레더(46)의 단부(50)를 향해 진행하며, 이때 플라스틱 봉입체(30)를 통해 금속 리드(44)로 손실된다. 제10도는 절연 접착제(48)가 소정의 위치에서 금속 리드(44), 열 스프레더(46) 및 반도체 다이(10) 사이에 배치되는 점을 제외하면 제9도와 매우 유사하며, 따라서 기타 다른 접착제가 사용될 필요가 없다.
제11도는 반도체 다이(10)로부터의 열 손실을 보강하기 위한 다른 방법을 도시한다. 절연 접착제(48)는 열 스프레더(46)의 길이를 따라 연장되며, 그 결과 열 스프레더(46) 뿐만 아니라 금속지지 리드들(44)과 접촉한다. 이 때, 절연체(48)는 또한 단락을 방지한다. 제10도 및 제11도에 있어서, 열은 금속지지 리드(44)에 도달하기 위해 플라스틱 봉입체(30)를 통해 전혀 손실되지 않는다. 제11도는 또한 플라스틱 봉입체(30)내에 열 스프레더(46)를 노출시키는 홈(52)을 도시하고 있다. 결과적으로, 열은 플라스틱 봉입체(30) 또는 금속지지 리드(44)를 통해 소산하지 않고서도 반도체 패키지로부터 열 스프레더(46)를 통해 바로 소산할 수도 있는 것이다.

Claims (4)

  1. 플래그가 없는(flagless) 리드프레임을 갖는 성형(molded) 반도체 패키지에 있어서, 제1표면, 제2표면, 측면들, 및 모서리들을 갖는 반도체 다이 ; 리드들을 포함하는 플래그가 없는 리드프레임으로서, 단지 상기 리드들의 일부분만이 전기적 절연 재료에 의해 상기 반도체 다이 모서리들에서 상기 반도체 다이의 주변에 접착 결합(adhesively bonding)되어 상기 반도체 다이를 물리적으로 지지하고, 상기 리드들 중 다른 부분들이 상기 반도체 다이로부터 분리되어 상기 반도체 다이에 전기적으로 결합되어 있는 플래그가 없는 리드프레임 및 상기 반도체 다이와 상기 플래그가 없는 리드프레임 부분 주위에 배치된 봉입체(encapsulation)를 포함하는 성형 반도체 패키지.
  2. 제1항에 있어서, 상기 리드들의 상기 부분은 상기 반도체 다이에 인접하도록 연장되고, 상기 리드프레임은 상기 반도체 다이와 본질적으로 동일 평면상에 배치되는 성형 반도체 패키지.
  3. 제1항에 있어서, 전기적 절연 재료에 의해 상기 반도체 다이에 결합된 열 스프레더(heat spreader)를 더 포함하는 성형 반도체 패키지.
  4. 플래그가 없는 리드프레임을 갖는 성형 반도체 패키지에 있어서, 제1표면, 제2표면, 측면들, 및 모서리들을 갖는 반도체 다이 ; 리드들을 포함하는 플래그가 없는 리드프레임으로서, 상기 리드들의 일부가 전기적 절연 재료에 의해 상기 반도체 다이의 제2표면에서 접착 결합(adhesively bonding)되어 상기 반도체 다이를 물리적으로 지지하고, 상기 리드들 중 다른 부분들이 상기 반도체 다이로부터 분리되어 상기 반도체 다이에 전기적으로 결합되어 있는 플래그가 없는 리드프레임 및 연장되어 나오는 리드들을 제외한 리드프레임과 상기 반도체 다이 주위에 배치되는 봉입체를 포함하는 성형 반도체 패키지.
KR1019890015174A 1988-10-24 1989-10-23 성형 반도체 팩케지 KR100194848B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US261,439 1988-10-24
US07/261,439 US4924291A (en) 1988-10-24 1988-10-24 Flagless semiconductor package

Publications (2)

Publication Number Publication Date
KR900007094A KR900007094A (ko) 1990-05-09
KR100194848B1 true KR100194848B1 (ko) 1999-06-15

Family

ID=22993303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890015174A KR100194848B1 (ko) 1988-10-24 1989-10-23 성형 반도체 팩케지

Country Status (7)

Country Link
US (1) US4924291A (ko)
EP (1) EP0366386B1 (ko)
JP (1) JP2756597B2 (ko)
KR (1) KR100194848B1 (ko)
DE (1) DE68926652T2 (ko)
HK (1) HK1003814A1 (ko)
SG (1) SG47798A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2890662B2 (ja) * 1990-04-25 1999-05-17 ソニー株式会社 樹脂封止型半導体装置の製造方法とそれに用いるリードフレーム
DE4021871C2 (de) * 1990-07-09 1994-07-28 Lsi Logic Products Gmbh Hochintegriertes elektronisches Bauteil
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5214846A (en) * 1991-04-24 1993-06-01 Sony Corporation Packaging of semiconductor chips
US5278442A (en) * 1991-07-15 1994-01-11 Prinz Fritz B Electronic packages and smart structures formed by thermal spray deposition
US5307519A (en) * 1992-03-02 1994-04-26 Motorola, Inc. Circuit with built-in heat sink
EP0566872A3 (en) * 1992-04-21 1994-05-11 Motorola Inc A thermally enhanced semiconductor device and method for making the same
US5233222A (en) * 1992-07-27 1993-08-03 Motorola, Inc. Semiconductor device having window-frame flag with tapered edge in opening
DE4231705C2 (de) * 1992-09-22 1998-04-30 Siemens Ag Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
TW276357B (ko) * 1993-03-22 1996-05-21 Motorola Inc
US5506445A (en) * 1994-06-24 1996-04-09 Hewlett-Packard Company Optical transceiver module
US5714792A (en) * 1994-09-30 1998-02-03 Motorola, Inc. Semiconductor device having a reduced die support area and method for making the same
US5683944A (en) * 1995-09-01 1997-11-04 Motorola, Inc. Method of fabricating a thermally enhanced lead frame
DE19717780A1 (de) * 1996-05-01 1997-11-13 Nat Semiconductor Corp Leiterrahmen für eine Halbleiterkomponente
US6201186B1 (en) 1998-06-29 2001-03-13 Motorola, Inc. Electronic component assembly and method of making the same
SG91808A1 (en) 1999-02-09 2002-10-15 Inst Of Microelectronics Lead frame for an integrated circuit chip (small window)
SG92624A1 (en) 1999-02-09 2002-11-19 Inst Of Microelectronics Lead frame for an integrated circuit chip (integrated circuit peripheral support)
JP4349541B2 (ja) 2000-05-09 2009-10-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
US6480385B2 (en) * 2000-09-13 2002-11-12 Intel Corporation Electronic assembly and cooling thereof
US6465890B1 (en) * 2000-11-28 2002-10-15 National Semiconductor Corporation Integrated circuit package having offset segmentation of package power and/or ground planes and methods for reducing delamination in integrated circuit packages
EP1473763A1 (en) * 2003-04-30 2004-11-03 STMicroelectronics S.r.l. Manufacturing method of a lead frame for power semiconductor electronic devices, separating the leads and downsetting the die pad in one step
US7012324B2 (en) * 2003-09-12 2006-03-14 Freescale Semiconductor, Inc. Lead frame with flag support structure
US8106487B2 (en) 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902148A (en) * 1970-11-27 1975-08-26 Signetics Corp Semiconductor lead structure and assembly and method for fabricating same
US3716761A (en) * 1972-05-03 1973-02-13 Microsystems Int Ltd Universal interconnection structure for microelectronic devices
DE2814477A1 (de) * 1978-04-04 1979-10-18 Siemens Ag Halbleiterbauelement
FR2456390A1 (fr) * 1979-05-11 1980-12-05 Thomson Csf Grille d'encapsulation, microboitier de circuit electronique utilisant cette grille et procede d'encapsulation de circuit electronique en microboitier
JPS57207356A (en) * 1981-06-15 1982-12-20 Fujitsu Ltd Semiconductor device
US4466183A (en) * 1982-05-03 1984-08-21 National Semiconductor Corporation Integrated circuit packaging process
JPS59181025A (ja) * 1983-03-31 1984-10-15 Toshiba Corp 半導体装置
JPS59207645A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム
US4489465A (en) * 1983-05-27 1984-12-25 Jack Lemkin Security fastener
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US4612564A (en) * 1984-06-04 1986-09-16 At&T Bell Laboratories Plastic integrated circuit package
CA1238119A (en) * 1985-04-18 1988-06-14 Douglas W. Phelps, Jr. Packaged semiconductor chip
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
JPS6382950U (ko) * 1986-11-17 1988-05-31
JPS63240055A (ja) * 1987-03-27 1988-10-05 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JPH02130865A (ja) 1990-05-18
HK1003814A1 (en) 1998-11-06
DE68926652T2 (de) 1997-01-02
KR900007094A (ko) 1990-05-09
DE68926652D1 (de) 1996-07-18
EP0366386B1 (en) 1996-06-12
US4924291A (en) 1990-05-08
EP0366386A2 (en) 1990-05-02
SG47798A1 (en) 1998-04-17
JP2756597B2 (ja) 1998-05-25
EP0366386A3 (en) 1991-02-06

Similar Documents

Publication Publication Date Title
KR100194848B1 (ko) 성형 반도체 팩케지
US5604376A (en) Paddleless molded plastic semiconductor chip package
US5483098A (en) Drop-in heat sink package with window frame flag
KR100222157B1 (ko) 반도체 패키지
US4670771A (en) Rectifier module
JPH07169882A (ja) モールドされた集積回路パッケージ
US5576246A (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
KR960012647B1 (ko) 반도체장치 및 그 제조방법
JP2857382B2 (ja) 半導体チップパッケージ
US5652184A (en) Method of manufacturing a thin semiconductor package having many pins and likely to dissipate heat
TWI252567B (en) Package structure
JPS63239826A (ja) 半導体装置
EP0690499A2 (en) Paddleless molded plastic semiconductor chip package
KR102378171B1 (ko) 커플드 반도체 패키지
JPH05326625A (ja) Ｌｓｉ実装構造
JP2868868B2 (ja) 半導体装置
JP2007042702A (ja) 半導体装置
JPH0536861A (ja) 半導体デバイス
KR0142756B1 (ko) 칩홀딩 리드 온 칩타입 반도체 패키지
KR940011380B1 (ko) 반도체 리드 프레임
KR200216619Y1 (ko) 반도체패키지
JPH05275578A (ja) 半導体装置
JPH09331002A (ja) 半導体パッケージ
JPH0870089A (ja) 半導体装置及びその製造方法
KR19990060190A (ko) 복수개의 관통구멍들이 형성된 접착 테이프를 포함하는 반도체칩 패키지 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120127

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130125

Year of fee payment: 15

EXPY Expiration of term