DE4231705C2 - Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung

Info

Publication number
DE4231705C2
DE4231705C2 DE19924231705 DE4231705A DE4231705C2 DE 4231705 C2 DE4231705 C2 DE 4231705C2 DE 19924231705 DE19924231705 DE 19924231705 DE 4231705 A DE4231705 A DE 4231705A DE 4231705 C2 DE4231705 C2 DE 4231705C2
Authority
DE
Germany
Prior art keywords
semiconductor chip
system carrier
adhesive
semiconductor
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19924231705
Other languages
English (en)
Other versions
DE4231705A1 (de
Inventor
Heinz Pape
Georg Ernst
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19924231705 priority Critical patent/DE4231705C2/de
Publication of DE4231705A1 publication Critical patent/DE4231705A1/de
Application granted granted Critical
Publication of DE4231705C2 publication Critical patent/DE4231705C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01076Osmium [Os]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]

Description

Die Erfindung betrifft eine Halbleitervorrichtung mit ei­ nem Systemträger und einem damit verbundenen Halbleiter­ chip.
Halbleiterchips werden zum Schutz vor Zerstörung und Um­ welteinflüssen sowie zur besseren Handhabbarkeit in Ge­ häuse montiert. Bevorzugte Bauform für Massenprodukte ist das Plastikgehäuse. Dabei wird der Halbleiterchip zunächst mit einem Systemträger verbunden. Dieser Systemträger be­ steht aus einem Rahmen, in dem üblicherweise ein inselför­ miger Chipträger sowie Anschlüsse für das fertige Produkt vorgesehen sind. Die Verbindung des Halbleiterchips mit dem Systemträger, d. h. mit der Chipträgerinsel erfolgt üblicherweise durch eine Klebung oder eine Legierung. Nach der Montage des Halbleiterchips werden dessen einzelne An­ schlußpunkte mit den Anschlüssen des Trägerrahmens z. B. mit Bonddrähten verbunden. Danach werden der Halbleiter­ chip und die Anschlüsse des Anschlußrahmens so umspritzt, daß der Halbleiterchip vollständig gekapselt ist und die Anschlüsse elektrisch und mechanisch zugänglich sind. Die nicht benötigten Teile des Anschlußrahmens (Leadframe) werden danach durch Stanzen entfernt. Das Gehäuse selbst besteht üblicherweise aus einer härtenden Kunststoff-Preß­ masse, die bei etwa 175°C verarbeitet wird.
Standardisierte Plastikgehäuse werden immer dünner. Die derzeit bereits eingesetzte TSOP-Bauform (Thin Small Outline Package) hat noch eine Gehäusedicke von 1 mm. Die lateralen Abmessungen dieses Gehäuses betragen beispiels­ weise bei einem 4M-DRAM 17,54 x 7,62 mm2.
Um die Handhabung der fertigen Produkte mit Automaten so­ wie eine einwandfreie spätere Montage auf einer Leiter­ platte sicherzustellen, müssen das Gehäuse und seine An­ schlüsse eben sein. Bei den im Verhältnis zu den lateralen Abmessungen extrem dünnen Gehäusen, beispielsweise der TSOP-Bauform, spielen die thermischen Ausdehnungskoeffi­ zienten der am fertigen Produkt beteiligten Materialien eine wesentliche Rolle. Idealerweise müssen alle Ausdeh­ nungskoeffizienten gleich groß sein, damit keine Verbie­ gung auftritt. Tatsächlich sind jedoch die Ausdehnungs­ koeffizienten der Hauptmaterialien stark unterschiedlich. Silizium hat einen thermischen Ausdehnungskoeffizienten von 3,5, die Preßmasse des Gehäuses von etwa 17 und eine Kupfer-Eisen-Legierung ebenfalls von etwa 17, jeweils in Einheiten ppm/K. Nach dem Umspritzen der Systemträger- Halbleiterchipanordnung mit Preßmasse ergibt sich bei ei­ nem TSOP-Gehäuse nach der Abkühlung auf Raumtemperatur ei­ ne Durchbiegung von ca. 120 µm. Bei tieferen Temperaturen, wie sie beispielsweise bei Qualitätstests vorgesehen sind oder im Einsatz vorkommen, ist die Verbiegung entspre­ chend größer.
Es ist bekannt, zur Verringerung der Durchbiegung andere Leadframe-Materialien zu verwenden, die thermisch besser an Silizium angepaßt sind. Dies ist beispielsweise mit ei­ ner Nickel-Eisen-Legierung von 42 : 58, die als Alloy 42 be­ zeichnet wird, möglich, deren thermischer Ausdehnungskoef­ fizient 4,5 ppm/K beträgt. Es ist auch bekannt, auf der Chipträgerinsel Schlitze vorzusehen oder die Inselbereiche von der Rückseite her auf geringe Reststärken von 20 bis 30 µm dünn zu ätzen. Der Nachteil dieser Methoden besteht darin, daß andere Materialien als Kupfer-Eisen generell teurer sind und unter Umständen schlechtere elektrische und thermische Eigenschaften haben, z. B. eine erheblich schlechtere Wärmeleitfähigkeit. Ein zusätzlicher Ätzprozeß für die Chipträgerinsel ist sehr teuer und kann allenfalls für Muster in Frage kommen. Die bessere thermische Anpas­ sung des Halbleiterchips mit der Chipträgerinsel wird durch eine schlechte Anpassung des Systemträgers und der Preßmasse erkauft. Die dadurch auftretenden Spannungen führen zu einer schlechteren Verankerung der Anschlüsse in der Preßmasse. Auch die Dichtheit des Gehäuses gegen Feuchte und Ionen wird verringert, was im Einsatz und bei Feuchtetests zu Korrosion auf dem Chip führt.
Aus der JP-OS 4-15947 ist eine gattungsgemäße Halbleitervorrichtung mit ei­ nem Systemträger und einem damit verbundenen Halbleiterchip bekannt, bei dem der Systemträger zwei separate einander zu­ geordnete und jeweils über einen Steg mit einem Rahmen des Systemträgers verbundene Verbindungsbereiche ohne elektrische Funktion aufweist, die mit dem Halbleiterchip verklebt sind. Die Verbindungsbereiche ohne elektrische Funktion sind auf der Unterseite des Halbleiterchips festgeklebt.
Aus der US 50 72 280 ist ein Halbleiterbauelement mit einem sogenannten Lead-on-Chip-Design bekannt. Hierbei sind die Verbindungselemente mit elektrischer Funktion auf der Ober­ seite des Halbleiterchips aufgeklebt. Die Verbindungselemente sind mittels Drahtverbindung mit Kontaktanschlüssen des Chips verbunden, wobei Isolationsvorrichtungen vorgesehen sind, um Kurzschlüsse zwischen den Drahtverbindungen und der Chipober­ fläche zu verhindern.
Aus der EP 0 366 386 A2 ist eine Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip bekannt, bei dem der Systemträger zwei separate, einander zu­ geordnete und jeweils über einen Steg mit einem Rahmen des Systemträgers verbundene Verbindungsbereiche ohne elektrische Funktion aufweist, die mit dem Halbleiterchip verklebt sind. Die Verbindungsbereiche ohne elektrische Funktion sind dabei seitlich an die Eckpunkte des Halbleiterchips herangeführt und mit diesem ohne Überlappung verklebt.
Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Möglichkeit anzugeben, die zu einer Verringerung einer Durchbiegung des fertigen Halbleiterprodukts führt und kostengünstig ist.
Diese Aufgabe wird durch die Merkmale der Patentansprüche 1 und 4 gelöst.
Ausgestaltungen der Erfindung sind in Unteransprüchen ge­ kennzeichnet.
Die Erfindung wird nachfolgend anhand der Ausführungsbei­ spiele näher erläutert. Es zeigen:
Fig. 1 ein erstes Ausführungsbeispiel einer erfindungsge­ mäßen Vorrichtung in der Draufsicht und
Fig. 2 einen Schnitt durch die Vorrichtung nach Fig. 1,
Der Erfindung liegt der Gedanke zugrunde, den Halbleiter­ chip nicht mehr auf eine durchgehende Chipträgerinsel zu montieren, sondern die Verbindung nur noch über Verbin­ dungsbereiche herzustellen. Auf eine Chipträgerinsel im bekannten Sinn kann deshalb verzichtet werden. Die Fixie­ rung des Halbleiterchips relativ zum Leadframe erfolgt über die Verbindungsbereiche und den dafür vorgesehenen Klebstoff, die lediglich wenige Quadratmillimeter groß sein können. Die Verbindungsbereiche sind wie üblich über dünne Stege mit dem Anschlußrahmen verbunden.
Fig. 1 zeigt einen Anschlußrahmen 1 mit Anschlüssen 4 für den Halbleiterchip. Der Halbleiterchip 2 besitzt Anschluß­ flecken (Pads) 3, die in einem späteren Verfahrensschritt mit den Anschlüssen 4 beispielsweise durch Bonden verbun­ den werden. Am Anschlußrahmen 1 sind dünne Stege 6 befe­ stigt, die Verbindungsbereiche 5 tragen. Diese Verbin­ dungsbereiche werden mit Hilfe eines Klebstoffs 8 mit dem Chip 2 verklebt, siehe Fig. 2. Die Verbindungsbereiche 5 müssen nicht an der Stirnseite des Halbleiterchips liegen. Sofern an der Stirnseite die Bondverbindung zwischen den Pads 3 und den Anschlüssen 4 hergestellt werden soll, kön­ nen die Verbindungsbereiche auch an anderer Stelle des Systemträgers 1 bzw. des Halbleiterchips angeordnet sein. Die Haltestege 6 werden dann entsprechend anders zum An­ schlußrahmen 1 geführt.
Die geringste Gehäuseverbiegung nach der Umhüllung der er­ findungsgemäßen Halbleitervorrichtung mit Preßmasse ergibt sich, wenn der Halbleiterchip symmetrisch oder fast symme­ trisch in der Gehäusemitte liegt. In den Figuren ist des­ halb das Gehäuse 7 gestrichelt eingezeichnet. Anhand Fig. 2 ist zu erkennen, daß die Verbindungsbereiche 5 so gegen die Rahmenebene des Systemträgers als Verbindungs­ ebene zwischen den Anschlußstegen 6 versetzt sind, daß der Halbleiterchip 2 unter Berücksichtigung des Klebstoffs 8 im wesentlichen in der Gehäusemitte bzw. Rahmenebene liegt. In einer sehr günstigen Verbindungsform gemäß Fig. 2 wird der Systemträger auf den Halbleiterchip 2 mon­ tiert. Um Kurzschlüsse auf der Chipoberfläche zu verhin­ dern, die beispielsweise durch die metallischen Verbin­ dungsbereiche 5 entstehen könnten, sollte ein nicht lei­ tender Klebstoff 8 verwendet werden oder die Chipoberflä­ che mit einer Polyimidschicht 9 geschützt sein. Vorzugs­ weise werden beide Maßnahmen durchgeführt. Die Montage des Systemträgers 1 auf den Chip hat den Vorteil, daß die Vor­ richtung eine ebene Unterseite, nämlich die plane Chip­ rückseite aufweist. Damit ergeben sich für die Weiterver­ arbeitung, bei der die Vorrichtung beispielsweise auf ei­ nen Tisch zum Drahtbonden aufgebracht werden muß, Vortei­ le. Darüber hinaus ergibt sich ein besserer Wärmekontakt beim Bonden, da die Chiprückseite üblicherweise metalli­ siert ist.
Bei einer Klebung des Systemträgers auf der Chipoberseite, wie in den Fig. 1 und 2 dargestellt, können übliche flüssige nichtleitende Kleber verwendet und sehr dünne Kleberschichtdicken erzielt werden. Seitlich unter den Verbindungsbereichen 5 herausgequetschter Kleber bleibt auf dem Chip und ermöglicht eine schnelle Fixierung der Vorrichtung bei einer UV-Härtung des Klebers. Der Kleber stellt kein Problem für die weiteren Fertigungsschritte dar und läßt eine Schädigung der Chipoberfläche nicht er­ warten, da der Klebstoff 8 weicher ist als die Preßmasse, mit der die erfindungsgemäße Vorrichtung umspritzt wird.
Ein wesentlicher Vorteil der in den Fig. 1 und 2 dargestell­ ten Ausführungsform der Erfindung besteht darin, daß die Fixierung des Klebers bzw. die erfindungsgemäße Vorrich­ tung keinen zusätzlichen Beitrag zur Gesamtdicke des spä­ teren Gehäuses liefert, da über dem Halbleiterchip ohnehin eine Mindestschichtdicke der Preßmasse vorgesehen sein muß, damit die Bonddrähte zwischen den Halbleiterpads 3 und den Anschlüssen 4 nicht aus dem Gehäuse herausragen. Gegenüber einer bekannten Anordnung aus Halbleiterchip, Kleber und Systemträgerinsel ergibt sich eine Dickenver­ ringerung um etwa 180 µm, das sind etwa 18% der bisheri­ gen Gesamtdicke.
Ein Verfahren zur Herstellung einer erfindungsgemäßen Vor­ richtung nach dem Ausführungsbeispiel sieht vor, daß ein Chip zunächst positioniert und fixiert wird, beispielswei­ se durch Ansaugen. Da die Leadframes bzw. Systemträger üblicherweise nicht einzeln, sondern in Streifen verarbei­ tet werden, können immer etwa acht bis zehn Halbleiter­ chips gleichzeitig mit den Leadframes verbunden werden. Nach der Fixierung der Halbleiterchips werden alle Chips mit einem Klebstoff 8 versehen und der Leadframestreifen wird so aufgesetzt, daß jedem Halbleiterchip ein System­ träger zugeordnet ist.
Bei einem Klebstoff, der mit UV-Licht vorvernetzt werden kann, drückt man seitlich etwas Klebstoff aus dem Verbin­ dungsbereich heraus und belichtet diesen mit einer UV-Lam­ pe, beispielsweise über Lichtleiter. Bei thermisch schnell härtenden Klebern läßt sich eine ähnliche Vorfixierung durch Strahlungsheizung oder kurzes Aufheizen erzielen. Sobald der Klebstoff eine gewisse Mindestfestigkeit hat, kann der Leadframestreifen mit den Halbleiterchips entnom­ men und in gewohnter Weise weiterverarbeitet werden. Allein bei niedrigviskosen, langsam härtenden Klebern ist vorgesehen, den Leadframestreifen gemeinsam mit den Chips auf einer separaten Schiene zu fixieren, beispielsweise durch Klammern, wobei die Halbleiterchips evtl. durch die Verbindungsbereiche gegen die Unterlage gedrückt werden, so daß die Chips auch ohne Ansaugung oder sonstige Fixie­ rung gehalten werden. In diesem Fall muß die ganze Schiene mit dem Leadframestreifen und den Chips eine Heizstrecke durchlaufen, um den Klebstoff aushärten zu lassen.

Claims (4)

1. Halbleitervorrichtung mit einem elektrisch leitfähigen Systemträger und einem damit verbundenen Halbleiterchip, bei der der Systemträger neben elektrischen Zuleitungelementen, die vom Halbleiterchip beabstandet sind zwei separate, einander zugeordnete und jeweils über mindestens einen Steg mit einem Rahmen des Systemträgers verbundene Verbindungsbereiche ohne elektrische Funktion, aber mit mechanischer Funktion aufweist, die an gegenüberliegenden Seiten des Halbleiterchips mit diesem verklebt sind, dadurch gekennzeichnet, daß die Verbindungsbereiche (5) des Systemträgers (1) auf die Oberseite des Halbleiterchips (2) geklebt sind, wobei die Verbindungsbereiche (5) des Systemträ­ gers so gegen die Rahmenebene des Systemträgers versetzt sind, daß der Halbleiterchip nach der Klebung im wesentli­ chen in der Rahmenebene liegt.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Oberfläche des Halbleiterchips eine Abdeckschicht aus Polyimid (9) hat.
3. Vorrichtung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß der Klebstoff (8) für die Verbindung des Halbleiter­ chips mit den Verbindungsbereichen (5) nicht­ leitend ist.
4. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1 mit den folgenden Schritten:
  • - mindestens ein Halbleiterchip (2) wird positioniert und in dieser Position fixiert,
  • - der Halbleiterchip (2) wird an seiner Oberseite an gegenüberliegenden Seiten mit Klebstoff (8) versehen,
  • - zwei separate, einander zugeordnete und jeweils über mindestens einen Steg mit einem Rahmen (1) des Systemträgers verbundene Verbindungsbereiche (5) ohne elektrische Funktion aber mit mechanischer Funktion werden auf die mit Klebstoff versehenen Bereiche des Halbleiterchips aufgesetzt, wobei die Verbindungsbereiche (5) des Systemträ­ gers so gegen die Rahmenebene des Systemträgers versetzt sind, daß der Halbleiterchip nach der Klebung im wesentli­ chen in der Rahmenebene liegt.
  • - die Klebeverbindung wird gehärtet und
  • - die elektrischen Zuleitungselemente werden mit dem Halbleiterchip verbunden.
  • - Verfahren nach Anspruch 4, mit dem weiteren Schritt, daß der Systemträger so auf den Halbleiterchip aufgesetzt wird, daß aus der Klebeverbindung Klebstoff austritt, der gehärtet wird.
DE19924231705 1992-09-22 1992-09-22 Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung Expired - Fee Related DE4231705C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19924231705 DE4231705C2 (de) 1992-09-22 1992-09-22 Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19924231705 DE4231705C2 (de) 1992-09-22 1992-09-22 Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE4231705A1 DE4231705A1 (de) 1994-03-24
DE4231705C2 true DE4231705C2 (de) 1998-04-30

Family

ID=6468547

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924231705 Expired - Fee Related DE4231705C2 (de) 1992-09-22 1992-09-22 Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung

Country Status (1)

Country Link
DE (1) DE4231705C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19506958C2 (de) * 1995-02-28 1998-09-24 Siemens Ag Halbleitervorrichtung mit gutem thermischen Verhalten
KR19980067735A (ko) * 1997-02-11 1998-10-15 문정환 반도체 패키지의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0366386A2 (de) * 1988-10-24 1990-05-02 Motorola, Inc. Halbleiterpackung ohne Montierungsfläche
US4994411A (en) * 1988-03-10 1991-02-19 Hitachi, Ltd. Process of producing semiconductor device
US5021864A (en) * 1989-09-05 1991-06-04 Micron Technology, Inc. Die-mounting paddle for mechanical stress reduction in plastic IC packages
EP0454440A1 (de) * 1990-04-25 1991-10-30 Sony Corporation Verfahren zur Einkapselung einer Halbleitervorrichtung
US5072280A (en) * 1989-10-23 1991-12-10 Nec Corporation Resin sealed semiconductor device
JPH0415947A (ja) * 1990-05-09 1992-01-21 Hitachi Cable Ltd 半導体装置用リードフレームおよび半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994411A (en) * 1988-03-10 1991-02-19 Hitachi, Ltd. Process of producing semiconductor device
EP0366386A2 (de) * 1988-10-24 1990-05-02 Motorola, Inc. Halbleiterpackung ohne Montierungsfläche
US5021864A (en) * 1989-09-05 1991-06-04 Micron Technology, Inc. Die-mounting paddle for mechanical stress reduction in plastic IC packages
US5072280A (en) * 1989-10-23 1991-12-10 Nec Corporation Resin sealed semiconductor device
EP0454440A1 (de) * 1990-04-25 1991-10-30 Sony Corporation Verfahren zur Einkapselung einer Halbleitervorrichtung
JPH0415947A (ja) * 1990-05-09 1992-01-21 Hitachi Cable Ltd 半導体装置用リードフレームおよび半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 3-116746A. In: Pat. Abstr. of Japan, E-1099 *
JP 4-15947 A. In: Pat. Abstr. of Japan, E-1194 *

Also Published As

Publication number Publication date
DE4231705A1 (de) 1994-03-24

Similar Documents

Publication Publication Date Title
EP1540745B1 (de) Verfahren zur herstellung eines leadframe-basierten gehäuses
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
WO2010091967A1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
EP1119823B1 (de) Biometrischer sensor und verfahren zu dessen herstellung
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE19808193A1 (de) Leadframevorrichtung und entsprechendes Herstellungsverfahren
WO1999019832A1 (de) Trägerelement für einen halbleiterchip zum einbau in chipkarten
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102013103351B4 (de) Elektronikmodul
DE102008058003B4 (de) Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
DE4231705C2 (de) Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung
DE19940564C2 (de) Chipkartenmodul und diesen umfassende Chipkarte, sowie Verfahren zur Herstellung des Chipkartenmoduls
EP0907966B1 (de) Integrierte halbleiterschaltung
DE19745243B4 (de) Verfahren zum Herstellen eines mit Harz verschlossenen Halbleiterbauelements und Prägevorrichtung dafür
DE3619636A1 (de) Gehaeuse fuer integrierte schaltkreise
DE10006445A1 (de) Leadframe Interposer
DE102006045415A1 (de) Bauelementanordnung mit einem Träger
DE102020117341A1 (de) Gehäuse-leiter-design mit rillen für verbesserte dammbalkentrennung
DE19743766A1 (de) Halbleiterchip-Gehäuse und Verfahren zu dessen Herstellung
DE10117797C2 (de) Montagevorrichtung und Verfahren zum Aufbau eines elektronischen Bauteils
CH693052A5 (de) Vorrichtung und Verfahren zum Aufbringen von integrierten Schaltungen auf einen Rahmen mit Anschlussfingern.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee