JPH0415947A

JPH0415947A - 半導体装置用リードフレームおよび半導体装置

Info

Publication number: JPH0415947A
Application number: JP2119535A
Authority: JP
Inventors: Takashi Suzumura; 隆志鈴村; Toshio Kawamura; 川村　敏雄; Satoshi Sasaki; 敏佐々木; Hiroyuki Kosaka; 高坂　博之
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 1990-05-09
Filing date: 1990-05-09
Publication date: 1992-01-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、プラスチック封止半導体装置に用いるリード
フレームおよび半導体装置に関する。

〈従来の技術〉一般に、樹脂封止型の半導体装置は、第６図および第７
図に示すように搭載する半導体素子のほぼ搭載面と同じ
大きさを有する素子支持部１上に半導体素子すなわちシ
リコン素子６を搭載したのち、シリコン素子６とリード
フレーム９のリード部２のインナーリード４の間をボン
ディングワイヤ７で接続し、さらに封止材８で封止され
ている。　３は外枠、５はアウタリードである。

リードフレーム９としては種々のものが提案されている
が、これら提案構造の目的の１つに半導体素子が温度上
昇した時の素子あるいは封止材（パッケージ）のクラッ
ク防止がある。

半導体装置の主な構成材料は、単結晶シリコン、封止プ
ラスチック材および金属リードフレームである。　これ
らの熱膨張係数が異なるために昇温時に熱応力を生じて
、クラックを発生する。

これを防止するためのリードフレームについての手段の
１つとしては、リードフレーム材の合金組成を変えて熱
膨張係数を下げることが考えられている。　鉄系材料に
ついては、４２％Ｎｉ−Ｆｅ合金などで低熱膨張化があ
る程度成功している。　しかし、銅系については十分な
低熱膨張化は実現されていない。

また、リードフレームの面を粗化または凹凸加工して封
止材との接着性を確保し、熱応力を分散、均等化し、実
質的に低い値に押えようとする試みがある。　しかし、
実際には完全な接着は難しく、十分な効果は得られてい
ない。

また、プレス打抜きにより発生するかえり等の突起によ
る応力集中を防止するため、打抜き角部をまるめる等の
手段がとられている。　しかし、これも本質的な改善と
はなっていない。

クラックを防止するためのリードフレーム以外の前記構
成材料についての手段としては、シリコンの熱膨張係数
に近づけるため封止材に低熱膨張フィシを入れるという
技術が、例えば特開昭６１−３２４４６号に開示されて
いる。

また、これら構成材料の間に緩衝材を入れ熱応力を実質
的に低下しようとする試みが、例えば特開昭５９−１３
４８５７号、特公昭５５−３９９０７号等に提案されて
いる。

〈発明が解決しようとする課題〉近年、半導体素子の高集積化が進み、素子が大形化して
、特にメモリ系ではパッケージクラックの問題が大きく
なっている。　これは、高集積化による素子の温度上昇
が大きくなったことと共に、素子、リードフレームおよ
び封止材の関わる長さが長くなったために熱歪が増加し
、局部的に大きな応力を生じやすくなったことによるも
のである。

前記従来技術の組合せでは、素子およびパッケージのク
ラック防止に対して十分な効果が得られず、依然として
クラック発生の問題は大きい。

本発明の目的は、前述した従来技術の欠点を解消し、素
子およびパッケージクラックを防止することができる半
導体装置用リードフレームおよび半導体装置を提供する
ことにある。

く課題を解決するための手段〉上記目的を達成するために本発明によれば、ノードフレ
ームの素子支持部に半導体素子を搭載し、前記素子と前
記リードフレームのリード部との間をボンディングワイ
ヤで接続したのち、封止材で封止してなる半導体装置に
用いられるリードフレームにおいて、前記素子支持部が、複数個に分割されていることを特徴
とする半導体装置用リードフレームが提供される。

ここで、前記素子支持部の少くとも前記素子と接触する
部分に、前記素子を固定するための接着剤が塗布されて
いるのが好ましい。

また、前記分割された素子支持部の長平方向の長さは、
５ｍｍ以内であるのが好ましい。

また、本発明によれば、前記リードフレームの素子支持
部に半導体素子が搭載されていることを特徴とする半導
体装置が提供される。

以下に本発明をさらに詳細に説明する。

第１図は、本発明のリードフレームの１実施例を示す平
面図である。

リードフレーム９は、素子支持部ｌ、リード部２および
外枠３を具える。

リード部２ば、ボンディングワイヤ７の接続部であるイ
ンナリード４とアウタリード５とを有する。

前記素子支持部１は、複数個に分割されている（第１図
は、図面で見て上下の２か所に素子支持部１を有する場
合を示している）。

第２図は、第１図における上下の素子支持部１０両対向
端をさらに分岐して４個に分割したものである。　１１
は支持部吊りリードである。

シリコン素子６は、第４図に示すように４か所の素子支
持部１によって支持されている。

前記素子支持部１の分割個数は素子が安定して載置でき
ればよく、特に制限はない。

前記素子支持部１の長手方向の長さは、短かければ短か
い程、リードフレーム９が原因となって生じる熱応力の
影響を小さくでき好ましい。

しかし、第４図に示すように一方で素子６をパッケージ
内で固定して封止材８でトランスファモールド時等にも
、剥れを生じないだけの接着力が要求される。　これら
の条件は個々の半導体装置あるいはリードフレーム９の
形状により異なるために支持部長さを厳密性をもって決
定することはできない。　しかし、経験的に長手方向の
長さが５ｍｍ以内であれば素子固着およびクラック防止
の相方に対して良好な結果が得られている。　なお、前
記素子支持部ｌを長手方向の長さで（面積等ではなく）
規定するのは、生じる熱応力はもっばら長手方向の長さ
により決まるためである。

また、前記素子支持部１の長手方向の長さを短かくする
ことにより、接着性の良好な素子６と封止材８の接触長
さが増加し、パッケージクラック防止に対しても有効で
ある。　前記素子支持部１の長手方向の長さの下限は設
けないがリードフレーム加工上の制約からインナーリー
ドの幅寸法（はぼ０．１〜０．３ｍｍ）　と同等と考え
てよい。

このように素子支持部１が微小化すると素子６を固着す
るための接着剤を塗布することが難しくなるので、素子
６を搭載する実装工程ではな（、作業性のよいリードフ
レーム９作成の段階で接着剤を塗布する方が製品の精度
、歩留り等の点で良好な結果が得られる。　第３図およ
び第５図の１０は、接着剤を塗布した支持部を示す。　
接着剤の塗布は前記素子支持部１の少くとも前記素子６
と接触する部分に行う。　接着剤としては、アクリル系
、エポキシ系、ポリイミド系の熱硬化型を半キユア状態
で用いるか、またはポリエーテルアミドイミド等の熱可
塑型を用いることができる。

本発明に用いられるリードフレーム９の材料としては、
Ｃｕ、Ｃｕ合金およびＦｅ合金等の通常のリードフレー
ム材として用いられるものであれば何でもよい。

なお、第１図、第２図、第３図および第６図に示す各リ
ードフレームのビン数は一部省略しである。

〈実施例〉以下に本発明を実施例に基づき具体的に説明する。

（実施例１）リードフレーム材として板厚０．２５ｍｍの４２％Ｎｉ
−Ｆｅ合金を用い、第１図に示すような素子支持部１を
２分割したピン数２０ビンのＤＩＰ用リードフレーム９
を作製した。　各素子支持部１の長手方向の長さは搭載
する素子の短辺長さにほぼ相当する５ｍｍとし、素子支
持部ｌの短辺長さは２ｍｍとした。

このリードフレーム９を用い、前記素子支持部１にシリ
コン素子を搭載したのち、φ２５μｍの金製ボンディン
グワイヤでインナリード４との間をボンディングし、樹
脂封止して１メガビットＤＲＡＭ相当の半導体装置を作
製した。

この半導体装置について一り５℃〜１５０”Ｃの温度差
で３００サイクルのヒートサイクル試験および一り５℃
〜１５０’Ｃの温度差で１５すイクルの熱衝撃試験を行
ったが素子および封止部分にクラックを生じなかった。

比較のために分割しない素子支持部（１３Ｘ５　ｍ　ｍ
　）を有するほかは実施例と同じリードフレームを用い
て実施例と同様に半導体装置を作製して同様の試験を行
ったところ、供試サンプルの約１０％に封止材外部にま
で達するクラックが、また約７０％に内部クラックが観
察された。

（実施例２）実施例１と同じリードフレーム材を用い、第３図に示す
ような素子支持部１を４分割し、その搭載素子（シリコ
ン素子）と接着する面にデイスペンサを用いてポリエー
テルアミドイミド接着剤（日立化成工業社製）を塗布し
たビン数２０ビンのＤＩＰ用リードフレーム９を作製し
た。　前記各素子支持部１０は１．５×１．５ｍｍとし
た。　前記接着剤の塗布は極めて容易にできた。

このリードフレーム９を用い、前記素子支持部１０にシ
リコン素子を搭載したのち、実施例１と同様にして１メ
ガビットＤＲＡＭ相当の第５図に示す半導体装置を作成
した。

この半導体装置について実施例１と同じ試験を行ったが
素子および封止部分にクラックを生じなかった。

（実施例３）実施例１と同じリードフレーム材を用い、第２図に示す
ような素子支持部１を４分割したビン数２０ビンのＤＩ
Ｐ用リードフレーム９を作製した。　前記各素子支持部
１は、１．５×１．５ｍｍとした・このリードフレーム１を用い、第４図に示す半導体装置
を作製し、実施例１と同じ試験を行ったが素子および封
止部分にクラックを生じなかった。

比較のために分割しない素子支持部（１３Ｘ５ｍｍ）を
有するほかは実施例と同じリードフレームを用いて実施
例と同様に半導体装置を作製して同様の試験を行ったと
ころ、前述とほぼ同じクラックを生じた。

〈発明の効果〉本発明は以上説明したように構成されているので、本発
明のリードフレームを用いた半導体装置は素子支持部の
長手方向の長さが短かくなるために、熱応力が減少し、
かつ接着性の良いシリコンと封止材が接触する長さが増
し、シリコン素子およびパッケージのクラックを防止す
ることができる。

【図面の簡単な説明】

第１図は、本発明のリードフレームの１実施例を示す平
面図である。第２図および第３図は、本発明のリードフレームの他の
実施例を示す平面図である。第４図は、第２図に示すリードフレームを用いた本発明
の１実施例を示す半導体装置の第２図ＩＶ−ｒＶ線で見
た断面図である。第５図は、第３図に示すリードフレームを用いた本発明
の他の実施例を示す半導体装置の第３図Ｖ−Ｖ線で見た
断面図である。第６図は、従来のリードフレームの平面図である。第７図は、従来のリードフレームを用いた半導体装置の
断面図である。符号の説明ｌ・・・素子支持部、２・・・リード部、３・・・外枠、４・・・インナリード、５・・・アウタリード、６・・・シリコン素子、７・・・ボンディングワイヤ、８・・・封止材、９・・・リードフレーム、１０・・・接着剤を塗布した支持部、１１・・・支持部吊りリードＦＩＧ、５ＦＩＧＦＩＧ、３ＦＩＧ、４ＦＩＧ、７

Claims

【特許請求の範囲】

（１）リードフレームの素子支持部に半導体素子を搭載
し、前記素子と前記リードフレームのリード部との間を
ボンディングワイヤで接続したのち、封止材で封止して
なる半導体装置に用いられるリードフレームにおいて、前記素子支持部が、複数個に分割されていることを特徴
とする半導体装置用リードフレーム。
（２）前記素子支持部の少くとも前記素子と接触する部
分に、前記素子を固定するための接着剤が塗布されてい
る請求項１記載の半導体装置用リードフレーム。
（３）前記分割された素子支持部の長手方向の長さは、
５ｍｍ以内である請求項１または２に記載の半導体装置
用リードフレーム。
（４）請求項１〜３のいずれかに記載のリードフレーム
の素子支持部に半導体素子が搭載されていることを特徴
とする半導体装置。