JPS61218150A - 半導体装置、それに用いるリ−ドフレ−ムおよびその製造方法 - Google Patents

半導体装置、それに用いるリ−ドフレ−ムおよびその製造方法

Info

Publication number
JPS61218150A
JPS61218150A JP60058361A JP5836185A JPS61218150A JP S61218150 A JPS61218150 A JP S61218150A JP 60058361 A JP60058361 A JP 60058361A JP 5836185 A JP5836185 A JP 5836185A JP S61218150 A JPS61218150 A JP S61218150A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
notch
package
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60058361A
Other languages
English (en)
Inventor
Hajime Sato
佐藤　始
Hajime Murakami
元 村上
Ichiro Anjo
安生　一郎
Hiroshi Yano
洋 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60058361A priority Critical patent/JPS61218150A/ja
Priority to KR1019860001027A priority patent/KR860007736A/ko
Publication of JPS61218150A publication Critical patent/JPS61218150A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、樹脂封止型半導体装置に適用して有効な技術
に関するものである。
〔背景技術〕
樹脂封止型半導体装置の一つに、いわゆるＰＬＣＣ（プ
ラスチックリーデツドチップキャリア）型のものがある
。
前記ＰＬＣＣ型半導体装置は、面付による高密度実装に
適したもので、外部リードがパッケージ側端に近接して
急角度で下方に折り曲げられ、さらにその先端はパッケ
ージ裏側に回り込んで折り曲げられてなるものである。
ところで、樹脂封止型半導体装置は、リード折曲時に内
部リードとパッケージ樹脂との界面に剥がれが生じ易く
、該界面に生じた間隙を通して水分等が浸透していき、
ペレットの電極等に腐食を発生させる。そこで、通常は
リードを折曲成形する場合、パッケージ側端に近接する
位置のリード部を治具で挟持して固定した上で折曲を行
うが、前記ＰＬＣＣ型半導体装置では、リードをパフケ
ージ側端に近接する位置で折り曲げる必要があるため治
具の使用ができないという問題がある。
したがって、前記ＰＬＣＣ型半導体装置のリード折曲成
形においては、パッケージ樹脂とリード界面との間に大
きなストレスが発生し、該界面に判がれが生じ易いとい
う問題がある。
そこで、折曲が容易な銅系のリードを用いることにより
、リードを折り曲げる際のストレスを緩和することがで
きるので、パッケージ側端部の樹脂とリードとの界面に
生じる剥がれを減少させることが可能である。しかし、
リードを折り曲げる際に曲げ方向と反対側の外側リード
に生じる伸び変形に起因して発生するパッケージ樹脂と
内部リードとの界面のずれ応力を十分に緩和することが
できない、そのため、パッケージの深部におけるパフケ
ージ樹脂とリードとの界面の微小な剥がれの発生を有効
に防止できないという問題があることが本発明者により
見い出された。
なお、半導体装置のリードの折曲成形については、昭和
５６年７月３０日、日刊工業新聞社発行、鵜澤高吉著「
電子部品の自動組立入門ＪＰＩＯＩ〜Ｐ１０２に説明が
ある。
〔発明の目的〕
本発明の目的は、樹脂封止型半導体装置の耐湿性を向上
できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、樹脂封止型半導体装置について、パッケージ
側端近傍のり一部折曲部に、該リードの外側面または内
側面の少なくとも一方にノツチを設けることにより、パ
ンケージ側端に近接するリード部で折り曲げ（以下「直
曲げｊともいう、）を行う場合であっても、リード折り
曲げの際のパフケージ樹脂と内部リードとの界面に生じ
る引張応力を減少できると同時に、外部リードの外側面
における伸び変形を防止できるため、パッケージ側端部
のリード剥がれを防止でき、かつ前記伸び変形に起因す
る前記界面におけるずれ応力を減少させることができる
ことより、パッケージ深部のリードと樹脂との界面にお
ける微小剥離の発生をも防止できる。
〔実施例１〕 第１図は、本発明による実施例１である樹脂封止型半導
体装置のほぼ半分を示す部分断面図である。
本実施例１の半導体装置は、いわゆるＰＬＣＣ（プラス
チックリーデツドチップキャリア）型であり、ベレット
取付部であるタブ１にペレット２が金−シリコン共晶３
で取り付けられており、該ペレット２のボンディングパ
ッド（図示せず）とり一部４の内端部とが金ワイヤ５で
電気的に接続されている。前記タブ１およびリード４は
銅で形成されている。
また、前記タブ１、ベレット２およびリード４の内部リ
ード４ａ等を、エポキシ樹脂６で封止す成されている。
そして、パッケージ外の外部リード４ｂが、パッケージ
側端に近接する位置で下方に直曲げされ、その先端部を
パッケージ裏面に回り込ませて、該裏面に形成したポケ
ット７に差し込んだ状態に成形されているものである。
また、前記リード４の外部リード部にはパフケージ側端
近傍の外側面にＶ字形のノツチ８が、内側面に同じ＜８
ａが設けられ、内部リード部の上面には半円形のノツチ
８ｂが設けられているものである。
第２図（ａ）は本実施例１の半導体装置の製造に用いら
れる本発明によるｌ実施例であるリードフレームの１単
位を示す平面図、第２図山）は該単位を厚さ方向に拡大
した本図（ａｌにおけるＩ［Ｂ−■Ｂ断面図である。
前記リードフレームは、第２図（ａ）に示す単位のもの
が左右に複数連続形成されてなるものであり、該単位は
外枠９および仕切枠１０により周囲が形成されたほぼ四
角形状の枠体からなる。
前記外枠９にはタブ吊りリード１１およびタイバー１２
が接続され、前記枠体のほぼ中央にはベレット取付部で
あるタブｌが前記タブ吊りリード１１により支持されて
いる。また、前記仕切枠１０には前記タブの周囲にその
内端部が配列されている複数のり一部４が接続されてお
り、該リード４はその中程を前記タイバー１２により支
持されているものである。
また、前記リードフレームにおいては、第２図（ｂ）に
示すようにリード４のタイバー接続部を含めた該接続部
より外側の外部リード４ｂについて、前記タイバー接続
部の近傍にＶ字形ノツチが設けられ、タイバー接続部を
含まない該接続部の内側の内部リードについて、その上
面に半円形ノツチ８ｂが形成されているものである。
そして、図中リード４の上面にはタイバー接続部に近接
してノツチ８が、下面には該ノツチ８より外側にノツチ
８ａが設けられている。
ところで、通常リードフレームを用いるＰＬＣＣの製造
は、タブへのベレット取付工程、ベレットの電極とリー
ド内端部との電気的接続を行うワイヤボンディング工程
、金型を用いてパッケージを形成するモールド工程、タ
イバー等の切断を行うリード切断工程、さらに外部リー
ドの折曲を行うリード折曲工程等を経て達成される。
前記ＰＬＣＣ型半導体装置は、高密度実装に適するよう
に、外部リード４ｂがパッケージ側端に近接して折り曲
げられる直曲げされ、小型化されている。
通常のリードの直曲げの際、外部リードが折曲方向に押
圧力を受けるため、パンケージ側端部における樹脂６と
内部リード４ａとの界面に引張応力が発生し、該引張応
力に起因して該界面に剥がれが発生し易い。
同様に、リード折曲の際、折曲方向と反対側のリード面
である外側面に大きな伸び変形が生じ、該変形が、第１
図に矢印で示す方向に内部リード４ａを引っ張る作用が
生じる。そのため、パッケージ内部の樹脂６と内部リー
ド４ａとの界面にずれ応力が発生し、該ずれ応力に起因
して前記界面に微小な剥がれが、それもパッケージ深部
にまで生じ易いことが考えられる。
前者の引張応力に起因するパッケージ側端部に生じる剥
がれは、本実施例１の如く軟らかい材料である銅を用い
て形成されたリードフレームを用いることにより、ある
程度まで減少させることができる。
しかしながら、後者のずれ応力に起因するパッケージ深
部にまで及ぶ微小な界面剥離に対しては、銅製リードフ
レームを用いても必ずしも十分でない。
そこで、前記の第２図に示したリードフレームを用いる
ことにより、ＰＬＣＣのパフケージ側端に近接し、かつ
曲げが最大、すなわち曲率半径が最大のリード部の外側
面にＶ字形ノツチ８を対応させることができ、またリー
ドの強度が大きく損なわれない位置の内側面にノツチ８
ａを対応させることができる。そして、前記両ノツチ８
．８ａの相乗的効果によりパッケージ樹脂６と内部リー
ド界面との間に応力を発生させることなく容易に導体装
置が極めて耐湿性の高いものとして製造できるものであ
る。
なお、詳細に説明すれば、前記の如くリードフレームの
段階において曲率半径が最大のリード部の外側面に対応
する位置にノツチ８を設けることは、リードを固定治具
を用いずに直曲げする際に該ノツチ部でリードの外側面
における伸び変形を特に有効に緩和できるものであり、
パッケージ内部におけるずれ応力の発生防止に極めて有
効なものである。
そして、前記外側面のＶ字形ノツチは、伸び変形を緩和
させるだけでなく、リード折曲そのものをも容易にする
ため、パフケージ側端部に生じる剥がれの原因となる引
張応力をも減少させる機能も当然に有している。
また、本実施例１では、曲げの最大部を外して、その下
のリードの内側面にもＶ字形ノツチ８ａを設け、リード
折り曲げをさらに容易にして、パッケージ側端部におけ
る剥がれ、パッケージ深部における微小剥離を有効に防
止しているものである。
さらに、本実施例１においては、内部リード４において
もほぼ半円形のノツチ８ｂを設け、樹脂６と内部リード
４ａとの界面におけるずれ変形を十分に防止しているも
のである。
なお、前記の如くリードの外側面のノツチと内側面のノ
ツチとを位置をずらして設けているため、リード強度の
低下を抑えることができる。
以上説明したリードフレームは、銅板をプレス成形する
等の通常の方法で形成する際に、ノツチをたとえば先端
が約９０°の角度に形成された治具を用いて所定部にプ
レス加工で設けることにより容易に形成することができ
る。
前記の如く既にノツチが設けられたリードフレームを用
いて本実施例１のＰＬＣＣを製造する場合、通常の製造
工程をそのまま利用できる利点がある。
なお、本実施例１のＰＬＣＣは、前記の如く既にノツチ
が設けられたリードフレームを用いて製造するものに限
るものでない。
すなわち、ノツチが設けられていないリードフレームを
用い、前記した通常の半導体装置の製造工程を経て製造
する際に、リード折曲工程前の任意の段階においてノツ
チを設けることによっても十分に対応できるものである
。そして、この方法によれば通常用いられるリードフレ
ームをそのまま適用することもできる。
また、前、配力法においてノツチ形成工程をベレット取
付工程前に置く場合、予めノツチが設けられたリードフ
レーム、を用いる場合と同様に、通常のラインをそのま
ま利用することができる利点もある。
〔実施例２〕 第３図は、本発明による実施例２である半導体装置を示
す部分断面図である。
本・実施例２の半導体装置は、前記実施例１と概ね同一
のものであり、パッケージ側端近傍のリード折曲部には
、最大折曲部の外側面にのみノツチを設けたものである
。
本実施例２の如く、伸び変形が最大のリードの外側面に
のみノツチを設けることによっても、内部リード４ａと
樹脂との界面における剥がれは有効に防止できる。特に
、リード材料が十分に軟らかいか、またはリードが薄い
場合は、本実施例２の半導体装置の方が、リードの強度
を考慮すると、かえって望ましいことがある。
そして、前記半導体装置は、前記実施例１の半導体装置
の製造に用いたリードフレームと同様のものであって、
第２開山）に示すリードの下面のノツチ８ａがないもの
を用意することによって、前記実施例１の場合と同様に
製造することができるものである。
〔効果〕
（１）、樹脂封止型半導体装置を製造する場合、パッケ
ージ側端近傍のリード折曲部の外側面または内側面の少
なくとも一方に、リード折曲前の段階に予めノツチを設
けることにより、該リードを直曲げする場合であっても
、前記ノツチで折曲時の応力を緩和させることができる
ので、パッケージ樹脂とリードとの界面に剥がれが発生
することを有（２）、前記（１１により、耐湿性に優れ
た半導体装置を提供できる。
（３）、リードの外側面にノツチを設けることにより、
リード折曲時における外側面の伸び変形を防止できるの
で、該伸び変形が大きな原因となるパッケージ樹脂とリ
ードとの界面におけるずれ応力の発生を有効に防止でき
る。
（４）、前記（３）により、ずれ応力に起因するバフケ
ージ深部にまで達する前記界面における微小剥離の発生
を有効に防止できる。
（５）。前記（３）に記載したノツチを、曲率半径が最
小のリード部に設けることにより、その効果を特に高め
ることができる。
（６）、リード内側面にノツチを設けることにより、リ
ード折曲時のストレスを吸収させることができるので、
パフケージ側端部におけるパッケージ樹脂とリードとの
界面剥離を防止できる。
（７）、リードの外側面と内側面とに所定の間隔をおい
てノツチを設けることにより、リード強度に大きな影響
を与えることなく、パッケージ樹脂とリードとの界面剥
離の発生を、相乗的効果により特に有効に防止できる。
（８）、前記（１）に記載した半導体装置を、予め所定
部にノツチが設けられているリードフレームを用いて製
造することにより、通常の工程で容易に製造することが
できる。
（９）、リード折曲工程前の任意の段階で、リードフレ
ームの所定部にノツチを設けることにより、通常のリー
ドフレームを用いて半導体装置の製造を行うことができ
る。
α〔、前記（９）において、ノツチ形成をペレット取付
工程前の段階で行うことにより、通常の製造工程をその
まま利用することができる。
αυ、前記（１）に記載したリード折曲技術は、リード
直曲げが行われるＰＬＣＣに適用して極めて有効である
。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、ノツチの断面形状はＶ字形に限るものでなく
、矩形等いわゆるものであってもよいものであり、また
その数も実施例に示したものに限らないことはいうまで
もない。
また、リードまたはリードフレームを形成する材料とし
て銅について説明したが、銅合金または他の材料、たと
えば４２７０イ等の鉄系材料からなるものであってもよ
いことはいうまでもない。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である、いわゆるＰＬＣＣ
に適用した場合について説明したが、それに限定される
ものではなく、たとえば、樹脂封止型半導体装置でリー
ドを有するものであれば、いわゆるＤＩＰ型またはＳＯ
Ｐ型等の種々の型式の半導体装置にも適用できるもので
ある。
前記ＤＩＰ型半導体装置等のリードを直曲げする場合は
、特にその効果が大きいものである。
【図面の簡単な説明】
第１図は、本発明による実施例１である半導体装置の一
部を示す断面図、 第２図（ａ）は、実施例１の半導体装置の製造に用いら
れるリードフレームの単位を示す平面図、第２開山）は
、第２図（ａ）におけるＩ［Ｂ−１１Ｂ断面図、 第３図は、本発明による実施例２である半導体装置の一
部を示す断面図である。 １・・・タブ、２・・・ペレット、３・・・金−シリコ
ン共晶、４・・・リード、４ａ・・・内部リード、４ｂ
・・・外部リード、５・・・金ワイヤ、６・・・エポキ
シ樹脂、７・・・ポケット、８．８ａ、８ｂ・・・ノツ
チ、９・・・外枠、１０・・・仕切枠、１１・・・タブ
吊りリード、１２・・・タイバー。 第　　１　　図 、り

Claims (1)

  1. 【特許請求の範囲】 １、外部リードが下方に折り曲げられてなる樹脂封止型
    半導体装置であって、パッケージ側端近傍のリード折曲
    部に、該リードの外側面または内側面の少なくとも一方
    にノッチを設けてなる半導体装置。 ２、外側面のノッチが、曲率半径が最大のリード折曲部
    に形成されていることを特徴とする特許請求の範囲第１
    項記載の半導体装置。 ３、内側面のノッチが、曲率半径が最大のリード折曲部
    を外して形成されていることを特徴とする特許請求の範
    囲第１項記載の半導体装置。 ４、リードの長さ方向におけるノッチの断面形状が、Ｖ
    字形、矩形またはほぼ半円形であることを特徴とする特
    許請求の範囲第１項記載の半導体装置。 ５、リードが銅系または鉄系材料で形成されていること
    を特徴とする特許請求の範囲第１項記載の半導体装置。 ６、半導体装置がプラスチックリーデッドチップキャリ
    ア型半導体装置であることを特徴とする特許請求の範囲
    第１項記載の半導体装置。 ７、樹脂封止型半導体装置の製造に用いられるリードフ
    レームであって、タイバー連結部またはその近傍の外部
    リード部の上面または下面の少なくとも一方にノッチが
    設けられてなるリードフレーム。 ８、下面に形成されているノッチが、上面のそれより外
    側に設けられていることを特徴とする特許請求の範囲第
    ７項記載のリードフレーム。 ９、リードの長さ方向におけるノッチの断面形状が、Ｖ
    字形、矩形またはほぼ半円形であることを特徴とする特
    許請求の範囲第７項記載のリードフレーム。 １０、リードフレームが、銅系または鉄系材料で形成さ
    れていることを特徴とする特許請求の範囲第７項記載の
    リードフレーム。 １１、ペレット取付工程、ワイヤボンディング工程、モ
    ールド工程、リード切断工程およびリード折曲工程から
    なるリードフレームを用いる半導体装置の製造方法であ
    って、前記のいずれかの工程前に、モールド形成される
    パッケージ側端近傍またはそれに相当する位置の外部リ
    ード部について、折曲方向と反対側の該リードの外側面
    または折曲方向である内側面の少なくとも一方にノッチ
    を設ける半導体装置の製造方法。 １２、内側面に形成されているノッチが、外側面のそれ
    より外側に設けられていることを特徴とする特許請求の
    範囲第１１項記載の半導体装置の製造方法。 １３、リード長さ方向におけるノッチの断面形状が、Ｖ
    字形、矩形またはほぼ半円形であることを特徴とする特
    許請求の範囲第１１項記載の半導体装置の製造方法。 １４、リードフレームが、銅系または鉄系材料で形成さ
    れていることを特徴とする特許請求の範囲第１１項記載
    の半導体装置の製造方法。
JP60058361A 1985-03-25 1985-03-25 半導体装置、それに用いるリ−ドフレ−ムおよびその製造方法 Pending JPS61218150A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60058361A JPS61218150A (ja) 1985-03-25 1985-03-25 半導体装置、それに用いるリ−ドフレ−ムおよびその製造方法
KR1019860001027A KR860007736A (ko) 1985-03-25 1986-02-14 반도체 장치와 그 제조 방법 및 그 제조방법을 사용하는 리이드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60058361A JPS61218150A (ja) 1985-03-25 1985-03-25 半導体装置、それに用いるリ−ドフレ−ムおよびその製造方法

Publications (1)

Publication Number Publication Date
JPS61218150A true JPS61218150A (ja) 1986-09-27

Family

ID=13082175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60058361A Pending JPS61218150A (ja) 1985-03-25 1985-03-25 半導体装置、それに用いるリ−ドフレ−ムおよびその製造方法

Country Status (2)

Country Link
JP (1) JPS61218150A (ja)
KR (1) KR860007736A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0316249A (ja) * 1989-06-14 1991-01-24 Matsushita Electron Corp Ｊリードパッケージ型半導体装置
JP2008205329A (ja) * 2007-02-22 2008-09-04 Nichia Chem Ind Ltd 半導体装置
JP2010027902A (ja) * 2008-07-22 2010-02-04 Sharp Corp 表面実装型赤外線受光ユニット、表面実装型赤外線受光ユニット製造方法、および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0316249A (ja) * 1989-06-14 1991-01-24 Matsushita Electron Corp Ｊリードパッケージ型半導体装置
JP2008205329A (ja) * 2007-02-22 2008-09-04 Nichia Chem Ind Ltd 半導体装置
JP2010027902A (ja) * 2008-07-22 2010-02-04 Sharp Corp 表面実装型赤外線受光ユニット、表面実装型赤外線受光ユニット製造方法、および電子機器

Also Published As

Publication number Publication date
KR860007736A (ko) 1986-10-17

Similar Documents

Publication Publication Date Title
KR960009136A (ko) 반도체 패키지 및 그 제조방법
JP2008501242A (ja) 可撓性リードフレーム構造および集積回路パッケージの形成方法
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
JP2002198482A (ja) 半導体装置およびその製造方法
EP0538019A2 (en) Lead frame for a semiconductor device
JPS61218150A (ja) 半導体装置、それに用いるリ−ドフレ−ムおよびその製造方法
JPH01270282A (ja) 発光ダイオード
JPH0415947A (ja) 半導体装置用リードフレームおよび半導体装置
JPS61237458A (ja) 樹脂封止型半導体装置
US10847449B2 (en) Lead frame with selective patterned plating
JP4570797B2 (ja) 半導体装置の製造方法
JP2851791B2 (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JPS63131557A (ja) レジン封止型半導体装置用リ−ドフレ−ム及びレジン封止型半導体装置
JPH02197158A (ja) リードフレームの製造方法
JPS62235763A (ja) 半導体装置用リ−ドフレ−ム
JPS61135131A (ja) 樹脂封止型半導体装置
JPS63102247A (ja) 樹脂封止型半導体装置
JPH02278857A (ja) 樹脂封止型半導体装置
JP2021027147A (ja) 半導体装置の製造方法
JP3793752B2 (ja) 半導体装置
JPH04346257A (ja) 半導体用リードフレームの製造方法
JP2005135938A (ja) 半導体装置およびその製造方法
JPS61269348A (ja) リ−ドフレ−ム
JPH02172265A (ja) 樹脂封止型半導体装置
JPS61269347A (ja) リ−ドフレ−ム