JPH02172265A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH02172265A
JPH02172265A JP63327122A JP32712288A JPH02172265A JP H02172265 A JPH02172265 A JP H02172265A JP 63327122 A JP63327122 A JP 63327122A JP 32712288 A JP32712288 A JP 32712288A JP H02172265 A JPH02172265 A JP H02172265A
Authority
JP
Japan
Prior art keywords
island
semiconductor device
island edge
edge part
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63327122A
Other languages
English (en)
Inventor
Osamu Nakagawa
治 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63327122A priority Critical patent/JPH02172265A/ja
Publication of JPH02172265A publication Critical patent/JPH02172265A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、樹脂封止型半導体装置に関するものである
。
〔従来の技術〕
第３図は従来の樹脂封止型半導体装置用リードフレーム
の平面図、第４図は第３図のリードフレームを用いて樹
脂封止成形された半導体装置の側面断面図を示す。図に
おいて、１はリードフレーム、ｌａはリードフレームを
固定する枠、２は半導体素子９が搭載されるアイランド
、３は半導体素子９とリードフレーム１を接続するため
のインナーリード、４はインナーリード３の先端表面と
アイランド２の表面とに施された銀又は金等による内部
部分メッキ（斜線の範囲）、５は外部端子と電気的接続
をとるためのアウターリード、６はアイランド２を枠１
ａに固定するための吊りリード、７は樹脂封止型半導体
装置を製造するために必要な封止樹脂１２の流れ止めと
なるタイバー　８はアイランドエツジ部、９は半導体素
子、ｉｏは半導体素子９とアイランド２を固着するため
の接着材、１１は半導体素子９とインナーリード３を接
続するためのワイヤー　１２は半導体素子を保護するた
めの封止面１１Ｍ　、１３はアウターリード５上に施さ
れた外装メッキ部である。
次に動作について説明する。第１図のリードフレームを
用いて′＠造された第２図に示す樹脂封止型半導体装置
は、外装メッキ部１３を施したアウタＩＪ−ド５により
外部機器との間で電気的フンタクトをとり、半導体装置
としての機能を果す。又外部環境に対しては封止樹脂Ｉ
２により保護されている。
〔発明が解決しようとする課題〕
従来の樹脂封止型半導体装置は、以上のように半導体装
置用リードフレームｌのアイランドエツジ部８に銀又は
金等による内部部分メッキ４か施されているため、封止
樹脂１２とアイランドエツジ部８の化学的接着力が弱く
なる。特に小型及び薄形を要求される表面実装型パッケ
ージにおいては、実装時に印加される熱応力によりアイ
ランドエツジ部８から封止樹脂クラックが発生する問題
点があった。
この発明は上記のような問題点な解消するためになされ
たもので、半導体素子を載置するアイランドのエツジ部
と封止樹脂との化学的接着力を強１ヒするとともに、実
装時に印加される熱応力により発生するアイランドエツ
ジ部よりの封止樹脂クランクを防止することができる樹
脂封止型半導体装置を得ることを目的とする。
〔課題を解決するための手段〕 この発明に係る樹脂封止型半導体装置は、半導体素子を
リードフレームのアイランド部に搭載し樹脂封止成形さ
れるものにおいて、前記アイランド部表面に施されるメ
ッキ範囲をアイランドエツジ部より内側に限定したもの
である。
〔作用〕
この発明における樹脂封止型半導体装置に用いられ、る
リードフレームについて、アイランド部表面に施される
銀又は金メッキ範囲をアイランドエツジ部内側に限定し
たことにより、封止樹脂とアイランドエツジ部の化学的
接着力を強化し、実装時に印加される熱応力によりアイ
ランドエツジ部より発生するクランクを防止する。
〔実施例〕
第１図は本発明の一実施例による樹脂封止型半導体装置
に使用されるリードフレームの平面図、第２図は第１図
のリードフレームを用いた樹脂封止型半導体装置の側面
断面図である。図において、ｌ　ハＩＪ　−１’フレー
ム、ｌａはリードフレームを固定する枠、２はアイラン
ド、３はインナーリード、５はアウターリード、６は吊
りリード、７はタイバー　８はアイランドエツジ部、９
は半導体素子、ｌＯは接着材、１１はワイヤー　１２は
封止樹脂、１３は外装メッキ、和は金、銀等による内部
部分メッキであり、本実施例における内部部分メッキ荀
はアイランドエツジ部８より０．５ｊｌｌ＋内側に限定
して施されている。
ここで、表面実装型パッケージとして代表的な８０Ｆに
ついて内部部分メッキ仕様以外は同一の仕様で調造され
た、従来及び本実施例の樹脂封止形半導体装置について
の評価結果を表１に示す。
評価としては８５℃８５％ＲＨの環境に７２時間放置を
行なった後、２６０℃の半田槽に３０秒全体浸漬を行な
った後のアイランドエツジより封止樹脂のクランクの発
生率を調査した０ 表１より明らかなように、アイランド部メッキ範囲をア
イランドエツジ部より内側に限定することにより、実装
時に印加される熱応力により発生するアイランドエツジ
部よりの封止樹脂クランクを防止することが可能である
。
表１ なお、上記実施例では、アイランドエツジ部より０．５
１１１ｊ　　内側に限定して内部部分メッキ４０（銀又
は金）を施した場合を示したが、封止樹脂クランク発生
の端緒がすべてアイランドエツジ部であることより、ア
イランド部表面に施される銀又は金メッキ範囲ごアイラ
ンドエツジ部より内側に限定すればよく、メッキ部形状
、寸法に係わりなく同様の効果を奏する。
〔発明の効果〕
以上のようにこの発明によれば、樹脂封止型半導体装置
をアイランド部表面に施される銀又は金等によるメッキ
範囲をアイランドエツジ部より内側にしたリードフレー
ムを使用して構成したので、実装時に印加される熱応力
によりアイランドエツジ部より発生する封止樹脂クラン
クの発生を防止する効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例による樹脂封止型半導体装
置用リードフレームの平面図、第２図はこの発明の一実
施例による樹脂封止型半導体装置の側面断面図、第３肉
は従来の樹脂封止型半導体装置用リードフレームの平面
図、第４図は従来の樹脂封止型半導体装置の側面断面図
である。 図において、■はリードフレーム、Ｉａはリードフレー
ム枠、２はアイランド、３はインナーリード、５はアウ
ターリード、６は吊りリード、７はタイバー　８はアイ
ランドエツジ部、９は半導体素子、ｌＯは接着材、１１
はワイヤー　辻は封止樹脂、１３は外装メンキ、和は内
ｉｌＡ部分メッキである。 なお、図中同一符号は同−又は相当部分を示す。 代理人　　　大　　岩　　増　　誰 第３図

Claims (1)

    【特許請求の範囲】
  1. 　半導体素子をリードフレームのアイランド部に搭載し
    て樹脂封止成形されるものにおいて、前記アイランド部
    表面に施されるメッキ範囲をアイランドエッジ部より内
    側に限定したことを特徴とする樹脂封止型半導体装置。
JP63327122A 1988-12-23 1988-12-23 樹脂封止型半導体装置 Pending JPH02172265A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63327122A JPH02172265A (ja) 1988-12-23 1988-12-23 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63327122A JPH02172265A (ja) 1988-12-23 1988-12-23 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH02172265A true JPH02172265A (ja) 1990-07-03

Family

ID=18195553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63327122A Pending JPH02172265A (ja) 1988-12-23 1988-12-23 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH02172265A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100501879B1 (ko) * 2000-06-12 2005-07-18 앰코 테크놀로지 코리아 주식회사 반도체패키지용 섭스트레이트 및 그 제조 방법
CN108305863A (zh) * 2017-01-12 2018-07-20 友立股份有限公司 引线框架及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100501879B1 (ko) * 2000-06-12 2005-07-18 앰코 테크놀로지 코리아 주식회사 반도체패키지용 섭스트레이트 및 그 제조 방법
CN108305863A (zh) * 2017-01-12 2018-07-20 友立股份有限公司 引线框架及其制造方法
CN108305863B (zh) * 2017-01-12 2021-03-30 大口电材株式会社 引线框架及其制造方法

Similar Documents

Publication Publication Date Title
US20080036034A1 (en) Lead Frame with Included Passive Devices
JP2002198482A (ja) 半導体装置およびその製造方法
JPH02172265A (ja) 樹脂封止型半導体装置
JP2596542B2 (ja) リードフレームおよびそれを用いた半導体装置
JP2634341B2 (ja) 圧力センサ用リードフレームおよびその製造方法
JPS6124261A (ja) リ−ドフレ−ム
JPH01187841A (ja) 半導体装置
JPH03149865A (ja) リードフレーム
JPS6035552A (ja) 半導体装置
JPS6123348A (ja) 樹脂封止型半導体装置
JPH01296653A (ja) 樹脂封止形半導体装置
JPH0437050A (ja) 樹脂封止型半導体装置
JPS57143848A (en) Semiconductor device
JPH0362959A (ja) リードフレームの製造方法
JPH0689478B2 (ja) 樹脂封止半導体装置の製造方法
JPS63104457A (ja) リ−ドフレ−ム
JPS61218150A (ja) 半導体装置、それに用いるリ−ドフレ−ムおよびその製造方法
JPS63114242A (ja) 半導体装置
JPH09326461A (ja) 半導体装置
JP2743567B2 (ja) 樹脂封止型集積回路
JPH04171858A (ja) 半導体装置
KR100460072B1 (ko) 반도체패키지
JP2003086749A (ja) 半導体装置およびその製造方法ならびにリードフレーム
JPS62105457A (ja) 半導体装置
JPH03169057A (ja) 半導体装置