JPH09326461A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09326461A JPH09326461A JP8141281A JP14128196A JPH09326461A JP H09326461 A JPH09326461 A JP H09326461A JP 8141281 A JP8141281 A JP 8141281A JP 14128196 A JP14128196 A JP 14128196A JP H09326461 A JPH09326461 A JP H09326461A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- plating
- resin
- outer lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 樹脂モールド後にアウターリードにはんだめ
っきを行うに際し、電気めっき法ではアルカリや酸の影
響を受け、溶融めっき法ではフラックス処理後に高温の
熱履歴を受け、封止樹脂とリードの密着性が低下する。
このため、半導体装置内へ汚染物質が侵入し易くなり、
端子パッドにまで達して腐食を生じる。 【解決手段】 半導体チップ１４の端子パッド１５の形
成面が接着剤１６を介してインナーリード１０ａに貼着
され、このインナーリード１０ａと前記端子パッド１５
とをＡｕ線１７で接続した後、半導体チップ１４及びボ
ンディング部を樹脂モールド１８で封止したＬＯＣ構造
でＳＯＪ型の半導体装置にあって、アウターリード１０
ａの少なくとも樹脂モールド１８から露出する部分にＡ
ｇめっき２２を施し、完成はんだめっきを不要にする。
っきを行うに際し、電気めっき法ではアルカリや酸の影
響を受け、溶融めっき法ではフラックス処理後に高温の
熱履歴を受け、封止樹脂とリードの密着性が低下する。
このため、半導体装置内へ汚染物質が侵入し易くなり、
端子パッドにまで達して腐食を生じる。 【解決手段】 半導体チップ１４の端子パッド１５の形
成面が接着剤１６を介してインナーリード１０ａに貼着
され、このインナーリード１０ａと前記端子パッド１５
とをＡｕ線１７で接続した後、半導体チップ１４及びボ
ンディング部を樹脂モールド１８で封止したＬＯＣ構造
でＳＯＪ型の半導体装置にあって、アウターリード１０
ａの少なくとも樹脂モールド１８から露出する部分にＡ
ｇめっき２２を施し、完成はんだめっきを不要にする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置、特に、
ＬＯＣ（Lead On Chip) 型の大規模集積回路のパッケー
ジに用いて最適な半導体装置に関するものである。
ＬＯＣ（Lead On Chip) 型の大規模集積回路のパッケー
ジに用いて最適な半導体装置に関するものである。
【０００２】
【従来の技術】従来より用いられている半導体装置のパ
ッケージ構造として、例えば、アウターリードをＪ字形
に曲げ加工したＳＯＪ（Small Outline J-Bend）型、ア
ウターリードを階段形に曲げ加工したＳＯＰ（Small Ou
tline Package)型等がある。図３はＳＯＪ型の従来の半
導体装置を示す断面図である。
ッケージ構造として、例えば、アウターリードをＪ字形
に曲げ加工したＳＯＪ（Small Outline J-Bend）型、ア
ウターリードを階段形に曲げ加工したＳＯＰ（Small Ou
tline Package)型等がある。図３はＳＯＪ型の従来の半
導体装置を示す断面図である。
【０００３】リードフレームはチップ搭載部１と、リー
ド部２から成る。そして、リード部２は、チップ搭載部
１に一定間隔に対向配置されたインナーリード２ａと、
このインナーリード２ａの端部に形成され、最終的にＪ
字形に曲げ加工が施されるアウターリード２ｂとから成
る。更に、チップ搭載部１の片面にはＡｇペースト３が
塗布され、アウターリード２ｂの表面には、パッケージ
ング後にはんだめっき４が施されている。また、インナ
ーリード２ａのワイヤボンディング部にはリードフレー
ムの段階でＡｇめっき５が施されている。
ド部２から成る。そして、リード部２は、チップ搭載部
１に一定間隔に対向配置されたインナーリード２ａと、
このインナーリード２ａの端部に形成され、最終的にＪ
字形に曲げ加工が施されるアウターリード２ｂとから成
る。更に、チップ搭載部１の片面にはＡｇペースト３が
塗布され、アウターリード２ｂの表面には、パッケージ
ング後にはんだめっき４が施されている。また、インナ
ーリード２ａのワイヤボンディング部にはリードフレー
ムの段階でＡｇめっき５が施されている。
【０００４】半導体チップ６はＡｇペースト３の塗布面
に搭載され、その実装後に半導体チップ６上の端子パッ
ド７とインナーリード２ａがボンディングワイヤ８で接
続される。この場合、ボンディングワイヤ８のインナー
リード２ａ側は、Ａｇめっき５に対して行われる。この
後、ワイヤボンディング部及び半導体チップ６を覆うよ
うにして樹脂モールド９が設けられる。更に、アウター
リード２ｂを所定の長さに切断した後、Ｊ字形に曲げ加
工する。また、電気めっき法或いは溶融めっき法によ
り、はんだめっき４が所定の厚み（例えば、２μｍ）に
施される。
に搭載され、その実装後に半導体チップ６上の端子パッ
ド７とインナーリード２ａがボンディングワイヤ８で接
続される。この場合、ボンディングワイヤ８のインナー
リード２ａ側は、Ａｇめっき５に対して行われる。この
後、ワイヤボンディング部及び半導体チップ６を覆うよ
うにして樹脂モールド９が設けられる。更に、アウター
リード２ｂを所定の長さに切断した後、Ｊ字形に曲げ加
工する。また、電気めっき法或いは溶融めっき法によ
り、はんだめっき４が所定の厚み（例えば、２μｍ）に
施される。
【０００５】ところで、図３の様な構成の半導体装置
は、ワイヤボンディング部及び半導体チップ６が樹脂モ
ールド９で覆われているが、インナーリード２ａやＡｇ
めっき５と樹脂モールド９の間に腐食が生じると、この
腐食部分を介して環境中の汚染源（水分等）が侵入する
恐れがある。つまり、図３のような構成の半導体装置
は、インナーリード２ａのボンディング位置がパッケー
ジ表面に近い位置にあるため、腐食等が生じると、耐湿
性を悪化させやすい。この結果、半導体装置の寿命を短
くし、信頼性を低下させる。
は、ワイヤボンディング部及び半導体チップ６が樹脂モ
ールド９で覆われているが、インナーリード２ａやＡｇ
めっき５と樹脂モールド９の間に腐食が生じると、この
腐食部分を介して環境中の汚染源（水分等）が侵入する
恐れがある。つまり、図３のような構成の半導体装置
は、インナーリード２ａのボンディング位置がパッケー
ジ表面に近い位置にあるため、腐食等が生じると、耐湿
性を悪化させやすい。この結果、半導体装置の寿命を短
くし、信頼性を低下させる。
【０００６】そこで、図４に示すように、ＳＯＪ型に代
え、ボンディング位置とパッケージ表面との間の距離を
長くできるようにしたＬＯＣ型の半導体装置が提案され
ている。図４に示す半導体装置に用いられるリードフレ
ーム１０は、インナーリード１０ａとアウターリード１
０ｂから成る。このアウターリード１０ｂは、ボンディ
ング位置がパッケージの中央部になるようにするため
に、長くしている。そして、インナーリード１０ａの一
部をチップ搭載部として用い、リードフレームにはチッ
プ搭載部を設けていない。アウターリード１０ｂにはパ
ッケージング後にはんだめっき１１が施される。また、
インナーリード２ａのワイヤボンディング部にはリード
フレームの製造段階でＡｇめっき１２が施されている。
え、ボンディング位置とパッケージ表面との間の距離を
長くできるようにしたＬＯＣ型の半導体装置が提案され
ている。図４に示す半導体装置に用いられるリードフレ
ーム１０は、インナーリード１０ａとアウターリード１
０ｂから成る。このアウターリード１０ｂは、ボンディ
ング位置がパッケージの中央部になるようにするため
に、長くしている。そして、インナーリード１０ａの一
部をチップ搭載部として用い、リードフレームにはチッ
プ搭載部を設けていない。アウターリード１０ｂにはパ
ッケージング後にはんだめっき１１が施される。また、
インナーリード２ａのワイヤボンディング部にはリード
フレームの製造段階でＡｇめっき１２が施されている。
【０００７】なお、１３はインナーリード１０ａの列に
直交させてインナーリード１０ａの先端近傍に配置され
た共用インナーリードである。また、インナーリード１
０ａを長くしたのに伴って、搭載する半導体チップ１４
は、その中央部に端子パッド１５が設けられている（因
みに、図３では周辺部）。図４に示すように、半導体チ
ップ１４は、絶縁性接着剤１６を用いてインナーリード
１０ａの先端部に貼着して固定される。ついで、インナ
ーリード１０ａのＡｇめっき１２を設けた部分と端子パ
ッド１５とをＡｕ線１７（ボンディングワイヤ）で接続
する。この後、ワイヤボンディング部及び半導体チップ
１４を覆うようにして樹脂モールド１８が設けられる。
ついで、アウターリード１０ｂをＪ字形に曲げる加工が
施される。また、電気めっき法或いは溶融めっき法によ
り、はんだめっき１１がアウターリード１０ｂに施され
る。
直交させてインナーリード１０ａの先端近傍に配置され
た共用インナーリードである。また、インナーリード１
０ａを長くしたのに伴って、搭載する半導体チップ１４
は、その中央部に端子パッド１５が設けられている（因
みに、図３では周辺部）。図４に示すように、半導体チ
ップ１４は、絶縁性接着剤１６を用いてインナーリード
１０ａの先端部に貼着して固定される。ついで、インナ
ーリード１０ａのＡｇめっき１２を設けた部分と端子パ
ッド１５とをＡｕ線１７（ボンディングワイヤ）で接続
する。この後、ワイヤボンディング部及び半導体チップ
１４を覆うようにして樹脂モールド１８が設けられる。
ついで、アウターリード１０ｂをＪ字形に曲げる加工が
施される。また、電気めっき法或いは溶融めっき法によ
り、はんだめっき１１がアウターリード１０ｂに施され
る。
【０００８】このようなＬＯＣ構造により、インナーリ
ードの封止距離は、図３の構造に比べてはるかに長くな
り、信頼性を向上させることができる。また、図４のよ
うな構造では、インナーリードが半導体チップの横に並
ばないため、パッケージサイズを小さくでき、プリント
基板等に対する実装密度を高めることができる。なお、
アウターリード１０ｂ又はインナーリード１０ａにめっ
きを施した構成のリードフレームには、実開昭５９−１
８４４３号公報、特開平６−３０２７４０号公報があ
る。いずれも、ボンディングワイヤ又は外部基板等のパ
ッドとの接続性の向上を図るための技術として提案され
ている。
ードの封止距離は、図３の構造に比べてはるかに長くな
り、信頼性を向上させることができる。また、図４のよ
うな構造では、インナーリードが半導体チップの横に並
ばないため、パッケージサイズを小さくでき、プリント
基板等に対する実装密度を高めることができる。なお、
アウターリード１０ｂ又はインナーリード１０ａにめっ
きを施した構成のリードフレームには、実開昭５９−１
８４４３号公報、特開平６−３０２７４０号公報があ
る。いずれも、ボンディングワイヤ又は外部基板等のパ
ッドとの接続性の向上を図るための技術として提案され
ている。
【０００９】
【発明が解決しようとする課題】しかし、従来の半導体
装置によると、樹脂モールドを施して半導体装置を完成
させた後に電気めっき法や溶融めっき法により、はんだ
めっきをアウターリード１０ｂに施している。電気めっ
き法による場合は強力なアルカリや酸に侵され、また、
溶融めっき法による場合はフラックス処理後に３００℃
に近い温度の熱履歴を受ける。このため、封止樹脂とリ
ードの密着性が低下し、封止樹脂とリード間を通して半
導体装置に汚染物質が侵入し易くなり、端子パッドに達
する腐食が発生する。また、樹脂モールド後に電気めっ
きや溶融めっきを施すため、納期の遅延等を生じやす
い。
装置によると、樹脂モールドを施して半導体装置を完成
させた後に電気めっき法や溶融めっき法により、はんだ
めっきをアウターリード１０ｂに施している。電気めっ
き法による場合は強力なアルカリや酸に侵され、また、
溶融めっき法による場合はフラックス処理後に３００℃
に近い温度の熱履歴を受ける。このため、封止樹脂とリ
ードの密着性が低下し、封止樹脂とリード間を通して半
導体装置に汚染物質が侵入し易くなり、端子パッドに達
する腐食が発生する。また、樹脂モールド後に電気めっ
きや溶融めっきを施すため、納期の遅延等を生じやす
い。
【００１０】そこで本発明は、機械的、熱的信頼性に優
れた樹脂封止による半導体装置を提供することを目的と
している。
れた樹脂封止による半導体装置を提供することを目的と
している。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、半導体チップの端子パッドの形成面
が絶縁材を介してインナーリードに貼着され、前記イン
ナーリードと前記端子パッドとをボンディングワイヤで
接続した後、前記半導体チップ及びワイヤボンディング
部をモールド樹脂で封止して樹脂パッケージを形成した
ＬＯＣ構造でＳＯＪ型の半導体装置において、前記アウ
ターリードは、少なくとも前記樹脂パッケージから露出
する部分にＡｇめっきが施された構成にしている。
めに、この発明は、半導体チップの端子パッドの形成面
が絶縁材を介してインナーリードに貼着され、前記イン
ナーリードと前記端子パッドとをボンディングワイヤで
接続した後、前記半導体チップ及びワイヤボンディング
部をモールド樹脂で封止して樹脂パッケージを形成した
ＬＯＣ構造でＳＯＪ型の半導体装置において、前記アウ
ターリードは、少なくとも前記樹脂パッケージから露出
する部分にＡｇめっきが施された構成にしている。
【００１２】この構成によれば、リードフレームの段階
で少なくとも樹脂パッケージから露出する部分のアウタ
ーリードに対し、Ａｇめっきが施されているため、樹脂
モールドによる封止処理後にアウターリードに電気めっ
きや溶融めっきによるめっき処理（完成品はんだめっ
き）を施す必要がなくなる。したがって、接続性が安定
化し、半導体装置の信頼性を向上させることができる。
また、半導体装置の小型化を図ることもできる。
で少なくとも樹脂パッケージから露出する部分のアウタ
ーリードに対し、Ａｇめっきが施されているため、樹脂
モールドによる封止処理後にアウターリードに電気めっ
きや溶融めっきによるめっき処理（完成品はんだめっ
き）を施す必要がなくなる。したがって、接続性が安定
化し、半導体装置の信頼性を向上させることができる。
また、半導体装置の小型化を図ることもできる。
【００１３】前記アウターリードは、少なくとも前記樹
脂パッケージから露出する部分に対し、Ｎｉ又はＮｉ合
金による下地めっきを施すことができる。この構成によ
れば、下地として設けたＮｉ又はＮｉ合金は、リードの
銅合金素材の腐食を防止するように作用する。前記Ａｇ
めっきは、リードフレームの製造工程で設けることがで
きる。
脂パッケージから露出する部分に対し、Ｎｉ又はＮｉ合
金による下地めっきを施すことができる。この構成によ
れば、下地として設けたＮｉ又はＮｉ合金は、リードの
銅合金素材の腐食を防止するように作用する。前記Ａｇ
めっきは、リードフレームの製造工程で設けることがで
きる。
【００１４】この構成によれば、リードフレームの段階
でアウターリードの必要部分にＡｇめっきが施され、完
成品はんだめっきが不要になる。したがって、製造工程
が簡略化され、製造納期等の遅延を防止することができ
る。前記アウターリードは、折り曲げ加工後に接着剤を
介して前記樹脂パッケージの底面に貼着固定することが
できる。
でアウターリードの必要部分にＡｇめっきが施され、完
成品はんだめっきが不要になる。したがって、製造工程
が簡略化され、製造納期等の遅延を防止することができ
る。前記アウターリードは、折り曲げ加工後に接着剤を
介して前記樹脂パッケージの底面に貼着固定することが
できる。
【００１５】この構成によれば、アウターリードを樹脂
パッケージの底面に固定することができ、搬送等に際し
てアウターリードの変形や短絡を防止し、製品の品位を
保つことができる。
パッケージの底面に固定することができ、搬送等に際し
てアウターリードの変形や短絡を防止し、製品の品位を
保つことができる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を基に説明する。図１は本発明による半導体装置
の一実施の形態を示す断面図である。また、図２は図１
の半導体装置に用いられるリードフレームを示す斜視図
である。ここでは、半導体装置としてＤＲＡＭを想定し
ている。なお、以下においては、図４に用いたと同一で
あるものには同一引用数字を用いている。
て図面を基に説明する。図１は本発明による半導体装置
の一実施の形態を示す断面図である。また、図２は図１
の半導体装置に用いられるリードフレームを示す斜視図
である。ここでは、半導体装置としてＤＲＡＭを想定し
ている。なお、以下においては、図４に用いたと同一で
あるものには同一引用数字を用いている。
【００１７】図１の半導体装置に用いられるリードフレ
ームは、その材料に４２％Ｎｉ−Ｆｅ合金、銅系合金等
を用いて打ち抜き加工等により製作される。このリード
フレームは、図３に示したように、先端部にＡｇめっき
１２が設けられたインナーリード１０ａ、アウターリー
ド１０ｂ、共用インナーリード１３を備えている。この
ほか、アウターリード１０ｂの両側に形成された外枠部
１９、この外枠部１９内に所定間隔で設けられた位置決
めホール２０、アウターリード１０ｂの先端部の相互間
を連結するダムバー２１、アウターリード１０ｂの先端
部の所定区間に施されるアウターリード用Ａｇめっき２
２の各々を備えている。
ームは、その材料に４２％Ｎｉ−Ｆｅ合金、銅系合金等
を用いて打ち抜き加工等により製作される。このリード
フレームは、図３に示したように、先端部にＡｇめっき
１２が設けられたインナーリード１０ａ、アウターリー
ド１０ｂ、共用インナーリード１３を備えている。この
ほか、アウターリード１０ｂの両側に形成された外枠部
１９、この外枠部１９内に所定間隔で設けられた位置決
めホール２０、アウターリード１０ｂの先端部の相互間
を連結するダムバー２１、アウターリード１０ｂの先端
部の所定区間に施されるアウターリード用Ａｇめっき２
２の各々を備えている。
【００１８】このアウターリードＡｇめっき２２は、Ａ
ｇめっき１２と同時に設けられる。Ａｇめっき２２を設
けるに際しては、図１に示すように、事前にＮｉめっき
２３を下地めっき（リードの銅合金素材が露出により腐
食するのを防止するために設けるもので、アウターリー
ドの全長または必要な部分のみに設ける）として施して
おき、このＮｉめっき２３の表面にＡｇめっき２２を形
成する。なお、アウターリードＡｇめっき２２の形成を
アウターリード１０ｂの先端部に限定しているのは、ア
ウターリード１０ｂの全面に設けるとマイグレーション
性の不安による。また、Ｎｉめっき２３を選んだ理由
は、Ａｇめっき２２と同一色であることによる。
ｇめっき１２と同時に設けられる。Ａｇめっき２２を設
けるに際しては、図１に示すように、事前にＮｉめっき
２３を下地めっき（リードの銅合金素材が露出により腐
食するのを防止するために設けるもので、アウターリー
ドの全長または必要な部分のみに設ける）として施して
おき、このＮｉめっき２３の表面にＡｇめっき２２を形
成する。なお、アウターリードＡｇめっき２２の形成を
アウターリード１０ｂの先端部に限定しているのは、ア
ウターリード１０ｂの全面に設けるとマイグレーション
性の不安による。また、Ｎｉめっき２３を選んだ理由
は、Ａｇめっき２２と同一色であることによる。
【００１９】図１に示すように、半導体チップ１４は、
絶縁性接着剤１６（絶縁性の接着剤フィルム、絶縁性の
接着剤インク等）を用いてインナーリード１０ａの先端
部に貼着して固定される。ついで、インナーリード１０
ａのＡｇめっき１２を設けた部分と端子パッド１５とを
Ａｕ線１７（ボンディングワイヤ）で接続する。この
後、ワイヤボンディング部及び半導体チップ１４を覆う
ようにして樹脂モールド１８で所定の形状に成形され
る。ついで、ダムバー２１が切断・除去され、アウター
リード１０ｂの先端の不要な部分が切断・除去される。
更に、アウターリード１０ｂが図１のように、Ｊ字形に
曲げ加工される。以上により半導体装置が完成する。
絶縁性接着剤１６（絶縁性の接着剤フィルム、絶縁性の
接着剤インク等）を用いてインナーリード１０ａの先端
部に貼着して固定される。ついで、インナーリード１０
ａのＡｇめっき１２を設けた部分と端子パッド１５とを
Ａｕ線１７（ボンディングワイヤ）で接続する。この
後、ワイヤボンディング部及び半導体チップ１４を覆う
ようにして樹脂モールド１８で所定の形状に成形され
る。ついで、ダムバー２１が切断・除去され、アウター
リード１０ｂの先端の不要な部分が切断・除去される。
更に、アウターリード１０ｂが図１のように、Ｊ字形に
曲げ加工される。以上により半導体装置が完成する。
【００２０】なお、図１においては、Ｎｉめっき２３を
樹脂モールド１８から露出した部分にのみ設けている
が、樹脂モールド１８内の部分を含む全体に設けること
もできる。また、Ｎｉめっき２３に代えてＮｉ合金めっ
き（Ｎｉ−Ｃｏ、Ｎｉ−Ｓｎ、Ｎｉ−Ｆｅ等の２成分
系、或いは、これらを基準にした３成分）を用いること
もできる。
樹脂モールド１８から露出した部分にのみ設けている
が、樹脂モールド１８内の部分を含む全体に設けること
もできる。また、Ｎｉめっき２３に代えてＮｉ合金めっ
き（Ｎｉ−Ｃｏ、Ｎｉ−Ｓｎ、Ｎｉ−Ｆｅ等の２成分
系、或いは、これらを基準にした３成分）を用いること
もできる。
【００２１】更に、アウターリード１０ｂは、その折り
曲げ加工後に接着剤を介して前記樹脂パッケージの底面
に貼着固定することができる。これにより、アウターリ
ードを樹脂パッケージの底面に固定することができ、搬
送等に際してアウターリードの変形や短絡を防止し、製
品の品位を保つことができる。
曲げ加工後に接着剤を介して前記樹脂パッケージの底面
に貼着固定することができる。これにより、アウターリ
ードを樹脂パッケージの底面に固定することができ、搬
送等に際してアウターリードの変形や短絡を防止し、製
品の品位を保つことができる。
【００２２】
【発明の効果】以上説明した通り、本発明は、アウター
リードの少なくとも前記樹脂パッケージから露出する部
分にＡｇめっきを施したので、従来のような完成品はん
だめっきが不要になり、接続性の安定化、半導体装置の
信頼性の向上が可能になる。また、半導体装置の小型化
を図ることもできる。
リードの少なくとも前記樹脂パッケージから露出する部
分にＡｇめっきを施したので、従来のような完成品はん
だめっきが不要になり、接続性の安定化、半導体装置の
信頼性の向上が可能になる。また、半導体装置の小型化
を図ることもできる。
【図面の簡単な説明】
【図１】本発明による半導体装置の一実施の形態を示す
断面図である。
断面図である。
【図２】図１の半導体装置に用いられるリードフレーム
を示す斜視図である。
を示す斜視図である。
【図３】ＳＯＪ型の従来の半導体装置を示す断面図であ
る。
る。
【図４】ＬＯＣ型の半導体装置の従来構成を示す断面図
である。
である。
１０ リードフレーム １０ａ インナーリード １０ｂ アウターリード １２ Ａｇめっき １４ 半導体チップ １５ 端子パッド １６ 接着剤 １７ Ａｕ線 １８ 樹脂モールド ２２ Ａｇめっき ２３ Ｎｉめっき
フロントページの続き (72)発明者 村上 元 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内
Claims (4)
- 【請求項１】 半導体チップの端子パッドの形成面が絶
縁材を介してインナーリードに貼着され、前記インナー
リードと前記端子パッドとをボンディングワイヤで接続
した後、前記半導体チップ及びワイヤボンディング部を
モールド樹脂で封止して樹脂パッケージを形成したＬＯ
Ｃ構造でＳＯＪ型の半導体装置において、 前記アウターリードは、少なくとも前記樹脂パッケージ
から露出する部分にＡｇめっきが施されていることを特
徴とする半導体装置。 - 【請求項２】 前記アウターリードは、少なくとも前記
樹脂パッケージから露出する部分に対し、Ｎｉ又はＮｉ
合金による下地めっきが施されていることを特徴とする
請求項１記載の半導体装置。 - 【請求項３】 前記Ａｇめっきは、リードフレームの製
造工程で設けることを特徴とする請求項１又は２記載の
半導体装置。 - 【請求項４】 前記アウターリードは、折り曲げ加工後
に接着剤を介して前記樹脂パッケージの底面に貼着固定
することを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8141281A JPH09326461A (ja) | 1996-06-04 | 1996-06-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8141281A JPH09326461A (ja) | 1996-06-04 | 1996-06-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09326461A true JPH09326461A (ja) | 1997-12-16 |
Family
ID=15288251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8141281A Pending JPH09326461A (ja) | 1996-06-04 | 1996-06-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09326461A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000035276A (ko) * | 1998-11-06 | 2000-06-26 | 가네코 히사시 | 비지에이형 반도체 디바이스 패키지 및 그 제조방법 |
-
1996
- 1996-06-04 JP JP8141281A patent/JPH09326461A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000035276A (ko) * | 1998-11-06 | 2000-06-26 | 가네코 히사시 | 비지에이형 반도체 디바이스 패키지 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2552822B2 (ja) | 半導体パッケージおよびその製造方法 | |
| US6194777B1 (en) | Leadframes with selective palladium plating | |
| US7368328B2 (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
| JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
| KR101026586B1 (ko) | 반도체 장치의 개선된 습기 신뢰성 및 개선된 납땜가능성을 위한 리드프레임을 포함하는 반도체 장치 및 그제조 방법 | |
| JPH11340409A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| KR20080034081A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20000062950A (ko) | 금으로 점도금된 반도체 소자용 리드프레임 및 그 제조 방법 | |
| KR100366111B1 (ko) | 수지봉합형 반도체장치의 구조 | |
| JPS59161850A (ja) | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH01196153A (ja) | 樹脂封止半導体装置 | |
| JPH09326461A (ja) | 半導体装置 | |
| JP2596542B2 (ja) | リードフレームおよびそれを用いた半導体装置 | |
| JP2004281510A (ja) | 樹脂封止型電子装置 | |
| US11728179B2 (en) | Surface mount semiconductor device and method of manufacture | |
| JP2634341B2 (ja) | 圧力センサ用リードフレームおよびその製造方法 | |
| JP2005135938A (ja) | 半導体装置およびその製造方法 | |
| JPH09275177A (ja) | 半導体装置 | |
| JPH02172265A (ja) | 樹脂封止型半導体装置 | |
| JPH05211261A (ja) | 半導体装置 | |
| JP2006032635A (ja) | 半導体装置 | |
| JP2002026168A (ja) | 半導体装置およびその製造方法 | |
| JPH0689478B2 (ja) | 樹脂封止半導体装置の製造方法 | |
| JP2000091493A (ja) | 表面実装型半導体装置 |