JP2008205329A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008205329A
JP2008205329A JP2007041663A JP2007041663A JP2008205329A JP 2008205329 A JP2008205329 A JP 2008205329A JP 2007041663 A JP2007041663 A JP 2007041663A JP 2007041663 A JP2007041663 A JP 2007041663A JP 2008205329 A JP2008205329 A JP 2008205329A
Authority
JP
Japan
Prior art keywords
lead frame
sealing member
semiconductor device
resin
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007041663A
Other languages
English (en)
Inventor
Osamu Taruki
統 多留木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2007041663A priority Critical patent/JP2008205329A/ja
Publication of JP2008205329A publication Critical patent/JP2008205329A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】封止樹脂のサイズにかかわらず、樹脂の這い上がり、毛管現象による極薄膜の形成を確実に防止し、実装時における、半導体装置の電気的接合及び機械的接合の不具合を回避することが可能な半導体装置を提供することを目的とする。
【解決手段】半導体素子と、半導体素子と電気的に接続され、封止部材から一端が突出するリードフレームとを有し、該リードフレームは、前記封止部材から突出した部分の少なくとも一主面において、全幅にわたるV字溝が、前記リードフレームの突出方向に複数本形成されている半導体装置。
【選択図】図1

Description

本発明は、半導体装置に関し、より詳細には、封止部材からリードフレームが突出する形状の半導体装置に関する。
半導体素子を発光源とする樹脂によって封止された半導体装置は、通常、一対のリードフレームと、この一対のリードフレームの一方に設けられた半導体素子搭載部上に接合される半導体素子と、これらを封止する樹脂材料から構成されている。
このような発光装置においては、従来から、樹脂材料のリードフレームへの這い上がりが問題となっている。
一般に、リードフレームは、実装によって発光装置と外部との接続を行うために、その一部が樹脂材料から突出している。
しかし、樹脂がリードフレームに(例えば、リードフレームに沿った這い上がり、バリ等、以下「薄延部」と記す)沿って這い上がると、突出した一部が樹脂材料で被覆されることになり、実装時に、半田がつかず、電気的接合及び機械的接合に関して不良となることがある。
このような這い上がりを防止するなどのため、リードフレームの封止樹脂近傍の表裏面に溝を設けること、リードフレームの側面に、粗面処理、段違いザグリなどの左右非対称の加工を施すことが提案されている(例えば、特許文献1及び2)。
実開昭63−164242号公報 特開2006−165410号公報
しかし、これらの加工を施されたリードフレームは、封止樹脂のサイズの変更に対応できないという問題があった。すなわち、封止樹脂がリードフレーム設計の際に想定されたサイズよりも大きい場合、封止樹脂中に加工された部分が埋没し、また想定よりも小さい場合には、封止樹脂の端部から加工された部分までの距離が大きくなり、ともに這い上がり制御の効果が十分に得られない。
本発明はこのような課題に鑑みなされたものであり、封止樹脂のサイズにかかわらず、樹脂の這い上がりを適切に防止することができる半導体装置を提供することを目的とする。
本発明の発明者は、特許文献1及び2に記載された溝及び段違いザグリ等が形成されても、封止樹脂のサイズ変更がなされた場合に、あるいは、たとえ、封止樹脂の端部近傍の適所に溝及びザグリ等が配置された場合においても、電気的な接合不良等が発生し得ることから、その原因について鋭意研究を行った結果、余剰の樹脂は溝及び段違いザグリ等によって保持することができるが、依然として、樹脂のリードフレーム壁に沿った毛管現象様の作用により、樹脂による極薄い被覆膜がリードフレームの先端方向に広がっていることを見出し、本発明の完成に至った。
すなわち、本発明の半導体装置は、半導体素子と、半導体素子と電気的に接続され、封止部材から一端が突出するリードフレームとを有し、該リードフレームは、前記封止部材から突出した部分の少なくとも一主面において、全幅にわたるV字溝が、前記リードフレームの突出方向に複数本形成されていることを特徴とする。
この半導体装置においては、封止部材が、該封止部材と連続してリードフレームに沿って延びる薄延部を有し、該薄延部が、少なくとも1つのV字溝と離間してなることが好ましい。
また、V字溝は、リードフレームの表裏二主面に形成されてなるか、表裏二主面方向からのプレス成形により形成されたものであるか、表裏二主面において同じ位置に配置されていることが好ましい。
本発明の半導体装置は、封止樹脂のサイズにかかわらず、樹脂の這い上がり、毛管現象による極薄膜の形成を確実に防止することができ、実装時における、半導体装置の電気的接合及び機械的接合の不具合を回避することが可能な半導体装置を提供することができる。
本発明の半導体装置は、例えば、図1に示したように、主として、半導体素子11と、リードフレーム12と、封止部材13とを備えて構成される。
(リードフレーム)
リードフレームは、半導体素子と電気的に接続するための電極であり、実質的に板状であればよく、波形板状、凹凸を有する板状であってもよい。例えば、200W/(m・K)程度以上の熱伝導率を有しているもの、比較的大きい機械的強度を有するもの、あるいは打ち抜きプレス加工又はエッチング加工等が容易な材料が好ましい。具体的には、銅、アルミニウム、金、銀、タングステン、鉄、ニッケル等の金属又は鉄−ニッケル合金、燐青銅等の合金等が挙げられる。その大きさ、厚み、形状等は、得ようとする半導体装置の大きさ、形状等を考慮して適宜調整することができる。
リードフレームは、封止部材内部に配置された半導体素子を搭載する領域と、封止部材の一面又は一方から突出した外部接続用の端子となる領域とを有している。端子の大きさ及び形状は、それぞれ特に限定されず、例えば、後述する封止部材外におよぶ限り、半導体装置に搭載される半導体素子の放熱性及び半導体装置の実装態様(配置空間、配置位置など)を考慮して適宜設定することができる。なお、端子は、実装態様に応じて、他の電子機器との位置関係などを考慮して、適宜屈曲、変形させることができる。
リードフレームの封止部材から突出した端子には、少なくとも一主面において(好ましくは、表裏二主面)、全幅にわたるV字溝(図1中、12a参照)が、端子が延長する方向に複数、好ましくは互いに平行に、形成されている。ここで、封止部材とは、後述するように、通常所定の形状で成形し、その成形された形状のものを意味するが、封止方法、材料等によって、意図しない部分に連続的に封止材料が付加されることがある(例えば、リードフレームに沿った這い上がり、バリ等、以下「薄延部」と記すことがある)。しかし、上述した「リードフレームの封止部材から突出した端子」における封止部材は、そのような意図しない部分が存在しない形状、つまり、封止に寄与する部分の部材のみを指す。
V字溝が複数本形成されることにより、封止部材の種々の大きさに対応することが可能となる。また、平行に形成されることにより、毛管現象様作用を封止部材に対して均一に阻止することができる。主面とは、リードを形成するその他の面と比べて幅の広い面を指す。V字溝とすることにより、リードフレーム本来の強度を低下させずに、樹脂を保持する空間を確保することができる。また、V字溝とすることにより、プレスという簡便な製造工程によって形成することができる。さらに、全幅にわたる溝を形成することにより、後述する封止部材を構成する樹脂の種類、粘度、封止部材の形成方法にかかわらず、リードフレームの面に沿った毛管現象様の作用がすり抜け得る平坦な面をなくすことができるため、より有効にこの毛管現象様作用を阻止することが可能となる。なお、封止部材内のリードフレームにおいても、全幅にわたるV字溝が形成されていてもよい。
V字溝の形成位置は、封止部材外に存在すれば特に限定されないが、樹脂が這い上がり、被覆されるリードフレームの距離を短くするため、封止部材端部の近傍に位置していることが好ましい。ここで、封止部材端部とは、薄延部がない場合には、意図した形状の封止部材の端部を意味し、薄延部がある場合には、その薄延部の端部を意味する。封止部材端部の近傍とは、半導体装置の大きさにもよるが、例えば、封止部材端部から、1.5mm程度以内、好ましくは1.0mm程度以内が挙げられる。これにより、余剰の樹脂を、溝において確実に保持することができるとともに、樹脂のリードフレーム壁に沿った毛管現象様の作用をもこの溝で食い止め、樹脂による極薄い被覆膜がリードフレームの先端方向に広がることを防止することができる。あるいは、別の観点から、半導体装置のリードに形成される突部(ストッパー、図1(a)、(b)参照)よりも、封止部材に近い側に位置することが適している。なお、上述したように、封止部材に薄延部がある場合には、少なくとも1つのV字溝が、薄延部と離間するように配置されていることが好ましい。
V字溝の大きさ及び深さは特に限定されないが、通常の半導体装置の組立て及び実装において負荷される圧力及び衝撃に対して機械的強度を確保することができ、かつ、封止部材の成形の際の樹脂の這い上がりの阻止を確保することができる大きさ及び深さであることが好ましい。例えば、V字溝の最も広い部分(表面)の長さ距離(V字溝の幅)は0.06mm程度以下、深さは0.03mm程度以下、表裏二面の溝の深さの合計が、リードフレームの厚みの一割以下程度が適当である。
V字溝の数は、多いほど、多様な封止部材のサイズに対応することが可能となるため、例えば、3つ、4つ、5つ程度が適している。
V字溝の製造方法は特に限定されるものではなく、エッチング、研磨、プレスなど、当該分野で公知の方法を利用することができる。なかでも、簡便に形成することができることから、プレス成形が好ましい。
なお、リードフレームは、半導体装置に搭載される半導体素子の数等によって増減することができ、少なくとも正負一対の2本、またはそれ以上備えることができる。
(半導体素子)
本発明で用いられる半導体素子は、半導体によって構成される素子であれば特に限定されることなく、例えば、各種トランジスタ、スイッチングダイオード、ツェナーダイオード、可変容量ダイオード、半導体発光素子などが挙げられる。
例えば、いわゆる発光ダイオードと呼ばれる発光素子では、基板上に、InN、AlN、GaN、InGaN、AlGaN、InGaAlN等の窒化物半導体、III-V族化合物半導体、II-VI族化合物半導体等、種々の半導体によって、活性層を含む積層構造が形成されたものが挙げられる。半導体の構造としては、MIS接合、PIN接合、PN接合などのホモ構造、ヘテロ結合あるいはダブルヘテロ結合のものが挙げられる。また、半導体活性層を量子効果が生ずる薄膜に形成させた単一量子井戸構造、多重量子井戸構造としてもよい。活性層には、Si、Ge等のドナー不純物及び/又はZn、Mg等のアクセプター不純物がドープされる場合もある。得られる半導体素子の発光波長は、半導体の材料、混晶比、活性層のInGaNのIn含有量、活性層にドープする不純物の種類を変化させるなどによって、紫外領域から赤外領域まで変化させることができる。
なお、半導体素子は、後述するリードフレームに搭載され、そのために、接合部材が用いられる。例えば、サファイア基板上に窒化物半導体を成長させて形成された半導体発光素子の場合には、エポキシ樹脂、シリコーン樹脂等を用いることができる。また、半導体素子からの光や熱による劣化を考慮して、半導体素子裏面にAlメッキをしてもよいし、樹脂を使用せず、Au−Sn共晶などの半田、低融点金属等のろう材を用いてもよい。さらに、GaAs、SiCなどの半導体基板上に形成された半導体素子のように、両面に電極が形成された半導体素子の場合には、銀、金、パラジウムなどの導電性ペースト等によってダイボンディングしてもよい。
本発明の半導体装置では、半導体素子は、1つのみならず、複数個搭載されていてもよい。特に半導体素子が発光素子の場合には、同じ発光色の光を発する半導体素子を複数個組み合わせてもよいが、例えば、RGBに対応するように、発光色の異なる発光素子を複数個組み合わせることもできる。
なお、本発明の半導体装置は、さらに、保護素子を搭載していてもよい。保護素子を備えることにより、大電流の印加等による半導体素子の破壊を効果的に防止することができる。搭載される保護素子は、1つでもよいし、2つ以上の複数個でもよい。ここで、保護素子は、特に限定されるものではなく、発光装置に搭載される公知のもののいずれでもよい。具体的には、過熱、過電圧、過電流、保護回路、静電保護素子等が挙げられる。
(封止部材)
封止部材は、少なくともリードフレームを固定する成形樹脂からなるものであればよく、また、半導体素子、リードフレーム及びワイヤ等を一体的に又は塊状に固定又は被覆する封止樹脂からなるものであってもよいし、双方が組み合わせられたものであってもよい。あるいは、ハウジングとして、半導体素子、リードフレーム、ワイヤ等を被覆する部材を意味する。いずれの場合においても、半導体素子等に対して、絶縁性を確保することができるものであれば、どのような材料を用いてもよい。例えば、熱可塑性樹脂、熱硬化性樹脂等、具体的には、ポリフタルアミド(PPA)、ポリカーボネート樹脂、ポリフェニレンサルファイド(PPS)、液晶ポリマー(LCP)、ABS樹脂、エポキシ樹脂、フェノール樹脂、アクリル樹脂、PBT樹脂等の樹脂、セラミック、硝子等が挙げられる。これらの材料には、着色剤として、種々の染料又は顔料等を混合して用いてもよい。例えば、Cr、MnO、Fe、カーボンブラック等が挙げられる。
特に、半導体素子が発光素子である場合には、部分的に又は全体的に、透光性を有する部材を用いることが好ましい。ここで透光性とは、発光素子から出射された光を70%程度以上、80%程度以上、90%程度以上、95%程度以上透過させる性質を意味する。透光性の樹脂には、蛍光物質を含有させてもよい。蛍光物質は、半導体素子からの光を変換させるものであり、半導体素子から封止部材の外部へ出射される光の波長を変換することができる。半導体素子からの光がエネルギーの高い短波長の可視光の場合、有機蛍光体であるペリレン系誘導体、ZnCdS:Cu、YAG:Ce、Eu及び/又はCrで賦活された窒素含有CaO−Al−SiOなどの無機蛍光体など、種々好適に用いられる。例えば、白色光を得る場合、特にYAG:Ce蛍光体を利用すると、その含有量によって青色半導体素子からの光と、その光を一部吸収して補色となる黄色系が発光可能となり白色系が比較的簡単に信頼性良く形成できる。同様に、Eu及び/又はCrで賦活された窒素含有CaO−Al−SiO蛍光体を利用した場合は、その含有量によって青色半導体素子からの光と、その光を一部吸収して補色となる赤色系が発光可能であり白色系が比較的簡単に信頼性よく形成できる。
封止部材による成形体の形状は、特に限定されるものではなく、円柱、楕円柱、球、卵形、三角柱、四角柱、多角柱又はこれらに近似する形状等どのような形状でもよい。四角形又はこれに近い平面形状を有するもの、なかでも、直方体又はこれに近い形状、特に薄板状に形成したものは、回路基板へ実装した際に生じるデッドスペースを最小限にすることができる。なお、上述したように、本発明の封止部材は、図1(b)に示したように、意図せずに、封止部材と連続してリードフレームに沿って延びる薄延部13aを有していることがある。
以下に、本発明の半導体装置の実施例を図面に基づいて詳細に説明する。
実施例1
図1(a)に示すように、この実施例の半導体装置10は、半導体素子11が載置され、半導体素子11の一方の電極と電気的に接続されたリードフレーム12と、半導体素子11の他方の電極がワイヤにて電気的に接続されたリードフレーム12と、これらを一体的に固定する封止部材13とを備えて構成される。
この実施例の半導体素子11は発光素子であり、リードフレーム12は、鉄入り銅の合金からなり、半導体素子からの光を効率よく取り出すために反射メッキが施されている板状体(例えば、厚み、0.5mm程度)である。リードフレーム11は半導体素子11を搭載する領域を有し、そこから一方向に延長し、封止部材13から突出して外部端子を構成している。
リードフレーム12の外部端子方向に延長した部分には、封止部材13内から封止部材13の外側にかけて、4つのV字溝12aが形成されており、その1つは封止部材13内に埋設され、他の3つは封止部材13外に配置している。このV字溝12aは、リードフレーム12の全幅(例えば、0.5mm程度)にわたって形成されており、その大きさは、リードフレーム12表面で溝幅が0.06mm程度、深さが0.03mm程度である。また、V字溝12a間の間隔は、0.5mm程度に設定されている。なお、このV字溝12aは、リードフレーム12の表裏面双方に形成されている。
封止部材13は、透光性のエポキシ樹脂により形成されている。封止部材13は、レンズ部を形成するための成形型に、未硬化のエポキシ樹脂と半導体素子が実装されたリードフレームの先端を挿入し、その後、成形型ごと高温炉等に入れてエポキシ樹脂を硬化させ、リードフレームと一体に形成されたレンズ部を離型することにより、形成することができる。
この半導体装置は、V字溝が、封止部材の外側に複数個形成されているために、例えば、図1(b)に示すように、封止部材13において、リードに沿った薄延部13aが意図せずに形成されるような場合であっても、このような、封止部材を構成する樹脂のリードフレーム先端方向への這い上がりを有効に防止することができるとともに、さらに、リードフレーム壁の毛管現象様作用を有効に防止して、樹脂の薄延部13aが外部端子の先端にまで広がることを阻止することができた。つまり、封止部材を構成する樹脂は、封止部材端部に近い位置のV字溝で樹脂の薄延部13aの広がりを確実に阻止していることが確認された。これにより、回路基板の配線ホールに、リードフレームの外部端子を挿入して、例えば半田を用いて固定することにより、電気的な接続を行うことができる。
実施例2
この実施例の半導体装置20は、図2に示すように、半導体素子21が搭載されるリードフレーム22が封止部材23によって固定され、電気的な接続用のリードフレーム22の端部が、封止部材23の底面から突出しており、その突出したリードフレーム22の主表裏面に、V字溝22aが1つの端子について3つずつ形成されている。また、リードフレーム22には、実装基板に搭載した際に、外部端子の実装基板への挿入長さを規定するための突部22bが形成されており、この突部22bの上側に、V字溝22aが配置している。
このような半導体装置においては、突部上にV字溝を配置することにより、外部端子の実装基板への電気的な接続部分への樹脂の極薄膜への広がりを確実に防止することができ、実質的に、実施例1と同様の効果が得られる。
本発明の半導体装置は、半導体素子が樹脂によって成形又は封止されたものの全てにおいて利用することができる。
本発明の半導体装置を説明するための要部の概略平面図である。 本発明の別の半導体装置を説明するための要部の概略平面図である。
符号の説明
10、20 半導体装置
11、21 半導体装置、
12、22 リードフレーム
12a、22a V字溝
22b 突部
13、23 封止部材
13a 薄延部
14、24 ワイヤ

Claims (5)

  1. 半導体素子と、
    半導体素子と電気的に接続され、封止部材から一端が突出するリードフレームとを有し、
    該リードフレームは、前記封止部材から突出した部分の少なくとも一主面において、全幅にわたるV字溝が、前記リードフレームの突出方向に複数本形成されていることを特徴とする半導体装置。
  2. 封止部材が、該封止部材と連続してリードフレームに沿って延びる薄延部を有し、該薄延部が、少なくとも1つのV字溝と離間してなる請求項1に記載の半導体装置。
  3. V字溝は、リードフレームの表裏二主面に形成されてなる請求項1又は2に記載の半導体装置。
  4. V字溝は、表裏二主面方向からのプレス成形により形成されたものである請求項3に記載の半導体装置。
  5. V字溝は、表裏二主面において同じ位置に配置されている請求項1〜4のいずれか1つに記載の半導体装置。
JP2007041663A 2007-02-22 2007-02-22 半導体装置 Pending JP2008205329A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007041663A JP2008205329A (ja) 2007-02-22 2007-02-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007041663A JP2008205329A (ja) 2007-02-22 2007-02-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2008205329A true JP2008205329A (ja) 2008-09-04

Family

ID=39782478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007041663A Pending JP2008205329A (ja) 2007-02-22 2007-02-22 半導体装置

Country Status (1)

Country Link
JP (1) JP2008205329A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156294A (ja) * 2011-01-26 2012-08-16 Nichia Chem Ind Ltd 半導体装置
JP2020178060A (ja) * 2019-04-19 2020-10-29 株式会社三社電機製作所 半導体モジュール用外部端子

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50157156A (ja) * 1974-06-12 1975-12-18
JPS61218150A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 半導体装置、それに用いるリ−ドフレ−ムおよびその製造方法
JPS63164242A (ja) * 1986-12-26 1988-07-07 Fujitsu Ltd 半導体装置とその製造方法
JPS648745A (en) * 1987-07-01 1989-01-12 Canon Kk Communication medium supervising system
JPH01123447A (ja) * 1987-11-07 1989-05-16 Sanken Electric Co Ltd 樹脂封止型電子部品の製造方法
JP2000294711A (ja) * 1999-04-06 2000-10-20 Sony Corp リードフレーム
JP2002305279A (ja) * 2001-04-06 2002-10-18 Sharp Corp 半導体装置
JP2005197507A (ja) * 2004-01-08 2005-07-21 Denso Corp 電子装置
JP2005327868A (ja) * 2004-05-13 2005-11-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50157156A (ja) * 1974-06-12 1975-12-18
JPS61218150A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 半導体装置、それに用いるリ−ドフレ−ムおよびその製造方法
JPS63164242A (ja) * 1986-12-26 1988-07-07 Fujitsu Ltd 半導体装置とその製造方法
JPS648745A (en) * 1987-07-01 1989-01-12 Canon Kk Communication medium supervising system
JPH01123447A (ja) * 1987-11-07 1989-05-16 Sanken Electric Co Ltd 樹脂封止型電子部品の製造方法
JP2000294711A (ja) * 1999-04-06 2000-10-20 Sony Corp リードフレーム
JP2002305279A (ja) * 2001-04-06 2002-10-18 Sharp Corp 半導体装置
JP2005197507A (ja) * 2004-01-08 2005-07-21 Denso Corp 電子装置
JP2005327868A (ja) * 2004-05-13 2005-11-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156294A (ja) * 2011-01-26 2012-08-16 Nichia Chem Ind Ltd 半導体装置
JP2020178060A (ja) * 2019-04-19 2020-10-29 株式会社三社電機製作所 半導体モジュール用外部端子
JP7244339B2 (ja) 2019-04-19 2023-03-22 株式会社三社電機製作所 半導体モジュール用外部端子
US11791244B2 (en) 2019-04-19 2023-10-17 Sansha Electric Manufacturing Co., Ltd. Semiconductor-module external terminal

Similar Documents

Publication Publication Date Title
JP4952215B2 (ja) 発光装置
JP5374876B2 (ja) 発光装置
US9281460B2 (en) Light emitting device package and light emitting device having lead-frames
JP2008098218A (ja) 半導体発光装置及び半導体発光装置の製造方法
JP2008060344A (ja) 半導体発光装置
JP2003168829A (ja) 発光装置
JP2006237190A (ja) 半導体発光装置
US8030835B2 (en) Light emitting device
JP2008147611A (ja) 発光装置
JP2009065002A (ja) 発光装置
JP6064606B2 (ja) 発光装置
JP2004071675A (ja) 発光ダイオード
KR101669281B1 (ko) 발광 장치
JP4976168B2 (ja) 発光装置
US9159893B2 (en) Light emitting device including lead having terminal part and exposed part, and method for manufacturing the same
JP5256591B2 (ja) 発光装置
JP4923711B2 (ja) 発光装置
JP5125060B2 (ja) 発光装置
JP6107229B2 (ja) 発光装置
JP2007280983A (ja) 発光装置
JP5206204B2 (ja) 発光装置
JP5071069B2 (ja) 発光装置
JP4544361B2 (ja) 発光装置
US9455383B2 (en) Molded package for light emitting device and light emitting device using the same
JP5701843B2 (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120124