DE4231705A1 - Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu dessen Herstellung - Google Patents
Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu dessen HerstellungInfo
- Publication number
- DE4231705A1 DE4231705A1 DE19924231705 DE4231705A DE4231705A1 DE 4231705 A1 DE4231705 A1 DE 4231705A1 DE 19924231705 DE19924231705 DE 19924231705 DE 4231705 A DE4231705 A DE 4231705A DE 4231705 A1 DE4231705 A1 DE 4231705A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chip
- system carrier
- chip
- adhesive
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Die Bonding (AREA)
Description
Die Erfindung betrifft eine Halbleitervorrichtung mit ei
nem Systemträger und einem damit verbundenen Halbleiter
chip.
Halbleiterchips werden zum Schutz vor Zerstörung und Um
welteinflüssen sowie zur besseren Handhabbarkeit in Ge
häuse montiert. Bevorzugte Bauform für Massenprodukte ist
das Plastikgehäuse. Dabei wird der Halbleiterchip zunächst
mit einem Systemträger verbunden. Dieser Systemträger be
steht aus einem Rahmen, in dem üblicherweise ein inselför
miger Chipträger sowie Anschlüsse für das fertige Produkt
vorgesehen sind. Die Verbindung des Halbleiterchips mit
dem Systemträger, d. h. mit der Chipträgerinsel erfolgt
üblicherweise durch eine Klebung oder eine Legierung. Nach
der Montage des Halbleiterchips werden dessen einzelne An
schlußpunkte mit den Anschlüssen des Trägerrahmens z. B.
mit Bonddrähten verbunden. Danach werden der Halbleiter
chip und die Anschlüsse des Anschlußrahmens so umspritzt,
daß der Halbleiterchip vollständig gekapselt ist und die
Anschlüsse elektrisch und mechanisch zugänglich sind. Die
nicht benötigten Teile des Anschlußrahmens (Leadframe)
werden danach durch Stanzen entfernt. Das Gehäuse selbst
besteht üblicherweise aus einer härtenden Kunststoff-Preß
masse, die bei etwa 175°C verarbeitet wird.
Standardisierte Plastikgehäuse werden immer dünner. Die
derzeit bereits eingesetzte TSOP-Bauform (Thin Small
Outline Rackage) hat noch eine Gehäusedicke von 1 mm. Die
lateralen Abmessungen dieses Gehäuses betragen beispiels
weise bei einem 4M-DRAM 17,54×7,62 mm2.
Um die Handhabung der fertigen Produkte mit Automaten so
wie eine einwandfreie spätere Montage auf einer Leiter
platte sicherzustellen, müssen das Gehäuse und seine An
schlüsse eben sein. Bei den im Verhältnis zu den lateralen
Abmessungen extrem dünnen Gehäusen, beispielsweise der
TSOP-Bauform, spielen die thermischen Ausdehnungskoeffi
zienten der am fertigen Produkt beteiligten Materialien
eine wesentliche Rolle. Idealerweise müssen alle Ausdeh
nungskoeffizienten gleich groß sein, damit keine Verbie
gung auftritt. Tatsächlich sind jedoch die Ausdehnungs
koeffizienten der Hauptmaterialien stark unterschiedlich.
Silizium hat einen thermischen Ausdehnungskoeffizienten
von 3,5, die Preßmasse des Gehäuses von etwa 17 und eine
Kupfer-Eisen-Legierung ebenfalls von etwa 17, jeweils in
Einheiten ppm/K. Nach dem Umspritzen der Systemträger-
Halbleiterchipanordnung mit Preßmasse ergibt sich bei ei
nem TSOP-Gehäuse nach der Abkühlung auf Raumtemperatur ei
ne Durchbiegung von ca. 120 µm. Bei tieferen Temperaturen,
wie sie beispielsweise bei Qualitätstests vorgesehen sind
oder im Einsatz vorkommen, ist die Verbiegung entspre
chend größer.
Es ist bekannt, zur Verringerung der Durchbiegung andere
Leadframe-Materialien zu verwenden, die thermisch besser
an Silizium angepaßt sind. Dies ist beispielsweise mit ei
ner Nickel-Eisen-Legierung von 42 : 58, die als Alloy 42 be
zeichnet wird, möglich, deren thermischer Ausdehnungskoef
fizient 4,5 ppm/K beträgt. Es ist auch bekannt, auf der
Chipträgerinsel Schlitze vorzusehen oder die Inselbereiche
von der Rückseite her auf geringe Reststärken von 20 bis
30 µm dünn zu ätzen. Der Nachteil dieser Methoden besteht
darin, daß andere Materialien als Kupfer-Eisen generell
teurer sind und unter Umständen schlechtere elektrische
und thermische Eigenschaften haben, z. B. eine erheblich
schlechtere Wärmeleitfähigkeit. Ein zusätzlicher Ätzprozeß
für die Chipträgerinsel ist sehr teuer und kann allenfalls
für Muster in Frage kommen. Die bessere thermische Anpas
sung des Halbleiterchips mit der Chipträgerinsel wird
durch eine schlechte Anpassung des Systemträgers und der
Preßmasse erkauft. Die dadurch auftretenden Spannungen
führen zu einer schlechteren Verankerung der Anschlüsse in
der Preßmasse. Auch die Dichtheit des Gehäuses gegen
Feuchte und Ionen wird verringert, was im Einsatz und bei
Feuchtetests zu Korrosion auf dem Chip führt.
Der Erfindung liegt deshalb die Aufgabe zugrunde, eine
Möglichkeit anzugeben, die zu einer Verringerung einer
Durchbiegung des fertigen Halbleiterprodukts führt und
kostengünstig ist.
Diese Aufgabe wird durch die Merkmale der Patentansprüche
1 und 9 gelöst.
Ausgestaltungen der Erfindung sind in Unteransprüchen ge
kennzeichnet.
Die Erfindung wird nachfolgend anhand der Ausführungsbei
spiele näher erläutert. Es zeigen:
Fig. 1 ein erstes Ausführungsbeispiel einer erfindungsge
mäßen Vorrichtung in der Draufsicht und
Fig. 2 einen Schnitt durch die Vorrichtung nach Fig. 1,
Fig. 3 ein zweites Ausführungsbeispiel einer erfindungs
gemäßen Vorrichtung in der Draufsicht und
Fig. 4 einen Querschnitt durch die Vorrichtung nach Fig.
3,
Fig. 5 einen Querschnitt durch eine dritte Ausführungs
form und
Fig. 6 einen Querschnitt durch eine vierte Ausführungs
form der Erfindung.
Der Erfindung liegt der Gedanke zugrunde, den Halbleiter
chip nicht mehr auf eine durchgehende Chipträgerinsel zu
montieren, sondern die Verbindung nur noch über Verbin
dungsbereiche herzustellen. Auf eine Chipträgerinsel im
bekannten Sinn kann deshalb verzichtet werden. Die Fixie
rung des Halbleiterchips relativ zum Leadframe erfolgt
über die Verbindungsbereiche und den dafür vorgesehenen
Klebstoff, die lediglich wenige Quadratmillimeter groß
sein können. Die Verbindungsbereiche sind wie üblich über
dünne Stege mit dem Anschlußrahmen verbunden.
Fig. 1 zeigt einen Anschlußrahmen 1 mit Anschlüssen 4 für
den Halbleiterchip. Der Halbleiterchip 2 besitzt Anschluß
flecken (Pads) 3, die in einem späteren Verfahrensschritt
mit den Anschlüssen 4 beispielsweise durch Bonden verbun
den werden. Am Anschlußrahmen 1 sind dünne Stege 6 befe
stigt, die Verbindungsbereiche 5 tragen. Diese Verbin
dungsbereiche werden mit Hilfe eines Klebstoffs 8 mit dem
Chip 2 verklebt, siehe Fig. 2. Die Verbindungsbereiche 5
müssen nicht an der Stirnseite des Halbleiterchips liegen.
Sofern an der Stirnseite die Bondverbindung zwischen den
Pads 3 und den Anschlüssen 4 hergestellt werden soll, kön
nen die Verbindungsbereiche auch an anderer Stelle des
Systemträgers 1 bzw. des Halbleiterchips angeordnet sein.
Die Haltestege 6 werden dann entsprechend anders zum An
schlußrahmen 1 geführt.
Die geringste Gehäuseverbiegung nach der Umhüllung der er
findungsgemäßen Halbleitervorrichtung mit Preßmasse ergibt
sich, wenn der Halbleiterchip symmetrisch oder fast symme
trisch in der Gehäusemitte liegt. In den Figuren ist des
halb das Gehäuse 7 gestrichelt eingezeichnet. Anhand Fig.
2 ist zu erkennen, daß die Verbindungsbereiche 5 so
gegen die Rahmenebene des Systemträgers als Verbindungs
ebene zwischen den Anschlußstegen 6 versetzt sind, daß der
Halbleiterchip 2 unter Berücksichtigung des Klebstoffs 8
im wesentlichen in der Gehäusemitte bzw. Rahmenebene
liegt. In einer sehr günstigen Verbindungsform gemäß Fig.
2 wird der Systemträger auf den Halbleiterchip 2 mon
tiert. Um Kurzschlüsse auf der Chipoberfläche zu verhin
dern, die beispielsweise durch die metallischen Verbin
dungsbereiche 5 entstehen könnten, sollte ein nicht lei
tender Klebstoff 8 verwendet werden oder die Chipoberflä
che mit einer Polyimidschicht 9 geschützt sein. Vorzugs
weise werden beide Maßnahmen durchgeführt. Die Montage des
Systemträgers 1 auf den Chip hat den Vorteil, daß die Vor
richtung eine ebene Unterseite, nämlich die plane Chip
rückseite aufweist. Damit ergeben sich für die Weiterver
arbeitung, bei der die Vorrichtung beispielsweise auf ei
nen Tisch zum Drahtbonden aufgebracht werden muß, Vortei
le. Darüber hinaus ergibt sich ein besserer Wärmekontakt
beim Bonden, da die Chiprückseite üblicherweise metalli
siert ist.
Grundsätzlich ist es möglich, die Verbindungsbereiche an
den Stellen des Halbleiterchips vorzusehen, an denen keine
Pads 3 vorhanden sind. Das bedeutet, daß die Verbindungs
bereiche auch unterhalb des Chips angeordnet sein können.
Bei einer Anordnung der Verbindungsbereiche unterhalb des
Halbleiterchips empfiehlt es sich, Schmelzkleberfolien zu
verwenden, damit beim Aufsetzen des Halbleiterchips kein
Kleber seitlich herausgedrückt wird. Dadurch könnten Werk
zeuge verschmutzen, so daß häufige Fertigungsstops zu be
fürchten wären.
Bei einer Klebung des Systemträgers auf der Chipoberseite,
wie in den Fig. 1 und 2 dargestellt, können übliche
flüssige nichtleitende Kleber verwendet und sehr dünne
Kleberschichtdicken erzielt werden. Seitlich unter den
Verbindungsbereichen 5 herausgequetschter Kleber bleibt
auf dem Chip und ermöglicht eine schnelle Fixierung der
Vorrichtung bei einer UV-Härtung des Klebers. Der Kleber
stellt kein Problem für die weiteren Fertigungsschritte
dar und läßt eine Schädigung der Chipoberfläche nicht er
warten, da der Klebstoff 8 weicher ist als die Preßmasse,
mit der die erfindungsgemäße Vorrichtung umspritzt wird.
Ein wesentlicher Vorteil aller in den Figuren dargestell
ten Ausführungsformen der Erfindung besteht darin, daß die
Fixierung des Klebers bzw. die erfindungsgemäße Vorrich
tung keinen zusätzlichen Beitrag zur Gesamtdicke des spä
teren Gehäuses liefert, da über dem Halbleiterchip ohnehin
eine Mindestschichtdicke der Preßmasse vorgesehen sein
muß, damit die Bonddrähte zwischen den Halbleiterpads 3
und den Anschlüssen 4 nicht aus dem Gehäuse herausragen.
Gegenüber einer bekannten Anordnung aus Halbleiterchip,
Kleber und Systemträgerinsel ergibt sich eine Dickenver
ringerung um etwa 180 µm, das sind etwa 18% der bisheri
gen Gesamtdicke.
Die Fig. 3 und 4 zeigen in der Draufsicht und im Quer
schnitt eine weitere Ausführungsform der Erfindung, die
sich vom ersten Ausführungsbeispiel dadurch unterscheidet,
daß die Verbindungsbereiche 15 zwischen dem Systemträger 1
und dem Halbleiterchip 2 nicht mehr auf der Chipober-
oder -unterseite, sondern entlang einer Chipkante angeord
net sind. Der Halbleiterchip wird dabei mit sehr enger
Toleranz zwischen die von den Anschlußstegen 16 gehaltenen
Verbindungsbereiche 15 gesetzt. Anschließend wird Kleb
stoff 8 aufgetragen, der zu einer schnellen Fixierung füh
ren kann. In der Ausführungsform gemäß Fig. 4 ist zu er
kennen, daß der Halbleiterchip etwa symmetrisch in der Ge
häusemitte bzw. in der Ebene des Systemträgerrahmens zu
liegen kommt.
In der dritten Ausführungsform gemäß Fig. 5 sind die Ver
bindungsbereiche 25, die von Anschlußstegen 26 gehalten
werden, abgewinkelt. Der Halbleiterchip 2 wird ebenfalls
mit enger Toleranz zwischen die Verbindungsbereiche ge
setzt und der Zwischenraum mit Klebstoff aufgefüllt. Damit
ergibt sich der Vorteil, daß nahezu die gesamte Chipkante
als Klebefläche zur Verfügung steht.
In der Ausführungsform gemäß Fig. 6 verlaufen die Verbin
dungsbereiche 25 im Querschnitt winkelförmig zur senkrech
ten Chipkante. Der Zwischenbereich wird mit Klebstoff 8
aufgefüllt. Aufgrund der Tatsache, daß die Verbindungsbe
reiche 35 zu den Anschlußstegen 36 noch einmal abgebogen
sind, ergibt sich eine federnde Aufhängung des Halbleiter
chips im Anschlußrahmen. Auch in diesem Ausführungsbei
spiel ergibt sich eine vergleichsweise große Klebefläche
an der Chipkante bzw. dem Verbindungsbereich 35.
Den Ausführungsbeispielen nach den Fig. 3 bis 6 ist ge
meinsam, daß ein nichtleitender Kleber verwendet werden
muß. Eine Polyimidschicht auf der Halbleiteroberfläche muß
dagegen nicht zwingend vorgesehen sein. Die Ausführungs
beispiele führen zu einer besonders dünnen Vorrichtung, da
keine Verbindung zur Chipober- oder Chipunterseite erfor
derlich ist. In allen Ausführungsbeispielen ergibt sich
eine ebene Unterseite der Vorrichtung.
Ein Verfahren zur Herstellung einer erfindungsgemäßen Vor
richtung nach den Ausführungsbeispielen sieht vor, daß ein
Chip zunächst positioniert und fixiert wird, beispielswei
se durch Ansaugen. Da die Leadframes bzw. Systemträger
üblicherweise nicht einzeln, sondern in Streifen verarbei
tet werden, können immer etwa acht bis zehn Halbleiter
chips gleichzeitig mit den Leadframes verbunden werden.
Nach der Fixierung der Halbleiterchips werden alle Chips
mit einem Klebstoff 8 versehen und der Leadframestreifen
wird so aufgesetzt, daß jedem Halbleiterchip ein System
träger zugeordnet ist.
Bei einem Klebstoff, der mit UV-Licht vorvernetzt werden
kann, drückt man seitlich etwas Klebstoff aus dem Verbin
dungsbereich heraus und belichtet diesen mit einer UV-Lam
pe, beispielsweise über Lichtleiter. Bei thermisch schnell
härtenden Klebern läßt sich eine ähnliche Vorfixierung
durch Strahlungsheizung oder kurzes Aufheizen erzielen.
Sobald der Klebstoff eine gewisse Mindestfestigkeit hat,
kann der Leadframestreifen mit den Halbleiterchips entnom
men und in gewohnter Weise weiterverarbeitet werden.
Allein bei niedrigviskosen, langsam härtenden Klebern ist
vorgesehen, den Leadframestreifen gemeinsam mit den Chips
auf einer separaten Schiene zu fixieren, beispielsweise
durch Klammern, wobei die Halbleiterchips evtl. durch die
Verbindungsbereiche gegen die Unterlage gedrückt werden,
so daß die Chips auch ohne Ansaugung oder sonstige Fixie
rung gehalten werden. In diesem Fall muß die ganze Schiene
mit dem Leadframestreifen und den Chips eine Heizstrecke
durchlaufen, um den Klebstoff aushärten zu
lassen.
Claims (10)
1. Halbleitervorrichtung mit einem Systemträger und einem
damit verbundenen Halbleiterchip,
dadurch gekennzeichnet,
daß der Systemträger (1) zwei separate, einander zugeord
nete und jeweils über einen Steg (6, 16, 26, 36) mit einem
Rahmen (1) des Systemträgers verbundene Verbindungsberei
che (5, 15, 25, 35) aufweist, die mit dem Halbleiterchip
(2) verklebt sind.
2. Vorrichtung nach Anspruch 1,
dadurch gekennzeichnet,
daß die Verbindungsbereiche des Systemträgers auf die
Oberseite des Halbleiterchips geklebt sind.
3. Vorrichtung nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die Verbindungsbereiche (5, 15, 25, 35) des Systemträ
gers so gegen die Rahmenebene des Systemträgers versetzt
sind, daß der Halbleiterchip nach der Klebung im wesentli
chen in der Rahmenebene liegt.
4. Vorrichtung nach Anspruch 2 oder 3,
dadurch gekennzeichnet,
daß die Oberfläche des Halbleiterchips eine Abdeckschicht
aus Polyimid (9) hat.
5. Vorrichtung nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß der Klebstoff (8) für die Verbindung des Halbleiter
chips mit den Verbindungsbereichen (5, 15, 25, 35) nicht
leitend ist.
6. Vorrichtung nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
daß die Verbindungsbereiche (15, 25, 35) nicht mit dem
Halbleiterchip überlappen und mit der Chipkante verklebt
sind.
7. Vorrichtung nach Anspruch 6,
dadurch gekennzeichnet,
daß die Verbindungsbereiche (15, 25) stumpf oder abgewin
kelt in Richtung der Kante des Halbleiterchips ausgeführt
sind.
8. Vorrichtung nach Anspruch 6,
dadurch gekennzeichnet,
daß die Verbindungsbereiche (35) derart ausgeführt sind,
daß sie den Halbleiterchip an dessen Kante über federnd
aufgehängte Klebeverbindungen halten.
9. Verfahren zur Herstellung einer Vorrichtung nach
einem der Ansprüche 1 bis 8,
gekennzeichnet durch folgende Schritte:
- - mindestens ein Halbleiterchip wird positioniert und fixiert,
- - der Halbleiterchip wird mit Klebstoff versehen,
- - der Systemträger wird aufgesetzt und
- - die Klebeverbindung wird gehärtet.
10. Verfahren nach Anspruch 9,
dadurch gekennzeichnet,
daß der Systemträger so auf den Halbleiterchip aufgesetzt
wird, daß aus der Klebeverbindung Klebstoff austritt, der
gehärtet wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19924231705 DE4231705C2 (de) | 1992-09-22 | 1992-09-22 | Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19924231705 DE4231705C2 (de) | 1992-09-22 | 1992-09-22 | Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4231705A1 true DE4231705A1 (de) | 1994-03-24 |
DE4231705C2 DE4231705C2 (de) | 1998-04-30 |
Family
ID=6468547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19924231705 Expired - Fee Related DE4231705C2 (de) | 1992-09-22 | 1992-09-22 | Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4231705C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19506958A1 (de) * | 1995-02-28 | 1996-08-29 | Siemens Ag | Halbleitervorrichtung mit gutem termischen Verhalten |
DE19801488B4 (de) * | 1997-02-11 | 2004-10-21 | LG Semicon Co., Ltd., Cheongju | Verfahren zum Zusammenbau eines Halbleiterbausteins |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0366386A2 (de) * | 1988-10-24 | 1990-05-02 | Motorola, Inc. | Halbleiterpackung ohne Montierungsfläche |
US4994411A (en) * | 1988-03-10 | 1991-02-19 | Hitachi, Ltd. | Process of producing semiconductor device |
US5021864A (en) * | 1989-09-05 | 1991-06-04 | Micron Technology, Inc. | Die-mounting paddle for mechanical stress reduction in plastic IC packages |
EP0454440A1 (de) * | 1990-04-25 | 1991-10-30 | Sony Corporation | Verfahren zur Einkapselung einer Halbleitervorrichtung |
US5072280A (en) * | 1989-10-23 | 1991-12-10 | Nec Corporation | Resin sealed semiconductor device |
JPH0415947A (ja) * | 1990-05-09 | 1992-01-21 | Hitachi Cable Ltd | 半導体装置用リードフレームおよび半導体装置 |
-
1992
- 1992-09-22 DE DE19924231705 patent/DE4231705C2/de not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4994411A (en) * | 1988-03-10 | 1991-02-19 | Hitachi, Ltd. | Process of producing semiconductor device |
EP0366386A2 (de) * | 1988-10-24 | 1990-05-02 | Motorola, Inc. | Halbleiterpackung ohne Montierungsfläche |
US5021864A (en) * | 1989-09-05 | 1991-06-04 | Micron Technology, Inc. | Die-mounting paddle for mechanical stress reduction in plastic IC packages |
US5072280A (en) * | 1989-10-23 | 1991-12-10 | Nec Corporation | Resin sealed semiconductor device |
EP0454440A1 (de) * | 1990-04-25 | 1991-10-30 | Sony Corporation | Verfahren zur Einkapselung einer Halbleitervorrichtung |
JPH0415947A (ja) * | 1990-05-09 | 1992-01-21 | Hitachi Cable Ltd | 半導体装置用リードフレームおよび半導体装置 |
Non-Patent Citations (2)
Title |
---|
JP 3-116746A. In: Pat. Abstr. of Japan, E-1099 * |
JP 4-15947 A. In: Pat. Abstr. of Japan, E-1194 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19506958A1 (de) * | 1995-02-28 | 1996-08-29 | Siemens Ag | Halbleitervorrichtung mit gutem termischen Verhalten |
DE19506958C2 (de) * | 1995-02-28 | 1998-09-24 | Siemens Ag | Halbleitervorrichtung mit gutem thermischen Verhalten |
DE19801488B4 (de) * | 1997-02-11 | 2004-10-21 | LG Semicon Co., Ltd., Cheongju | Verfahren zum Zusammenbau eines Halbleiterbausteins |
Also Published As
Publication number | Publication date |
---|---|
DE4231705C2 (de) | 1998-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68923512T2 (de) | Gitterartige Steckerstift-Anordnung für einen paketförmigen integrierten Schaltkreis. | |
DE60008093T2 (de) | Verfahren zur herstellung von eingebetteten elektronischen bauteilen | |
DE19959938A1 (de) | Herstellungsverfahren einer eine Gehäusestruktur aufweisenden Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung | |
DE3937996A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
DE3810899C2 (de) | ||
DE102004010633A1 (de) | Elektronisches Baulelement zum Verkleben einer Mehrzahl von Elektroden und Verfahren zum Montieren desselben | |
DE69628964T2 (de) | Harzvergossenes Halbleiterbauteil und Herstellungsverfahren | |
EP2566308A1 (de) | Verfahren zur Bestückung einer Leiterplatte | |
DE19808193A1 (de) | Leadframevorrichtung und entsprechendes Herstellungsverfahren | |
DE19743537A1 (de) | Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung | |
DE19752195A1 (de) | Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip | |
DE10124970B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung | |
DE19535775C2 (de) | Verfahren zum elektrischen Verbinden eines Kontaktfeldes eines Halbleiterchips mit zumindest einer Kontaktfläche sowie danach hergestellte Chipkarte | |
DE19852832C2 (de) | Verfahren zur Herstellung eines Metall-Kunststoff-Laminats | |
DE69300440T2 (de) | Elektronische Bauteilanordnung. | |
DE19539181A1 (de) | Chipkartenmodul sowie entsprechendes Herstellungsverfahren | |
DE4231705C2 (de) | Halbleitervorrichtung mit einem Systemträger und einem damit verbundenen Halbleiterchip sowie Verfahren zu deren Herstellung | |
DE19745243B4 (de) | Verfahren zum Herstellen eines mit Harz verschlossenen Halbleiterbauelements und Prägevorrichtung dafür | |
DE102016219084A1 (de) | Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung | |
DE3619636A1 (de) | Gehaeuse fuer integrierte schaltkreise | |
EP0907966B1 (de) | Integrierte halbleiterschaltung | |
DE19531970A1 (de) | Verfahren zur Herstellung einer Verbindung zwischen zumindest zwei elektrischen Leitern, von denen einer auf einem Trägersubstrat angeordnet ist | |
DE10117797C2 (de) | Montagevorrichtung und Verfahren zum Aufbau eines elektronischen Bauteils | |
DE69102919T2 (de) | Verfahren zur Montage von einer Halbleiteranordnung. | |
CH693052A5 (de) | Vorrichtung und Verfahren zum Aufbringen von integrierten Schaltungen auf einen Rahmen mit Anschlussfingern. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |