DE19539181A1 - Chipkartenmodul sowie entsprechendes Herstellungsverfahren - Google Patents

Chipkartenmodul sowie entsprechendes Herstellungsverfahren

Info

Publication number
DE19539181A1
DE19539181A1 DE19539181A DE19539181A DE19539181A1 DE 19539181 A1 DE19539181 A1 DE 19539181A1 DE 19539181 A DE19539181 A DE 19539181A DE 19539181 A DE19539181 A DE 19539181A DE 19539181 A1 DE19539181 A1 DE 19539181A1
Authority
DE
Germany
Prior art keywords
module
chip
connection
contacts
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19539181A
Other languages
English (en)
Other versions
DE19539181C2 (de
Inventor
Frank Dr Schmidt
Hermann Geupel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ODS LANDIS & GYR GMBH & CO. KG, 85375 NEUFAHRN, DE
Original Assignee
Ods & Co KG GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ods & Co KG GmbH filed Critical Ods & Co KG GmbH
Priority to DE19539181A priority Critical patent/DE19539181C2/de
Publication of DE19539181A1 publication Critical patent/DE19539181A1/de
Application granted granted Critical
Publication of DE19539181C2 publication Critical patent/DE19539181C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0456—Mounting of components, e.g. of leadless components simultaneously punching the circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)

Description

Die vorliegende Erfindung betrifft ein Chipkartenmodul gemäß dem Oberbegriff des Patentanspruchs 7 sowie ein entsprechendes Herstellungsverfahren gemäß dem Oberbegriff des Patentanspruchs 1.
Aus DE-C-30 29 667 ist ein einen IC-Baustein tragendes Trägerelement bekannt, bei dem der IC-Baustein in einem in einer nicht leitenden Trägerschicht ausgebildeten Fenster eingesetzt ist. Die nichtleitende Trägerschicht weist darüberhinaus eine Vielzahl von Durchbrüchen auf, durch die hindurch die Anschlußkontakte des IC-Bausteins mit entsprechenden Anschlußflächen elektrisch verbunden werden.
Zur Herstellung der elektrischen Verbindungen zwischen den Anschlußkontakten des IC-Bausteins und den Anschlußflächen wird vorgeschlagen, hierzu Drahtverbindungen vorzusehen, die mittels bekannter Bondiertechniken aufgebracht werden. Nachdem der IC-Baustein vollständig verdrahtet ist, werden sowohl die Fensteröffnung als auch die Durchbrüche mittels eines Gießharzes vergossen.
Aus EP-B-0 343 030 ist eine Chipkarte bekannt, bei der die Anschlußflächen für die externe Kontaktierung der Karte und die Anschlußkontakte des IC-Bausteins auf derselben Seite des entsprechenden Trägerelements angeordnet sind, wobei die elektrischen Verbindungen zwischen den die Kontakte des IC-Bausteins kontaktierenden Anschlußfahnen und den entsprechenden Anschlußflächen mittels gedruckter, auf dem Trägerelement aufgebrachter Leiterbahnen realisiert sind. Die Verbindung zwischen den eigentlichen Anschlußkontakten des IC-Bausteins und den mit den gedruckten Leiterbahnen in Verbindung stehenden Anschlußfahnen erfolgt entweder mittels Drahtverbindungen oder in direkter Weise, in dem die Anschlußkontakte des IC-Bauelements unmittelbar unterhalb der entsprechenden Anschlußfahnen angeordnet sind.
Es ist die Aufgabe der vorliegenden Erfindung ein Chipkartenmodul anzugeben, bei dem die Anschlußkontakte eines IC-Bausteins in einfacherer und somit kostengünstigerer Weise mit den Anschlußflächen verbunden werden können.
Diese Aufgabe wird durch den Gegenstand des Anspruches 1 sowie 7 gelöst.
Da gemäß der vorliegenden Erfindung die Kontaktierung des IC-Bausteins mit den entsprechenden Anschlußflächen nicht mehr mittels Bondier-Techniken erfolgt, sondern mittels im Siebdruckverfahren hergestellter Leiterbahnen, kann die Kontaktierung des IC-Bausteins in einem Arbeitsschritt gleichzeitig für alle Kontakte erfolgen, wodurch sich die Bearbeitungszeit pro Chipkartenmodul und somit die Stückherstellungskosten erheblich reduzieren lassen.
Gegenüber dem Erstellen der elektrischen Verbindungen zwischen den Anschlußkontakten des IC-Bausteins und den Anschlußflächen mittels Bondier-Techniken, bei denen jede einzelne Bondverbindung einen eigenen Arbeitsschritt erfordert, ist es gemäß der erfindungsgemäßen Lösung möglich, alle elektrischen Verbindungen für den IC-Baustein gleichzeitig zu erstellen, wobei dies vorzugsweise gleichzeitig für eine Vielzahl von Chipmodulen mit jeweils einer Vielzahl von Verbindungen erfolgt.
Vorzugsweise wird auch der Teil der elektrischen Verbindung der sich innerhalb der Durchbrüche bzw. Durchgangslöcher zu den Anschlußflächen hin erstreckt, im Siebdruckverfahren hergestellt. Hierzu wird eine elektrisch leitfähige Druckpaste in die Durchbrüche eingebracht, wobei dies in zeitlich kurzem Abstand zu dem Aufbringen der die Anschlußkontakte des IC-Bausteins kontaktierenden Leiterbahnen erfolgen kann, so daß sich die jeweils zusammengehörigen Leitungsabschnitte im noch nicht ausgehärteten Zustand oder in der Naßphase gut miteinander verbinden.
Um das Aufbringen der gedruckten Leiterbahnen zu erleichtern, liegt die die Anschlußkontakte tragende Oberfläche des IC-Bausteins vorzugsweise in einer Ebene mit der Oberfläche der Trägerschicht, auf der die Leiterbahnen aufgebracht werden.
Um insbesondere den Übergang vom IC-Baustein zur Trägerschicht zu erleichtern, wird vorzugsweise eine thermoplastische Trägerschicht verwendet, die unter Einwirkung von Wärme an den IC-Baustein anschrumpft und somit für den Druckvorgang hinderliche Spalten zwischen dem IC-Baustein und der Trägerschicht beseitigt.
Eventuell auftretende Spalten können vorzugsweise auch dadurch beseitigt werden, daß ein den IC-Baustein im Fenster haltender Klebstoff mengenmäßig so bemessen wird, daß der Klebstoff bei Einsetzen des IC-Bausteins in das Fenster verdrängt wird und dabei eventuell vorhandene seitliche Spalten verschließt.
Vorzugsweise wird darauf geachtet, daß der in Richtung der Anschlußkontakte des IC-Bausteins verdrängte Klebstoff die Anschlußkontakte nicht berührt. Dies wird vorzugsweise durch einen entsprechend gerichteten Druckluftstrom erreicht. Der Vorteil bei der Verwendung von Klebstoff zum Verschließen auftretender Spalten besteht darüberhinaus darin, daß auch eventuell bestehende Höhenunterschiede zwischen den Anschlußkontakten des IC-Bausteins und der Oberfläche der Trägerschicht durch eine entsprechende Verteilung des Klebstoffes weich ausgeglichen werden können.
Weitere bevorzugte Ausgestaltungen sind Gegenstand der Unteransprüche.
Im folgenden wird eine bevorzugte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Dabei zeigen die Zeichnungen im einzelnen:
Fig. 1 einen Schnitt durch eine bevorzugte Ausführungsform des erfindungsgemäßen Chipkartenmoduls,
Fig. 2 eine perspektivische Ansicht der Ausführungsform gemäß Fig. 1,
Fig. 3 einen Schnitt durch eine alternative Ausführungsform des erfindungsgemäßen Chipkartenmoduls, bei dem die Trägerschicht an den IC-Baustein angeschrumpft ist, und
Fig. 4 eine alternative Ausführungsform des erfindungsgemäßen Chipkartenmoduls, bei dem der zwischen dem IC-Baustein und der Trägerschicht verbleibende Spalt mit Klebstoff aufgefüllt wurde.
Bei der in Fig. 1 gezeigten Ausführungsform des erfindungsgemäßen Chipkartenmoduls 1, ist eine nichtleitende Trägerschicht 3 vorgesehen, in der eine Fensteröffnung 5 sowie eine Mehrzahl von Durchbrüchen 6 ausgebildet sind. Auf der Unterseite der Trägerschicht 3 sind Anschlußflächen 4 vorgesehen, die in ihrer Lage jeweils mit einem der Durchbrüche bzw. Durchgangslöcher 6 übereinstimmen. Die Anschlußflächen 4 können beispielsweise dadurch hergestellt werden, daß eine vormals zusammenhängende leitende Schicht, beispielsweise durch Ätzverfahren in entsprechende voneinander unabhängige Anschlußflächen geteilt wird.
In die Fensteröffnung 5 ist ein IC-Baustein 2 eingesetzt, dessen Anschlußpunkte 7 über leitende Verbindungen 8, 9 mit entsprechenden Anschlußflächen 4 verbunden sind.
Die Teile der leitenden Verbindungen, durch die die Verbindung durch die Durchbrüche hindurch hergestellt wird, werden vorzugsweise dadurch erzeugt, daß eine elektrisch leitende Druckpaste mittels bekannter Siebdrucktechniken in die entsprechenden Durchbrüche eingebracht wird. Die weiteren Teile der elektrischen Verbindungen von jeweils einem Anschlußkontakt 7 zu einem Durchbruch 6 werden mittels im Siebdruckverfahren hergestellter Leiterbahnen realisiert. Das Einbringen der Druckpaste zur Erzielung des Leitungsstücks 8 und das Aufbringen der im Siebdruckverfahren hergestellten Leiterbahnen 9 erfolgt dabei vorzugsweise in zeitlich kurzem Abstand, so daß beide Verbindungsabschnitte noch nicht ausgehärtet sind und somit eine gute Verbindung miteinander eingehen.
Ersichtlicherweise erstrecken sich die im Siebdruckverfahren hergestellten Leiterbahnen bis zu den Anschlußkontakten 7 des IC-Bausteins.
Um das Aufbringen der Leiterbahnen einfach bewerkstelligen zu können, liegen die Anschlußkontakte des IC-Bausteins vorzugsweise in einer Ebene mit der die Leiterbahnen tragenden Oberfläche der Trägerschicht 3.
Um dies zu erreichen, sollte die Stärke der Trägerschicht 3 vorzugsweise im Bereich der Stärke des IC-Bausteins liegen. Für den Fall, daß der IC-Baustein eine geringere Stärke aufweist, kann die entstehende Höhendifferenz durch eine entsprechend dick gewählte Klebstoffschicht auf der Unterseite des IC-Bausteins ausgeglichen werden.
Auch kann das Fenster 5 nicht durchgehend ausgeführt sein, so daß eine entsprechend dick bemessene Bodenschicht bestehen bleibt, die den zwischen dem IC-Baustein und der Trägerschicht bestehenden Stärkenunterschied ausgleicht.
Nach Fertigstellung der leitenden Verbindungen 8, 9 wird der IC-Baustein mittels eines geeigneten Gießmaterials 10 vergossen. Da die Durchbrüche oder Durchgangslöcher 6 vorzugsweise vollständig mit leitender Druckpaste ausgefüllt sind und keine empfindlichen Boddrähtchen verwendet werden, ist es nicht notwendig, auch diesen Teil des Chipkartenmoduls zu vergießen.
Fig. 2 zeigt die Ausführungsform gemäß Fig. 1 in perspektivischer Darstellung. Die auf der Unterseite der Trägerschicht 3 ausgebildeten Anschlußflächen 4 sind zum besseren Verständnis auf der Oberseite der Trägerschicht 3 nochmals gestrichelt angedeutet. Aus dieser Sicht sind die von den Anschlußkontakten 7 des IC-Bausteins zu den Durchbrüchen 6 verlaufenden im Siebdruckverfahren hergestellten Verbindungsabschnitte 9 deutlich zu erkennen. Über diese Leitungsabschnitte und die durch die Durchbrüche führenden Leitungsabschnitte werden die Anschlußkontakte 7 des IC-Bausteins mit den Anschlußflächen 4 verbunden.
Selbstverständlich ist die vorliegende Erfindung auch für solche Chipkarten geeignet, bei denen die Anschlußflächen auf der gleichen Seite wie die Anschlußkontakte des IC-Bausteins liegen, wie dies bei der in der oben erwähnten EP-B- 0 343 030 beschriebenen Chipkarte der Fall ist. Auch für diesen Chipkartentyp ist die erfindungsgemäße Lösung geeignet, da auch hier das Problem auftritt, die einzelnen Anschlußkontakte des IC-Bausteins in möglichst einfacher Weise mit davon entfernt liegenden Anschlußflächen zu verbinden. Auch ist die vorliegende Erfindung nicht auf die Herstellung von Chipkartenmodulen beschränkt, sondern kann überall dort eingesetzt werden, wo es erforderlich ist, in einfacher Weise eine Vielzahl von IC-Anschlußkontakten mit davon entfernt liegenden Anschlußflächen zu verbinden.
Fig. 3 zeigt eine Möglichkeit, wie ein aufgrund von Toleranzschwankungen auftretender seitlicher Spalt zwischen IC-Baustein 2 und Trägerschicht 3 geschlossen werden kann. Dazu ist die Trägerschicht 3 vorzugsweise aus einem thermoplastischen Material gefertigt, welches sich unter Wärmeeinfluß an den IC-Baustein 2 anschrumpft und somit den nach dem Einsetzen des IC-Bausteins 2 noch vorhandenen Spalt verschließt.
Bei dieser Ausführungsform wird ein zum Festkleben des IC-Bausteins verwendeter Klebstoff 11 mengenmäßig so bemessen, daß er beim Einsetzen des IC-Bausteins in die Fensteröffnung 5 in die seitlichen Spalten entweicht, wodurch der Spalt ebenfalls geschlossen wird.
Um zu vermeiden, daß der nach oben verdrängte Klebstoff die Anschlußkontakte 7 des IC-Bausteins überdeckt, wird vorzugsweise ein Druckluftstrom 12 vorgesehen, der den nach dem aufquillenden Klebstoff von den Anschlußkontakten 7 fernhält.
Die Lösung, den Spalt mittels Klebstoff zu verschließen, bietet zusätzlich den Vorteil, daß ein eventuell vorhandener Höhenunterschied zwischen den Anschlußkontakten 7 des IC-Bausteins und der Oberfläche der Trägerschicht 3 auf der die Leiterbahnen verlaufen, weich ausgeglichen werden kann, so daß die Leiterbahnen nach Herstellung von den Anschlußkontakten 7 über die den Übergang ebnende Klebstoffschicht und über die Oberfläche der Trägerschicht 3 zu den Durchbrüchen 6 hin verlaufen.

Claims (12)

1. Verfahren zum Herstellen eines Chipkartenmoduls mit folgenden Schritten:
Verwenden einer mit einer Fensteröffnung sowie Durchbrüchen versehenen nichtleitenden Trägerschicht, die auf einer Seite mit einzelnen leitenden Anschlußflächen versehen ist,
Einbringen eines IC-Bausteins in die Fensteröffnung,
elektrisches Verbinden der Anschlußkontakte des IC-Bausteins mit den Anschlußflächen, wobei jede der elektrischen Verbindungen jeweils durch einen der Durchbrüche geführt wird, dadurch gekennzeichnet, daß die elektrischen Verbindungen zumindest von den Anschlußkontakten des IC-Bausteins bis zu den Durchbrüchen vollständig im Siebdruckverfahren hergestellt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Durchbrüche jeweils mit einer elektrisch leitfähigen Druckpaste gefüllt werden und die so geschaffene Leiter anschließend mit den im Siebdruckverfahren hergestellten Leiterbahnen zwischen den Anschlußkontakten des IC-Bausteins und den Durchbrüchen verbunden werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Einbringen der elektrischen Druckpaste in die Durchbrüche und das Aufbringen der zu den Anschlußkontakten des IC-Bausteins führenden Leiterbahnen zeitlich kurz hintereinander ausgeführt wird, so daß sich die jeweils zusammengehörigen Verbindungsabschnitte im noch nicht ausgehärteten Zustand miteinander verbinden.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die nichtleitende Trägerschicht aus einem unter Wärmeeinwirkung schrumpfenden Material besteht und nach dem Einbringen des IC-Bausteins in die Fensteröffnung erwärmt wird, so daß sich die nichtleitende Trägerschicht an den IC-Baustein anschrumpft.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein den IC-Baustein im Fenster haltender Klebstoff mengenmäßig so bemessen wird, daß der Klebstoff beim Einbringen des IC-Bausteins in die Fensteröffnung einen zwischen dem IC-Baustein und der Trägerschicht verbleibenden seitlichen Spalt verschließt.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der beim Einbringen des IC-Bausteins in den Spalt entweichende Klebstoff mittels eines Druckluftstromes von den Anschlußkontakten des IC-Bausteins ferngehalten wird.
7. Chipkartenmodul mit:
einer nichtleitenden Trägerschicht, die eine Fensteröffnung sowie Durchbrüche aufweist,
einer leitenden in einzelne Anschlußflächen unterteilten Schicht, die mit einer Seite der nichtleitenden Trägerschicht verbunden ist, wobei jeder Durchbruch auf eine der Anschlußflächen zuführt,
einem IC-Baustein, der in die Fensteröffnung eingesetzt ist und dessen Anschlußkontakte über elektrische Leiter mit den Anschlußflächen durch die einzelnen Durchbrüche hindurch verbunden sind, dadurch gekennzeichnet, daß zumindest die von den Anschlußkontakten des IC-Bausteins zu den Durchbrüchen führenden Teile der elektrischen Leiter im Siebdruckverfahren hergestellte Leiterbahnen sind.
8. Chipkartenmodul nach Anspruch 7, dadurch gekennzeichnet, daß die Dicke der Trägerschicht so bemessen ist, daß eine die Anschlußkontakte tragende Oberfläche des IC-Bausteins in etwa in der Ebene der die Leiterbahnen tragenden Oberfläche der Trägerschicht liegt.
9. Chipkartenmodul nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die durch die Durchbrüche zu den Anschlußflächen führenden Teile der elektrischen Leiter aus einer elektrischen leitfähigen und aushärtenden Paste bestehen.
10. Chipkartenmodul nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die Trägerschicht aus einem thermoplastischen Werkstoff besteht, der an den IC-Baustein angeschrumpft ist.
11. Chipkartenmodul nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß ein zwischen dem IC-Baustein und der Trägerschicht bestehender seitlicher Spalt mit Klebstoff ausgefüllt ist und die siebgedruckten Leiterbahnen von den Anschlußkontakten des IC-Bausteins über den Klebstoff und die Oberfläche der Trägerschicht zu den Durchbrüchen verlaufen.
12. Chipkarte mit einem Chipkartenmodul gemäß einem der Ansprüche 7 bis 11.
DE19539181A 1995-10-20 1995-10-20 Chipkartenmodul sowie entsprechendes Herstellungsverfahren Expired - Fee Related DE19539181C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19539181A DE19539181C2 (de) 1995-10-20 1995-10-20 Chipkartenmodul sowie entsprechendes Herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19539181A DE19539181C2 (de) 1995-10-20 1995-10-20 Chipkartenmodul sowie entsprechendes Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE19539181A1 true DE19539181A1 (de) 1997-04-24
DE19539181C2 DE19539181C2 (de) 1998-05-14

Family

ID=7775405

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19539181A Expired - Fee Related DE19539181C2 (de) 1995-10-20 1995-10-20 Chipkartenmodul sowie entsprechendes Herstellungsverfahren

Country Status (1)

Country Link
DE (1) DE19539181C2 (de)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19600388C2 (de) * 1996-01-08 2000-03-09 Orga Kartensysteme Gmbh Chipkarte
DE19840220A1 (de) * 1998-09-03 2000-04-20 Fraunhofer Ges Forschung Transpondermodul und Verfahren zur Herstellung desselben
DE19916781A1 (de) * 1999-04-14 2000-10-26 Austria Card Gmbh Wien Dünn-Transponder-Chip-Karte und Herstellverfahren dazu
FR2798225A1 (fr) * 1999-09-03 2001-03-09 Gemplus Card Int Micromodule electronique et procede de fabrication et d'integration de tels micromodules pour la realisation de dispositifs portatifs
WO2001045040A2 (fr) * 1999-12-15 2001-06-21 Gemplus Carte a puce jetable
DE10014299A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Chipverbund und Verfahren zu dessen Herstellung
WO2002021595A2 (en) * 2000-09-08 2002-03-14 Intel Corporation Integrated core microelectronic package
DE10042312A1 (de) * 2000-08-29 2002-03-14 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
WO2002050905A1 (fr) * 2000-12-21 2002-06-27 Gemplus Connexion par isolant decoupe et cordon imprime en plan
US7078788B2 (en) 2000-08-16 2006-07-18 Intel Corporation Microelectronic substrates with integrated devices
DE10255520B4 (de) * 2002-11-28 2007-12-27 Infineon Technologies Ag Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2659573A1 (de) * 1975-12-31 1977-07-14 Cii Honeywell Bull Tragbare karte fuer eine anlage zur verarbeitung von elektrischen signalen und verfahren zur herstellung der karte
DE3107868A1 (de) * 1980-06-25 1982-01-21 Veb Uhrenwerke Ruhla, Ddr 5906 Ruhla Leiterplatte und verfahren zu ihrer herstellung
DE3429236A1 (de) * 1984-08-08 1986-02-13 Krone Gmbh, 1000 Berlin Folie mit beidseitig aufgedruckten elektrischen leiterbahnen
US4731645A (en) * 1982-05-14 1988-03-15 U.S. Philips Corporation Connection of a semiconductor to elements of a support, especially of a portable card
DE3723547A1 (de) * 1987-07-16 1989-01-26 Gao Ges Automation Org Traegerelement zum einbau in ausweiskarten
US4908940A (en) * 1987-06-22 1990-03-20 The Furukawa Electric Co., Ltd. Method of manufacturing two-layer printed circuit sheet
DE3029667C2 (de) * 1980-08-05 1990-10-11 Gao Gesellschaft Fuer Automation Und Organisation Mbh, 8000 Muenchen, De
EP0343030B1 (de) * 1988-05-09 1992-08-12 Bull Cp8 Flexible gedruckte Schaltung, insbesondere für elektronische Mikroschaltungskarten und Karte mit dieser Schaltung
DE4223371A1 (de) * 1992-07-16 1994-01-20 Thomson Brandt Gmbh Verfahren und Platine zur Montage von Bauelementen

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2659573A1 (de) * 1975-12-31 1977-07-14 Cii Honeywell Bull Tragbare karte fuer eine anlage zur verarbeitung von elektrischen signalen und verfahren zur herstellung der karte
DE3107868A1 (de) * 1980-06-25 1982-01-21 Veb Uhrenwerke Ruhla, Ddr 5906 Ruhla Leiterplatte und verfahren zu ihrer herstellung
DE3029667C2 (de) * 1980-08-05 1990-10-11 Gao Gesellschaft Fuer Automation Und Organisation Mbh, 8000 Muenchen, De
US4731645A (en) * 1982-05-14 1988-03-15 U.S. Philips Corporation Connection of a semiconductor to elements of a support, especially of a portable card
DE3429236A1 (de) * 1984-08-08 1986-02-13 Krone Gmbh, 1000 Berlin Folie mit beidseitig aufgedruckten elektrischen leiterbahnen
US4908940A (en) * 1987-06-22 1990-03-20 The Furukawa Electric Co., Ltd. Method of manufacturing two-layer printed circuit sheet
DE3723547A1 (de) * 1987-07-16 1989-01-26 Gao Ges Automation Org Traegerelement zum einbau in ausweiskarten
EP0343030B1 (de) * 1988-05-09 1992-08-12 Bull Cp8 Flexible gedruckte Schaltung, insbesondere für elektronische Mikroschaltungskarten und Karte mit dieser Schaltung
DE4223371A1 (de) * 1992-07-16 1994-01-20 Thomson Brandt Gmbh Verfahren und Platine zur Montage von Bauelementen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 6-125157 (A). In Patent Abstracts of Japan, E-1588, 4. August 1994, Bd. 18/Nr. 416 *
JP 6-334293 (A). In Patent Abstracts of Japan, 1994 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19600388C2 (de) * 1996-01-08 2000-03-09 Orga Kartensysteme Gmbh Chipkarte
DE19840220A1 (de) * 1998-09-03 2000-04-20 Fraunhofer Ges Forschung Transpondermodul und Verfahren zur Herstellung desselben
DE19916781A1 (de) * 1999-04-14 2000-10-26 Austria Card Gmbh Wien Dünn-Transponder-Chip-Karte und Herstellverfahren dazu
DE19916781B4 (de) * 1999-04-14 2006-02-16 Austria Card Gmbh Kontaktlose Chip-Karte und Herstellverfahren dazu
FR2798225A1 (fr) * 1999-09-03 2001-03-09 Gemplus Card Int Micromodule electronique et procede de fabrication et d'integration de tels micromodules pour la realisation de dispositifs portatifs
WO2001018862A1 (fr) * 1999-09-03 2001-03-15 Gemplus Micromodule electronique et procede de fabrication et d'integration de tels micromodules pour la realisation de dispositifs portatifs
WO2001045040A2 (fr) * 1999-12-15 2001-06-21 Gemplus Carte a puce jetable
FR2802684A1 (fr) * 1999-12-15 2001-06-22 Gemplus Card Int Dispositif a puce de circuit integre jetable et procede de fabrication d'un tel procede
WO2001045040A3 (fr) * 1999-12-15 2001-11-08 Gemplus Card Int Carte a puce jetable
DE10014299B4 (de) * 2000-03-23 2005-12-01 Infineon Technologies Ag Chipverbund und Verfahren zu dessen Herstellung
DE10014299A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Chipverbund und Verfahren zu dessen Herstellung
US7078788B2 (en) 2000-08-16 2006-07-18 Intel Corporation Microelectronic substrates with integrated devices
DE10042312A1 (de) * 2000-08-29 2002-03-14 Orga Kartensysteme Gmbh Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
WO2002021595A3 (en) * 2000-09-08 2003-08-14 Intel Corp Integrated core microelectronic package
US6825063B2 (en) 2000-09-08 2004-11-30 Intel Corporation Integrated core microelectronic package
WO2002021595A2 (en) * 2000-09-08 2002-03-14 Intel Corporation Integrated core microelectronic package
EP2760043A1 (de) * 2000-09-08 2014-07-30 Intel Corporation Mikroelektronik-Gehäuse mit integriertem Kern
WO2002050905A1 (fr) * 2000-12-21 2002-06-27 Gemplus Connexion par isolant decoupe et cordon imprime en plan
FR2818802A1 (fr) * 2000-12-21 2002-06-28 Gemplus Card Int Connexion par isolant decoupe et cordon imprime en plan
DE10255520B4 (de) * 2002-11-28 2007-12-27 Infineon Technologies Ag Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung

Also Published As

Publication number Publication date
DE19539181C2 (de) 1998-05-14

Similar Documents

Publication Publication Date Title
EP0299530B1 (de) Trägerelement zum Einbau in Ausweiskarten
DE68925274T2 (de) Chipkarte
DE2927011C2 (de) Chip-Kondensator und Verfahren zu seiner Herstellung
DE69013220T2 (de) Herstellungsverfahren einer Chipkarte und Karte, erhalten nach diesem Verfahren.
DE68928185T2 (de) Herstellung elektronischer Bauelemente mit Hilfe von Leiterrahmen
DE10223946B4 (de) Drehdetektoreinrichtung und Verfahren zu deren Herstellung
DE2532421A1 (de) Optische anzeige
CH686325A5 (de) Elektronikmodul und Chip-Karte.
DE3149641A1 (de) "eleketrische schaltungsplatte und verfahren zu ihrer herstellung"
DE19827237A1 (de) Substrat für Halbleiterbauelementgehäuse und Halbleiterbauelementgehäuse unter Verwenden desselben, sowie Herstellungsverfahren für diese
DE3810899C2 (de)
DE19638681C2 (de) Verfahren zur Fertigung eines elektrischen Verteilerkastens
DE19539181C2 (de) Chipkartenmodul sowie entsprechendes Herstellungsverfahren
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
EP0591668A1 (de) Verfahren zur Montage von integrierten Halbleiterschaltkreisen
DE19627543B9 (de) Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung
DE19732807B4 (de) Integriertes Schaltungsbauelement
DE19719436A1 (de) Spritzgußgehäuse
EP0907966B1 (de) Integrierte halbleiterschaltung
DE3943261C2 (de) Elektrische Schaltung
DE3428006C2 (de)
DE4127911C2 (de) Verfahren zur Herstellung einer Halbleiter-Baugruppe mit einem Außenanschlußteil und deren Verwendung
DE3703903A1 (de) Elektrische anordnung mit einer mehrzahl von gleitelementen
DE19809073A1 (de) Chipmodul und Verfahren zur Herstellung einer Chipkarte
DE19738588B4 (de) Elektrisches Bauelement mit einer Umhüllung und mit einem in der Umhüllung angeordneten Anschlußbereich und Verfahren zur Herstellung eines solchen elektrischen Bauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ODS LANDIS & GYR GMBH & CO. KG, 85375 NEUFAHRN, DE

8339 Ceased/non-payment of the annual fee