DE10255520B4 - Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung - Google Patents

Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung Download PDF

Info

Publication number
DE10255520B4
DE10255520B4 DE10255520A DE10255520A DE10255520B4 DE 10255520 B4 DE10255520 B4 DE 10255520B4 DE 10255520 A DE10255520 A DE 10255520A DE 10255520 A DE10255520 A DE 10255520A DE 10255520 B4 DE10255520 B4 DE 10255520B4
Authority
DE
Germany
Prior art keywords
liquid film
semiconductor chip
electronic component
conductive particles
circuit carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10255520A
Other languages
English (en)
Other versions
DE10255520A1 (de
Inventor
Michael Bauer
Peter Strobel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10255520A priority Critical patent/DE10255520B4/de
Publication of DE10255520A1 publication Critical patent/DE10255520A1/de
Application granted granted Critical
Publication of DE10255520B4 publication Critical patent/DE10255520B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/104—Using magnetic force, e.g. to align particles or for a temporary connection during processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/105—Using an electrical field; Special methods of applying an electric potential

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Verfahren zur Herstellung von Leiterbahnen (1) für elektronische Bauteile (2, 22) mittels gefüllter Flüssigkeiten, wobei das Verfahren folgende Verfahrensschritte aufweist:
a) Erzeugen eines Flüssigkeitsfilms (3) mit einer elektrisch leitende Partikel aufweisenden Flüssigkeit auf Oberseiten (4, 18) insbesondere eines Schaltungsträgers (5) mit Halbleiterchip (10) oder eines elektronischen Bauteils (1) mit Halbleiterchip (10),
b) Strukturieren des Flüssigkeitsfilms (3) unter lokal begrenzter Einwirkung eines Magnetfeldes und/oder elektrischen Feldes auf die leitenden Partikel,
c) Entfernen des verbleibenden Flüssigkeitsfilms (7) von den Oberflächen (4,18) unter Zurücklassen der Leiterbahnstruktur (6),
d) Tempern der Leiterbahnstruktur (6) unter Verbinden der leitenden Partikel zu Leiterbahnen (1).

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von Leiterbahnen für elektronische Bauteile mittels gefüllter Flüssigkeiten und ein elektronisches Bauteil, das derartige Leiterbahnen zur Kontaktierung aufweist.
  • Ähnliche Verfahren sind aus dem Stand der Technik bekannt. Die DE 196 18 447 A1 beschreibt lithographische Verfahren für die Herstellung von Leiterbahnen, die bevorzugt Ausdehnungen im Nanometerbereich besitzen. Zur Herstellung der Leiterbahnen wird eine kolloidale Lösung mit nanometergroßen Metallverbindungen verwendet, welche als Film aufgetragen und dann entsprechend dem gewünschten Leiterbahnendesign belichtet wird.
  • In der DE 40 08 215 A1 wird der SIMIT-Effekt mesoskopischer Teilchen zur Herstellung von Leiterbahnen oberhalb einer kritischen Größe ausgenutzt, bei dem sich letztendlich nichtleitende Teilchen unter gewissen Randbedingungen in leitende umwandeln. Zur Herstellung einer Leiterbahn werden nach der DE 40 08 215 A1 die mesoskopischen, also kleinen und nichtleitenden, Teilchen mit einem isolierenden Bindemittel verpresst und in dieser Form auf eine Oberfläche aufgebracht. Danach werden mittel eines hochenergetischen Elektronenstrahls die mesoskopischen Teilchen dort aufgeschmolzen, wo die Leiterbahnen entstehen sollen.
  • In der WO 95/20820 A1 wird die Erzeugung von elektrischen anisotrop leitenden Verbindungen zwischen Kontaktanschlussflächen von zwei parallel angeordneten Leiterplatten beschrieben, wobei ferromagnetische Partikel zum Ausrichten elektrisch leitender Partikel verwendet werden. Zur Ausbildung der elektrisch anisotrop leitenden Verbindung zwischen zwei Kontaktanschlussflächen wird zuerst das Ferrofluid zwischen den beiden Trägerplatten aufgebracht und eventuell durch leichten Druck verteilt. Danach werden die im Ferrofluid durch Zuschalten eines Magnetfeldes, dessen Feldlinien senkrecht zu den beiden Trägerplatten verlaufen, parallel zu den Feldlinien in Form von Säulen angeordnet. Anschließend wird die Trägerflüssigkeit ausgehärtet und danach das Magnetfeld abgeschaltet.
  • Die DE 38 06 515 C1 beschäftigt sich nur mit einem Verfahren zur Herstellung spezieller Edelmetallpulver für die spätere Verwendung zur Herstellung der Leiterbahnen. Auf einen Herstellungsprozess für Leiterbahnen und/oder Kontaktierungen wird nicht eingegangen.
  • Die Herstellung von Leiterbahnen auf dem Schaltungsträger eines Halbleiterbauteils mittels eines photosensitiven Films und einer thermisch härtbaren elektrisch leitfähigen Paste ist aus der US 5,049,980 A bekannt.
  • Die DE 195 39 181 A1 offenbart die Herstellung von Leiterbahnen für ein Chipkartenmodul mittels Siebdruckverfahrens.
  • In der Halbleitertechnologie werden zum Kontaktieren von Kontaktflächen auf aktiven Oberseiten von Halbleiterchips mit Kontaktanschlussflächen auf Schaltungsträgern überwiegend Bondverbindungen unter Verwendung von Bonddrähten eingesetzt. Das Bonden für derartige Kontaktierungen ist zeitaufwändig und problematisch. Ein weiteres Verfahren ermöglicht eine Kontaktierung zwischen Halbleiterchip und Schaltungsträger über Flipchip-Kontakte. Bei diesem Verfahren sind die Verbindungsstellen zwischen den Flipchip-Kontakten und den Kontaktanschlußflächen durch betrieblich bedingte Scherspannungen gefährdet.
  • Aufgabe der Erfindung ist es, die Abrissgefahr zu vermindern und die Produktivität zu steigern.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Verfahren geschaffen, mit dem Leiterbahnen unmittelbar auf Oberflächen insbesondere eines Schaltungsträgers mit Halbleiterchip oder eines elektroni schen Bauteils mit Halbleiterchip realisiert werden. Dazu wird zunächst ein Flüssigkeitsfilm mit einer elektrisch leitende Partikel aufweisenden Flüssigkeit auf den Oberflächen erzeugt. Anschließend wird der Flüssigkeitsfilm unter lokal begrenzter Energiezufuhr durch lokal begrenzte Einwirkung eines Magnetfeldes und/oder elektrischen Feldes auf die leitenden Partikel und unter Bilden einer Leiterbahnstruktur aus elektrisch leitenden Partikeln der Flüssigkeit auf den Oberflächen strukturiert. Nach der Strukturierung wird der verbleibende Flüssigkeitsfilm unter Zurücklassen der Leiterbahnstruktur von den Oberflächen entfernt. Abschließend wird die Leiterbahnstruktur unter Verbinden der leitenden Partikel zu Leiterbahnen getempert.
  • Dieses Verfahren hat den Vorteil, dass flächig strukturierte Leiterbahnen auf Oberflächen eines elektronischen Bauteils mit Halbleiterchip oder eines Schaltungsträgers mit Halbleiterchip realisiert werden können, wobei elektrische Kontaktierungen und Verbindungen entstehen, die auf den Oberflächen aufliegen und von den Oberflächen gestützt werden. Beim Aufbringen einer Kunststoffgehäusemasse auf die Oberflächen sind diese Kontaktierungen keinen Belastungen ausgesetzt. Die Gefahr eines Abrisses der mit diesem Verfahren hergestellten Leiterbahnen von entsprechenden Kontaktflächen auf aktiven Oberseiten eines Halbleiterchips und von Kontaktanschlussflächen eines Schaltungsträgers insbesondere beim Verpacken in einer Kunststoffgehäusemasse ist vermindert.
  • Die Flüssigkeit kann mit ferromagnetischen Partikeln, insbesondere mit Nickelpartikeln, Eisenpartikeln oder mit Partikeln aus Legierungen dieser ferromagnetischen Materialien gefüllt sein. Unter lokal begrenzter Einwirkung eines Magnet feldes agglomerieren diese Füllstoffpartikel zu einer Leiterbahnstruktur und können anschließend nach Entfernen des ver bliebenen Flüssigkeitsfilms zu Leiterbahnen unter Einwirken einer Temperatur gesintert werden.
  • Die Flüssigkeit kann auch mit elektrisch aufladbaren metallischen Partikeln gefüllt sein, die unter lokal begrenzter Einwirkung eines elektrischen Feldes zu einer Leiterbahnstruktur agglomerieren. Auch in diesem Fall ist es möglich, dass nach Entfernen des verbliebenen Flüssigkeitsfilms die entstandenen Leiterbahnstrukturen zu Leiterbahnen gesintert werden. Derartige Verfahren haben den Vorteil, dass abhängig vom Füllgrad der Flüssigkeit, der mittleren Korngröße der leitenden Partikel und der Viskosität der Flüssigkeit die Dicke der Leiterbahnen eingestellt werden kann, so dass Leiterbahnen unter 20 μm Dicke bis zu einer Dicke im Submikrometerbereich realisiert werden können.
  • Durch lokal begrenzte Strahlungsenergiezufuhr kann die Flüssigkeit unter Zurücklassung einer Leiterbahnstruktur aus leitenden Partikeln verdampft werden. Nach Entfernen durch Abspülen oder Auflösen der verbliebenen mit leitenden Partikeln gefüllten Flüssigkeit, kann die auf den Oberflächen verbliebene Leiterbahnstruktur aus leitenden Partikeln zu Leiterbahnen verbunden werden. Zur Strahlungsenergiezufuhr kann in diesem Fall ein gescannter Laserstrahl eingesetzt werden, so dass eine frei wählbare Leiterbahnführung auf den Oberflächen möglich wird.
  • Weist der Flüssigkeitsfilm eine vernetzbare Flüssigkeit aus Makromolekülen auf, so kann durch lokal begrenzte Strahlungsenergiezufuhr der Flüssigkeitsfilm durch einen Vorvernetzungsvorgang mittels IR-Strahlung oder Wärmestrahlung strukturiert werden. Anschließend kann die nicht vernetzte Flüssigkeit abgespült oder aufgelöst werden. Beim anschließenden Tempern können die vorvernetzten Makromoleküle zersetzt, verascht oder verdampft werden. Die verbliebenen leitenden Partikel werden durch Tempern zu Leiterbahnen verbunden.
  • Das Tempern der zurückgebliebenen Leiterbahnstruktur zu Leiterbahnen kann zwischen 150°C und 350°C erfolgen, wobei die leitenden Partikel zu Leiterbahnen zusammengeschmolzen oder zu Leiterbahnen gesintert werden. Dabei kann der hohe Temperaturbereich zwischen 250°C und 350°C für Oberflächen von keramischen Schaltungsträgern mit Halbleiterchips eingesetzt werden. Untere Temperaturbereiche zwischen 150°C und 250°C werden insbesondere dann eingesetzt, wenn Leiterbahnen auf Oberflächen von Kunststoffschaltungsträgern mit eingebetteten Halbleiterchips hergestellt werden. Vorzugsweise wird in einem Temperaturbereich zwischen 180°C und 250°C getempert, um sicherzustellen, dass sich die leitenden Partikel zu Leiterbahnen verbinden.
  • Eine Vorrichtung zum Strukturieren eines Flüssigkeitsfilms bei der Durchführung des obigen Verfahrens weist einen Drehteller zur Aufnahme eines Bauteils mit einem elektrisch leitende Partikel aufweisenden Flüssigkeitsfilm. Ferner weist die Vorrichtung einen radial gegenüber dem Drehteller verschiebbaren Energieübertragungskopf mit einer Kopplungsspitze auf. Diese Kopplungsspitze ist schwebend über dem Flüssigkeitsfilm angeordnet und mit Energiezufuhr- und Energieregelungskomponenten verbunden. Mit einer derartigen Vorrichtung können Leiterbahnen realisiert werden, die eine Leiterbahnstrukturierung ermöglichen, wie sie mit Bonddrahttechniken möglich sind.
  • Eine andere Vorrichtungsvariante weist einen X-Y-Tisch zur Aufnahme eines Bauteils mit einem Flüssigkeitsfilm auf. Es ermöglicht, dass die Kopplungsspitze schwebend über dem Flüssigkeitsfilm gescannt werden kann. Mit einer derartigen Vorrichtung werden Leiterbahnstrukturen ermöglicht bei denen der Verlauf der Leiterbahnen auf den Oberflächen frei wählbar ist. Eine derartige Vorrichtung wird insbesondere zur Strukturierung des Flüssigkeitsfilms eingesetzt, wenn die lokal begrenzte Energiezufuhr mit Hilfe eines Lasers erfolgt. Bei vorvernetzbaren Flüssigkeitsfilmen kann das Strukturieren mit Vorrichtungen erfolgen, die über eine strukturierte Photomaske ultraviolettes Licht lokal begrenzt auf den Flüssigkeitsfilm durchlassen. Eine derartige Vorrichtung hat gegenüber radial zeichnenden oder rechtwinklig scannenden Vorrichtungen den Vorteil, dass mit einem Bestrahlungsvorgang durch eine Maske die gesamte Leiterbahnstruktur in einem Schritt vorbereitet werden kann.
  • Erfindungsgemäß wird ein elektronisches Bauteil, insbesondere ein Schaltungsträger, eine Chipkarte oder ein Chippackage geschaffen, die Leiterbahnen durch Sintern miteinander verbundener leitender Partikel aufweisen, wobei die Dicke der Leiterbahnen ≤ 20 μm ist. Elektronische Bauteil mit derartigen Leiterbahnen haben den Vorteil, dass sie keine Bonddrahtverbindungen aufweisen keine Kontaktierungen über Flipchip-Kontakte aufweisen und somit eine sichere Kontaktierung zwischen Kontaktflächen eines Halbleiterchips und Kontaktanschlussflächen eines Schaltungsträgers, einer Chipkarte oder eines Chippackages ermöglichen.
  • Insbesondere können die miteinander verbundenen leitenden Partikel Agglomerate von Nanopartikeln aufweisen, die Leiterbahnen von einer Dicke im Submikrometerbereich auf Oberflächen eines Schaltungsträgers, einer Chipkarte oder eines Chippackages aufweisen. Ein elektronisches Bauteil mit derart dünnen Leiterbahnen kann eine hohe Packungsdichte für die integrierten Schaltungselemente aufweisen. Vorzugsweise werden jedoch leitende Partikel mit einer mittleren Korngröße von 0,3 bis 2 μm eingesetzt, so dass elektronische Bauteile mit Leiterbahnen einer Dicke zwischen 1 μm und 10 μm realisierbar sind.
  • Das elektronische Bauteil kann einen Schaltungsträger mit eingebettetem Halbleiterchip aufweisen, wobei der Schaltungsträger eine gemeinsame Oberfläche mit der aktiven Oberseite des Halbleiterchips bildet und wobei die aus dem Flüssigkeitsfilm erzeugten Leiterbahnen Kontaktflächen des Halbleiterchips mit Kontaktanschlussflächen des Schaltungsträgers verbinden. In diesem Fall verlaufen die erzeugten Leiterbahnen in einer Ebene und müssen keine Höhenunterschiede überwinden. Deshalb lassen sich für derartige elektronische Bauteile äußerst dünne Leiterbahnen im Bereich einer Leiterbahndicke von ca. 0,2 μm bis ca. 2 μm realisieren, besonders wenn dünnviskose Flüssigkeiten einsetzbar sind.
  • Die Chipkarte kann einen aufgeklebten Halbleiterchip aufweisen, wobei sich die aus dem Flüssigkeitsfilm erzeugten Leiterbahnen über den Rand des Halbleiterchips und über einen Klebstoffmeniskus erstrecken. Die Leiterbahnen verbinden dabei Kontaktflächen des Halbleiterchips mit Kontaktanschlussflächen auf der Chipkarte unter Überwindung einer Höhendifferenz. Für derartige über Höhenstufen sich erstreckende Leiterbahnen werden Flüssigkeitsfilme mit leitenden Partikeln eingesetzt, die zähviskos sind und somit Leiterbahndicken zwischen ca. 1 μm und ca. 20 μm aufweisen.
  • Die miteinander verbundenen Partikel können ein ferromagnetisches Metall und/oder ein elektrisch leitendes Material auf weisen. Vorzugsweise weisen sie Cu, Au, Ni, Ag, Al oder Legierungen derselben auf. Derartige Metallpartikel können als Füllstoff von Flüssigkeiten besonders vorteilhaft durch lokal begrenzte Einwirkung von magnetischen oder elektrischen Feldern zu Leiterbahnen strukturiert werden. Es ergeben sich dadurch elektronische Bauteile mit sehr zuverlässigen elektrischen Kontaktierungen, die auch bei größter Belastung der Bauteile nicht von den zu verbindenden Elektroden der Halbleiterchips mit Kontaktanschlussflächen von Schaltungsträgern, Chipkarten oder Chippackages abreißen.
  • Zusammenfassend ist festzustellen, dass die in elektronischen Bauteilen und auf Chipkarten angesiedelten Chips durch die erfindungsgemäße neue Verdrahtungsart wesentlich zuverlässiger in elektronischen Bauteilen kontaktiert werden können. Dazu erfolgt die Verdrahtung mittels einer Flüssigkeit, die mit sehr feinen, elektrisch leitfähigen Partikeln gefüllt ist. Diese Flüssigkeit wird flächig auf den Träger aufgebracht. Die Partikel in der Flüssigkeit werden mittels eines elektrischen und/oder magnetischen Feldes derart strukturiert, dass die Verbindung von den Kontaktflächen des Halbleiterchips zu den Kontaktanschlussflächen des Chipträgers erfolgt. Derartige Chipträger können auch Chipkarten sein, bei denen Höhenunterschiede von den Leiterbahnen in Z-Richtung überwunden werden müssen. Durch das lokal begrenzte elektrische und/oder magnetische Feld, das auf den Flüssigkeitsfilm einwirkt, kann die gesamte Struktur bereits in einer Strukturierungsvorrichtung hinterlegt werden. Anschließend wird die Flüssigkeit beispielsweise verdampft und es bleiben die Leiterbahnstrukturen zurück.
  • Durch Tempern des Bauteils sintern die leitfähigen Partikel zusammen und es entsteht eine elektrische Verbindung zwischen Kontaktflächen des Halbleiterchips und den Kontaktanschlussflächen des Schaltungsträgers. Dabei können die elektrischen Eigenschaften der Leiterbahnen durch unterschiedliche Partikelarten in Bezug auf mittlere Korngröße und Materialart eingestellt werden.
  • Die Erfindung wird nun unter Bezugnahme auf die beiliegenden Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil gemäß einer ersten Ausführungsform der Erfindung vor einem Verpacken in eine Kunststoffgehäusemasse,
  • 2 zeigt eine Draufsicht auf eine Hälfte des elektronischen Bauteils gemäß 1,
  • 3 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil gemäß einer zweiten Ausführungsform der Erfindung vor dem Verpacken in ein Kunststoffgehäuse,
  • 4 zeigt eine Prinzipskizze eines Teils einer Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens,
  • 5 zeigt eine schematische Draufsicht auf einen Flüssigkeitsfilm mit Aktivierungsspuren für eine Leiterbahnstruktur.
  • 6 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil gemäß einer dritten Ausführungsform der Erfindung mit einer prinzipiellen Struktur und Anordnung einer Strukturierungseinheit.
  • 7 zeigt eine schematische Draufsicht auf einen Flüssigkeitsfilm mit Aktivierungsspuren, die von der in 6 gezeigten Strukturierungseinheit erzeugt werden.
  • 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 2 gemäß einer ersten Ausführungsform der Erfindung vor einem Verpacken in eine Kunststoffgehäusemasse. Das elektronische Bauteil 2 hat einen Schaltungsträger 5 mit einer Oberseite 4 und einer Unterseite 16, die gleichzeitig die Unterseite des elektronischen Bauteils 2 ist. Auf der Unterseite 16 des Schaltungsträgers 5 sind Außenkontakte 17 des elektronischen Bauteils 2 angeordnet. Die Außenkontakte 17 sind über nicht gezeigte Umverdrahtungsleitungen und nicht gezeigte Durchkontakte mit Kontaktanschlussflächen 12 auf der Oberseite 4 verbunden. In dem Schaltungsträger 5 ist ein Halbleiterchip 10 derart eingebettet, dass seine aktive Oberseite 18 bündig mit der Oberseite 4 des Schaltungsträgers 5 ist, so daß dieser Verbundkörper aus Halbleiterchip 10 und Schaltungsträger 5 eine gemeinsame Oberfläche aus den Oberseiten 4 und 18 aufweist.
  • Auf der aktiven Oberseite 18 des Halbleiterchips 10 sind Kontaktflächen 11 angeordnet, die über nicht gezeigte Leiterbahnen des Halbleiterchips mit Elektroden nicht gezeigter integrierter Schaltungen der aktiven Oberseite 18 des Halbleiterchips 10 verbunden sind. Die Kontaktflächen 11 sind mit den Kontaktanschlussflächen 12 über Leiterbahnen 1 einer Dicke d von ca. 1,5 μm verbunden. Diese Leiterbahnen 1 weisen durch Sintern miteinander verbundene leitende Partikel aus ferro magnetischem Nickel auf. Diese Partikel wurden zuvor in einem nicht gezeigten Flüssigkeitsfilm, der mit den Nickelpartikeln gefüllt war, mit Hilfe eines magnetischen Feldes zu der im Querschnitt gezeigten Leiterbahnstruktur agglomeriert, bevor die Leiterbahnstruktur aus agglomerierten Nickelpartikeln bei einer Temperatur von 230°C zu den in 1 gezeigten Leiterbahnen 1 verdichtet wurde. Somit ersetzen die Leiterbahnen 1 zwischen den Kontaktflächen 11 des Halbleiterchips 10 und den Kontaktanschlussflächen 12 des Schaltungsträgers 5 die üblicherweise vor dem Verpacken in einer Kunststoffgehäusemasse erforderlichen Bondverbindungen über Bonddrähte.
  • Da diese Leiterbahnen 1 auf einer vollkommen ebenen Oberfläche erzeugt werden, ist es möglich, eine dünnflüssige, niederviskose, mit leitenden Partikeln gefüllte Flüssigkeit einzusetzen. Deshalb ist es möglich, Leiterbahnen 1 mit einer derart geringen Dicke d von 1,5 μm, wie in diesem ersten Ausführungsbeispiel dargestellt, zu verwirklichen.
  • 2 zeigt eine Draufsicht auf eine Hälfte des elektronischen Bauteils 2 gemäß 1. Die Leiterbahnen 1 erstrecken sich von Kontaktanschlussflächen 12 auf der Oberseite 4 des Schaltungsträgers 5 bis zu Kontaktflächen 11 auf der aktiven Oberseite 18 des Halbleiterchips 10, der in den Schaltungsträger 5 derart eingebettet ist, dass die Oberseite 4 und die Oberseite 18 eine gemeinsame Oberfläche bilden. Dabei sind die Leiterbahnen 1 wie Bonddrähte angeordnet, jedoch liegen sie flach auf der Oberseite 4 beziehungsweise der Oberseite 18. Diese Verbindungen können beim anschließenden Verpacken des elektronischen Bauteils 2 in eine Kunststoffgehäusemasse nicht verschoben werden, so dass die Gefahr des Abrisses der Leiterbahnen 1 von den Kontaktflächen 11 beziehungsweise den Kontaktanschlussflächen 12 vermindert ist.
  • 3 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 22 gemäß einer zweiten Ausführungsform der Erfindung vor dem Verpacken des Bauteils 22 in eine Kunststoffgehäusemasse. Komponenten mit gleichen Funktionen wie in den 1 und 2 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Ein Unterschied zwischen der ersten und der zweiten Ausführungsform der Erfindung besteht darin, dass der Halbleiterchip 10 nicht in den Schaltungsträger 5 eingebettet ist, sondern vielmehr auf die Oberfläche 4 des Schaltungsträgers 5 aufgeklebt ist. An den Rändern 14 des Halbleiterchips 10 hat sich ein Klebstoffmeniskus 15 ausgebildet. Die aus elektrisch leitenden Partikeln gesinterten Leiterbahnen 1 erstrecken sich von den Kontaktanschlussflächen 12 über die Oberseite 4 und den Meniskus 15 und auf die aktive Oberseite 18 zu den Kontaktflächen 11 des Halbleiterchips 10. Dabei wird eine Höhenunterschied zwischen den Oberseiten 4 und 18 überwunden.
  • Bei der zweiten Ausführungsform gemäß 3 wird gezeigt, dass bei ausreichender zähflüssiger oder hochviskoser Flüssigkeit, die mit geladenen Partikeln gefüllt ist, auch Leiterbahnen realisiert werden, die sich über Höhenunterschiede erstrecken. Entsprechend ist die Leiterbahndicke d aufgrund der hohen Viskosität der Ausgangsflüssigkeit zur Bildung derartige Leiterbahnen 1 größer als bei der ersten Ausführungsform der Erfindung und liegt wie in 3 gezeigt im Bereich von ca. 3 bis ca. 8 μm.
  • 4 zeigt eine Prinzipskizze eines Teils einer Vorrichtung zur Durchführung des erfindungsgemäßen Verfahrens. Dieses Teil der Vorrichtung besteht im wesentlichen aus einem Tragarm 19, der in den Pfeilrichtungen E und F verschiebbar ist und der einen Energieübertragungskopf 8 mit einer Kopplungsspitze 9 trägt. In dieser Ausführungsform der Erfindung besteht der Energieübertragungskopf 8 aus einem Permanentmagneten 20, der zur Kopplungsspitze 9 hin verjüngt ist. Der Tragarm 19 kann mit dem Energieübertragungskopf 8 in Pfeilrichtung C abgesenkt werden und in Pfeilrichtung B abgehoben werden, so dass eine genaue Einstellung über einem Flüssigkeitsfilm, der mit ferromagnetischen Partikeln gefüllt ist, möglich ist.
  • Eine nicht gezeigte Oberfläche, die den Flüssigkeitsfilm trägt, kann auf einem nicht gezeigten Drehteller unter der Kopplungsspitze 9 von einer Position zu einer nächsten Position gedreht werden. Somit sind durch Verschieben des Tragarms 19 in Pfeilrichtung E und F radial verlaufende Aktivierungsspuren in einer mit ferromagnetischen Partikeln gefüllten Flüssigkeit möglich. Beim gleichzeitigen Verschieben in E- oder F-Richtung des Tragarmes 19 und unter Drehen des nicht gezeigten Drehtellers entstehen spiralförmige Leiterbahnen, wie sie für Induktionsspulen verwendbar sind.
  • 5 zeigt eine schematische Draufsicht auf einen Flüssigkeitsfilm 3 mit Aktivierungsspuren 21 für eine Leiterbahnstruktur 6. Diese Aktivierungsspuren 21 wurden in einem Flüssigkeitsfilm 3 mit einer Vorrichtung, wie sie teilweise in 4 gezeigt wird, verwirklicht, wobei der Drehteller schrittweise gedreht wurde, und der in 4 gezeigte Tragarm in Richtung E und F verschoben wurde. Beim Verdrehen des in 4 nicht gezeigten Drehtellers wurde der in 4 gezeigte Tragarm 19 in Pfeilrichtung B abgehoben und bei stehendem Drehteller in Pfeilrichtung C abgesenkt und in Pfeilrichtung E oder F verschoben. Nach dem Aufbringen und Aktivieren des Flüssigkeitsfilms 3 wird der nicht aktivierte und verbleibende Flüssigkeitsfilm 7 von der Oberseite 4 in diesem Fall durch Verdampfen entfernt, so dass lediglich die Leiterbahnstrukturen auf der Oberseite 4 verbleiben. Diese Leiterbahnstrukturen wird bei Temperaturen zwischen 150°C und 350°C zu Leiterbahnen 1 gesintert.
  • 6 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 33 gemäß einer dritten Ausführungsform der Erfindung. Diese dritte Ausführungsform der Erfindung gemäß 6 unterscheidet sich von den ersten beiden Ausführungsformen gemäß den 1 und 3, dadurch, dass die durch Aktivierung von Partikeln in einem Flüssigkeitsfilm erzeugten Aktivierungsspuren 21 nicht nur auf der Oberseite 4 des Schaltungsträgers 5 angeordnet sind, sondern sich auch über die Randseiten 25 des Schaltungsträgers 5 und auf der Unterseite 16 des Schaltungsträgers 5 erstrecken. Nach einer derartigen Aktivierung und einer anschließenden Sinterung werden somit Leiterbahnen 1 realisiert, die sich von der aktiven Oberseite 18 des Halbleiterchips 10 über die Oberseite 4 des Schaltungsträgers 5 sowie über die Randseite 25 und die Unterseite 16 des Schaltungsträgers 5 erstrecken.
  • Eine derartige Leiterbahnstruktur wird dadurch vorbereitet, dass der Schaltungsträger 5 mit seinen Randseiten 25 in eine Flüssigkeit mit entsprechenden Partikeln unter Beschichten mindestens eines Teils der Unterseite 16 und der gesamten Oberseite 4 eingetaucht wird. Nach dem Tauchvorgang ist der Schaltungsträger 5 mit seinem eingebetteten Halbleiterchip 10 zunächst auf den jeweils in die Flüssigkeit eingetauchten Rändern von der Flüssigkeit vollständig abgedeckt. Nach Aktivierung der Aktivierungsspuren 21 durch die in 6 schematisch gezeigte Strukturierungseinheit 23 kann der Flüssig keitsfilm, soweit er nicht der Herstellung von Leiterbahnen 1 dient, entfernt werden.
  • Mit einer derartigen Strukturierungseinheit 23 ist es praktisch möglich Leiterbahnen zu realisieren, die den Schaltungsträger 5 in den Randbereichen 25 umgeben, womit Kontaktflächen 11 auf der aktiven Oberseite 18 des Halbleiterchips 10 mit Außenkontakten 17 des Bauelements 33 auf der Unterseite 16 des Schaltungsträgers 5 ohne Bereitstellen in dem Schaltungsträger 5 von Durchkontakten verbunden werden können.
  • Dazu hat die Strukturierungseinheit 23 einen Oberschenkel 26, welcher der Oberseite 4 des Schaltungsträgers 5 gegenübersteht, einen Unterschenkel 27 der Unterseite 16 des Schaltungsträgers 5 gegenübersteht und einen Randschenkel 28 der dem Rand 25 des Schaltungsträgers gegenüber angeordnet ist. Im Querschnitt weist die Strukturierungseinheit 23 eine U-Form aus, wobei der Abstand der Strukturierungseinheit zu Oberseite 4, Unterseite 16 und Randseite 25 des Schaltungsträgers 5 nahezu gleich groß ist. Jeder Schenkel 26, 27 und 28 weist eine Energieübertragungskante 24 auf, die in Richtung auf den Schaltungsträger 5 eine Spitze bildet. Nach dem Aktivieren einer ersten Leiterbahn 1 wird die Strukturierungseinheit 23 in Pfeilrichtung E bewegt und anschließend in Pfeilrichtung G oder H zur nächsten Position einer Leiterbahn verschoben. Danach wird die Strukturierungseinheit 23 in Pfeilrichtung F in die nächste Position eingebracht. Somit entstehen rechtwinklig zum Rand 25 auf der Oberseite 4 und der Unterseite 16 des Schaltungsträgers 5 Aktivierungsspuren 21.
  • 7 zeigt eine schematische Draufsicht auf einen Flüssigkeitsfilm 3 mit Aktivierungsspuren 21, die von der in 6 gezeigten Strukturierungseinheit 23 erzeugt wurden. Der Flüssigkeitsfilm 3 ist dabei durch Eintauchen des Halbleiterchips 10 zusammen mit dem Schaltungsträger 5 in eine mit Partikeln gefüllte Flüssigkeit entstanden. Dabei wird nicht nur die Oberseite 4 des Schaltungsträgers 5 und die Oberseite 18 des Halbleiterchips 10 mit Flüssigkeit benetzt, sondern auch die Randseiten 25 und Teile der Unterseite sind durch das Eintauchen in eine Flüssigkeit mit einem entsprechenden Flüssigkeitsfilm bedeckt. Somit können sich nach der Aktivierung durch die Strukturierungseinheit 23 Aktivierungsspuren 21 in dem Flüssigkeitsfilm 3 bilden, die den Schaltungsträger 5 von der Oberseite 4 zu der hier nicht gezeigten Unterseite umgeben, so dass beim Sintern im Bereich der Aktivierungsspuren 21 Leiterbahnen gebildet werden, die die Kontaktflächen 11 auf der aktiven Oberseite 18 des Halbleiterchips 10 mit entsprechenden hier nicht zu sehenden Außenkontakten auf der Unterseite des Schaltungsträgers 5 verbinden. Die hier gezeigten Aktivierungsspuren 21 sind gradlinig und verlaufen rechtwinklig zur Randseite 25 des Schaltungsträgers 5, was durch eine Bewegung der Strukturierungseinheit 25 die in 6 gezeigt wird in den Pfeilrichtungen E und F ermöglicht wird.
    • 1
    Leiterbahnen
    2
    elektronisches Bauteil
    3
    Flüssigkeitsfilm
    4
    Oberseite
    5
    Schaltungsträger
    6
    Leiterbahnstruktur
    7
    verbleibender Flüssigkeitsfilm
    8
    Energieübertragungskopf
    9
    Kopplungsspitze
    10
    Halbleiterchip
    11
    Kontaktfläche des Halbleiterchips
    12
    Kontaktanschlussfläche
    13
    Chipkarte
    14
    Rand des Halbleiterchips
    15
    Klebstoffmeniskus
    16
    Unterseite
    17
    Außenkontakte des Bauelements
    18
    aktive Oberseite
    19
    Tragarm
    20
    Permanentmagnet
    21
    Aktivierungsspuren
    22
    elektronisches Bauteil
    23
    Strukturierungseinheit
    24
    Energieübertragungskante
    25
    Randseite des Schaltungsträgers
    26
    Oberschenkel der Strukturierungseinheit
    27
    Unterschenkel der Strukturierungseinheit
    28
    Randschenkel der Strukturierungseinheit
    33
    elektronisches Bauteil
    a
    Abstand
    d
    Dicke der Leiterbahnen
    A-H
    Pfeilrichtungen

Claims (11)

  1. Verfahren zur Herstellung von Leiterbahnen (1) für elektronische Bauteile (2, 22) mittels gefüllter Flüssigkeiten, wobei das Verfahren folgende Verfahrensschritte aufweist: a) Erzeugen eines Flüssigkeitsfilms (3) mit einer elektrisch leitende Partikel aufweisenden Flüssigkeit auf Oberseiten (4, 18) insbesondere eines Schaltungsträgers (5) mit Halbleiterchip (10) oder eines elektronischen Bauteils (1) mit Halbleiterchip (10), b) Strukturieren des Flüssigkeitsfilms (3) unter lokal begrenzter Einwirkung eines Magnetfeldes und/oder elektrischen Feldes auf die leitenden Partikel, c) Entfernen des verbleibenden Flüssigkeitsfilms (7) von den Oberflächen (4,18) unter Zurücklassen der Leiterbahnstruktur (6), d) Tempern der Leiterbahnstruktur (6) unter Verbinden der leitenden Partikel zu Leiterbahnen (1).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Strukturieren des Flüssigkeitsfilms (3) unter Verdampfen von flüssigen Anteilen und/oder unter Vernetzen von Makromolekül-Anteilen des Flüssigkeitsfilms (3) erfolgt.
  3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der verbleibende Flüssigkeitsfilm (3) von der Oberfläche abgespült, abgeschleudert und/oder aufgelöst wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterbahnstruktur (6) nach Entfernen des verbleibenden Flüssigkeitsfilms (7) bei Temperaturen zwischen 150°C und 350°C vorzugsweise zwischen 180°C und 250°C getempert wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterbahnen (1) durch Sintern der leitenden Partikel gebildet werden.
  6. Elektronisches Bauteil, das nach dem Verfahren nach einem der Ansprüche 1 bis 5 hergestellt ist, wobei die Leiterbahnen (1) durch Sintern miteinander verbundene leitende Partikel aufweisen.
  7. Elektronisches Bauteil nach Anspruch 6, wobei das elektronische Bauteil als Schaltungsträger (5), Chipkarte (13) oder Chippackage ausgebildet ist.
  8. Elektronisches Bauteil nach Anspruch 6 oder 7, wobei in den Schaltungsträger (5) ein Halbleiterchip (10) eingebettet ist, der mit dem Schaltungsträger (5) eine gemeinsame Oberfläche (4) bildet, auf der die aus dem Flüssigkeitsfilm (3) erzeugten Leiterbahnen (1) Kontaktflächen (11) des Halbleiterchips (10) mit Kontaktanschlußflächen (12) des Schaltungsträgers (5) verbinden.
  9. Elektronisches Bauteil nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Chipkarte (13) einen aufgeklebten Halbleiterchip (10) aufweist, wobei sich die aus dem Flüssigkeitsfilm (3) erzeugten Leiterbahnen (1) über den Rand (14) des Halbleiterchips (10) und den Klebstoffmeniskus (15) erstrecken und Kontaktflächen (11) des Halbleiterchips (10) mit Kontaktanschlußflächen (12) auf der Chipkarte (13) verbinden.
  10. Elektronisches Bauteil nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass die miteinander verbundenen Partikel ein ferromagnetisches Metall und/oder ein elektrisch leitendes Metall, vorzugsweise Cu, Au, Ni, Ag, Al oder Legierungen derselben aufweisen.
  11. Elektronisches Bauteil nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass die miteinander verbundenen Partikel Agglomerate von Nanopartikeln aufweisen.
DE10255520A 2002-11-28 2002-11-28 Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung Expired - Fee Related DE10255520B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10255520A DE10255520B4 (de) 2002-11-28 2002-11-28 Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10255520A DE10255520B4 (de) 2002-11-28 2002-11-28 Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung

Publications (2)

Publication Number Publication Date
DE10255520A1 DE10255520A1 (de) 2004-06-17
DE10255520B4 true DE10255520B4 (de) 2007-12-27

Family

ID=32318754

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10255520A Expired - Fee Related DE10255520B4 (de) 2002-11-28 2002-11-28 Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung

Country Status (1)

Country Link
DE (1) DE10255520B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311118A (ja) * 2004-04-22 2005-11-04 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置、並びに電子機器
US8362617B2 (en) * 2008-05-01 2013-01-29 Infineon Technologies Ag Semiconductor device
US8784952B2 (en) * 2011-08-19 2014-07-22 Earthone Circuit Technologies Corporation Method of forming a conductive image on a non-conductive surface

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3806515C1 (de) * 1988-03-01 1989-07-20 Du Pont De Nemours (Deutschland) Gmbh, 4000 Duesseldorf, De
US5049980A (en) * 1987-04-15 1991-09-17 Kabushiki Kaisha Toshiba Electronic circuit device and method of manufacturing same
DE4008215A1 (de) * 1990-03-15 1991-09-19 Daimler Benz Ag Basismaterial zur erzeugung von elektrischen leitstrukturen
WO1995020820A1 (en) * 1994-01-27 1995-08-03 Loctite (Ireland) Limited Compositions and methods for providing anisotropic conductive pathways and bonds between two sets of conductors
DE19539181A1 (de) * 1995-10-20 1997-04-24 Ods Gmbh & Co Kg Chipkartenmodul sowie entsprechendes Herstellungsverfahren
DE19618447A1 (de) * 1996-05-08 1997-11-20 Studiengesellschaft Kohle Mbh Lithographisches Verfahren zur Erzeugung von Nanostrukturen auf Oberflächen

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049980A (en) * 1987-04-15 1991-09-17 Kabushiki Kaisha Toshiba Electronic circuit device and method of manufacturing same
DE3806515C1 (de) * 1988-03-01 1989-07-20 Du Pont De Nemours (Deutschland) Gmbh, 4000 Duesseldorf, De
DE4008215A1 (de) * 1990-03-15 1991-09-19 Daimler Benz Ag Basismaterial zur erzeugung von elektrischen leitstrukturen
WO1995020820A1 (en) * 1994-01-27 1995-08-03 Loctite (Ireland) Limited Compositions and methods for providing anisotropic conductive pathways and bonds between two sets of conductors
DE19539181A1 (de) * 1995-10-20 1997-04-24 Ods Gmbh & Co Kg Chipkartenmodul sowie entsprechendes Herstellungsverfahren
DE19618447A1 (de) * 1996-05-08 1997-11-20 Studiengesellschaft Kohle Mbh Lithographisches Verfahren zur Erzeugung von Nanostrukturen auf Oberflächen

Also Published As

Publication number Publication date
DE10255520A1 (de) 2004-06-17

Similar Documents

Publication Publication Date Title
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
EP1716595B1 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE69431023T2 (de) Halbleiteraufbau und Verfahren zur Herstellung
WO2004015770A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
WO2005104226A2 (de) Verfahren zur herstellung von durchkontaktierungen durch eine kunststoffmasse und halbleiterbauteil mit derartigen durchkontaktierungen
DE112007003208T5 (de) Ein Halbleitergehäuse
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
EP0592938B1 (de) Verfahren zur Montage und Kontaktierung von elektronischen Bauelementen auf einem isolierenden Träger
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
DE10255520B4 (de) Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
WO2024061689A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE102005007643A1 (de) Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat
DE4327560A1 (de) Verfahren zum Kontaktieren von Leiterbahnanordnungen und Kontaktanordnung
DE19531970A1 (de) Verfahren zur Herstellung einer Verbindung zwischen zumindest zwei elektrischen Leitern, von denen einer auf einem Trägersubstrat angeordnet ist
DE19630593C2 (de) Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung
DE102009040176B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE4334715B4 (de) Verfahren zur Montage von mit elektrischen Anschlüssen versehenen Bauteilen
DE19841996B4 (de) Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE10133959B4 (de) Elektronisches Bauteil mit Halbleiterchip
WO2022233716A1 (de) Kartenförmiger datenträger sowie halbzeug und kontaktlayout dafür, und verfahren zur herstellung derselben
DE102010041917B4 (de) Schaltungsanordnung und Verfahren zu deren Herstellung
DE102021115974A1 (de) Verfahren zum Herstellen einer kupferbasierten, elektrisch leitfähigen Kontaktfläche

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee