DE102021115974A1 - Verfahren zum Herstellen einer kupferbasierten, elektrisch leitfähigen Kontaktfläche - Google Patents

Verfahren zum Herstellen einer kupferbasierten, elektrisch leitfähigen Kontaktfläche Download PDF

Info

Publication number
DE102021115974A1
DE102021115974A1 DE102021115974.1A DE102021115974A DE102021115974A1 DE 102021115974 A1 DE102021115974 A1 DE 102021115974A1 DE 102021115974 A DE102021115974 A DE 102021115974A DE 102021115974 A1 DE102021115974 A1 DE 102021115974A1
Authority
DE
Germany
Prior art keywords
copper
metallization
electronic component
contact surface
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021115974.1A
Other languages
English (en)
Inventor
Frank Osterwald
Jacek Rudzki
Martin Becker
Ronald Eisele
Stefan Söhl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danfoss Silicon Power GmbH
Original Assignee
Danfoss Silicon Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Danfoss Silicon Power GmbH filed Critical Danfoss Silicon Power GmbH
Priority to DE102021115974.1A priority Critical patent/DE102021115974A1/de
Publication of DE102021115974A1 publication Critical patent/DE102021115974A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/0332—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05699—Material of the matrix
    • H01L2224/05794—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/057 - H01L2224/05791
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05838—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05847—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Powder Metallurgy (AREA)

Abstract

Verfahren zum Herstellen einer kupferbasierten, elektrisch leitfähigen Kontaktfläche (10) auf einer Metallisierung (20) eines elektronischen Bauelements (30), gekennzeichnet durch die Schritte: Drucken einer kupferbasierten Sinterpaste auf wenigstens einer Teilfläche der Metallisierung (20) des elektronischen Bauelements (30); und Sintern der kupferbasierten Sinterpaste unter Ausbildung einer mit der Metallisierung (20) verbundenen, elektrisch leitfähigen Kontaktfläche (10).

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer kupferbasierten, elektrisch leitfähigen Kontaktfläche auf einer Metallisierung eines elektronischen Bauelements.
  • Zur Kontaktierung elektronischer Bauelemente wird häufig auf das Drahtbonden zurückgegriffen. Mit steigenden Anforderungen an die Effizienz und Zuverlässigkeit der verwendeten Komponenten sind der Verwendung von üblicherweise aus Aluminium bestehenden Bonddrähte speziell in der Leistungselektronik Grenzen gesetzt. Um die Zuverlässigkeit der oberseitigen Kontaktierung eines Chips zu erhöhen, wird daher auf Bonddrähte aus Kupfer zurückgegriffen. Allerdings besitzt Kupfer im Vergleich zu Aluminium eine wesentlich höhere Härte, die zu erheblichen Problemen beim Drahtbonden mit den meisten am Markt etablierten Chiptechnologien führt: zum einen lässt sich der harte Kupferdraht nur schwer auf den gängigen Chipmetallisierungen bonden - zum anderen wird die empfindliche Chipoberseite während des Bondprozesses stark belastet und kann daher auch beschädigt werden.
  • Eine bekannte Lösung zur Kontaktierung empfindlicher metallisierter Oberflächen von elektronischen Bauelementen besteht nun darin, einen vorgeformten, aus einer dünnen Folie bestehenden Metallformkörper aus hochreinem Kupfer mittels einer Silber-Sinterschicht an die Metallisierung des elektronischen Bauelements anzubinden. Dieser Kupfer-Metallformkörper schützt das elektronische Bauelement vor den höheren, für die Kontaktierung mit Kupferdrähten erforderlichen Bondkräften. Gleichzeitig verteilt der Metallformkörper die durch den Stromfluss durch das elektronische Bauelement entstehende Wärme gleichmäßiger auf die Chipfläche und reduziert lokale Temperaturspitzen. Der Stromfluss wird ebenso gleichmäßig über fast die gesamte Kontaktfläche verteilt und verbessert die Kurzschlussfestigkeit.
  • Die Ausbildung eines Oberseitenkontakts mittels des Metallformkörpers, die insbesondere zur Produktion von hochzuverlässigen Automotive Modulen zum Einsatz kommen, erfolgt durch Bestücken einer sinterbaren Halbleiteroberfläche mit einem Kupfer-Metallformkörper und darauffolgendes Sintern des aus Substrat, Chip und Metallformkörper gebildeten Stapels, wobei mittels der aus Silber (Ag) gebildeten Zwischenschichten jeweils eine stoffschlüssige Verbindung der Fügepartner entsteht.
  • Der Nachteil dieses bekannten Verfahrens besteht in einem (logistisch) aufwändigen und komplexen Bestückungsprozess, der nicht nur das Applizieren einer Sinterpaste beinhaltet, sondern auch mit dem Risiko von Silberkontaminationen auf Grund vagabundierender Silberpartikel einhergeht. Darüber hinaus ist es mit diesem Verfahren ausschließlich möglich, die Kontaktierung mittels eines Metallformkörpers nur auf einem Oberseitenpotential (Emitter, Source) vorzunehmen, wobei Gate-Kontakte überhaupt nicht berücksichtigt werden - für dieses ist weiterhin eine Kontaktierung mittels eines Aluminium-Gate-Drahts erforderlich.
  • Aufgabe der Erfindung ist es daher, ein die Vorteile eines Metallformkörpers nutzendes Herstellungsverfahren insbesondere einer Oberseitenkontaktierung eines elektronischen Bauelements zu schaffen, dass einfach durchzuführen und wenig arbeitsaufwändig ist.
  • Diese Aufgabe wird erfindungsgemäß durch das Verfahren mit den Merkmalen von Anspruch 1 gelöst. Die Unteransprüche geben vorteilhafte Ausgestaltungen der Erfindung wieder.
  • Die Grundidee der vorliegenden Erfindung besteht darin, den herkömmlich zur Ausbildung einer Kontaktfläche verwendeten vorgeformten Metallformkörper durch einen unmittelbar auf der Metallisierung eines elektronischen Bauelements mittels eines Druckprozesses geschaffenen Metallformkörper zu ersetzen. Speziell wird hierfür eine Kupfer-Sinterpaste unmittelbar auf dem elektronischen Bauelement, beispielsweise der Metallisierung eines Halbleiters gedruckt, die in einem sich daran anschließenden Sinterprozess verdichtet wird. Unter Druck und Temperatur versbindet sich die ursprünglich pastöse Kupferschicht während des Sintervorgangs robust mit der sinterbaren Oberseite der Metallisierung des elektronischen Bauelements.
  • Andere Verfahren, die im Rahmen der vorliegenden Erfindung untersucht wurden, speziell das Kaltgasspritzen, erzeugten Kupferschichten mit einer hohen Porosität, die aufgrund punktueller Oberseitenbelastungen beim Bonden zu Brüchen in der Kupferschicht geführt haben. Sowohl ein stabiler Bondprozess als auch eine robuste Anbindung waren durch das Kaltgasspritzen nicht möglich.
  • Auch ein Versuch, direkt auf gedruckte Silber-Sinterpads auf der Oberseite der Halbleiter zu bonden, war für eine industrielle Fertigung nicht tauglich, da das Bonden auf der relativ weichen Silberschicht nicht prozesssicher zu realisieren war. Außerdem sind die hohen Materialkosten einer Silberschicht aus Sicht einer industriellen Fertigung ökonomisch.
  • Die Verwendung von direkt auf die Metallisierung von elektronischen Bauelementen gedruckten kupferbasierten Sinterpasten als Alternative zum vorgefertigten Metallformkörper führt nach dem Sintern zu reproduzierbaren Pads mit vorbestimmter Oberflächengeometrie, Dicke und Porosität, die den Anforderungen an eine Oberseitenkontaktierung speziell mit Kupferdrähten gerecht wird.
  • Erfindungsgemäß wird also ein Verfahren zum Herstellen einer kupferbasierten, elektrisch leitfähigen Kontaktfläche auf einer Metallisierung eines elektronischen Bauelements vorgeschlagen, mit den Schritten: Drucken einer kupferbasierten Sinterpaste auf wenigstens einer Teilfläche der Metallisierung des elektronischen Bauelements; und Sintern der kupferbasierten Sinterpaste unter Ausbildung einer mit der Metallisierung verbundenen, elektrisch leitfähigen Kontaktfläche.
  • Das für das Drucken angewendete Verfahren ist bevorzugt ein Siebdruckverfahren. Durch das Siebdruckverfahren ist es speziell ermöglicht, sehr präzise Layouts zu drucken, die dann direkt die kupferbasierten, elektrisch leitfähigen Kontaktflächen auf den relevanten Halbleiteroberflächen darstellen. Man könnte die Form der Kupferkontaktflächen (Cu-Pads) auf dem Halbleiter beliebig gestalten, so dass man insbesondere Materialersparnisse durch kleine partielle Pads realisieren könnte. Ebenso ist es möglich, kleine Gate-Kontaktflächen zu drucken, um dann mit demselben Kupferdraht den Kontakt zu schließen, der für den Emitter Anwendung findet.
  • Speziell ist das erfindungsgemäße Verfahren besonders zur Herstellung von Halbleitermodulen geeignet, sodass das elektronische Bauelement bevorzugt ein Halbleiter ist. In diesem Fall bildet die Metallisierung des Halbleiters bzw. die erfindungsgemäß hergestellte Kontaktfläche bevorzugt einen Emitterkontakt oder einen Gatekontakt aus.
  • Durch den Druck beim Sintern lässt sich eine sehr geringe Porosität realisieren, sodass die Schicht in Abhängigkeit der Schichtstärke als Fundament beim Kupferbonden geeignet ist. Bevorzugt beträgt die Dicke der gesinterten kupferbasierten Sinterpaste hierfür 100 bis 150 µm.
  • Ein besonders vorteilhafter Aufbau wird dann erreicht, wenn auch die Metallisierung des elektronischen Bauelements aus Kupfer besteht. Dabei kann die Metallisierung des elektronischen Bauelements bevorzugt durch Bedampfen oder durch Sputtern gefertigt sein.
  • Die Erfindung wird im Folgenden anhand von in der beigefügten Zeichnung dargestellten, besonders bevorzugt ausgestalteten Ausführungsbeispielen näher erläutert.
  • 1 zeigt sechs Draufsichten auf sechs verschiedene Ausführungsbeispiele gemäß dem Verfahren der vorliegenden Erfindung hergestellter elektronischer Bauelemente. Die elektronischen Bauelemente 30 sind als Halbleiter ausgebildet und weisen auf deren oberen Oberfläche eine Metallisierung 20 auf, die insbesondere aus Kupfer (Cu) gebildet ist. Auf dieser Metallisierung 20 ist eine gedruckte und darauf gesinterte Silberpaste angeordnet, die die mit der Metallisierung 20 verbundene, elektrisch leitfähige Kontaktfläche 10 zur Kontaktierung des Halbleiters 30 ausbildet. Wie 1 zeigt, können unterschiedliche für die Ausbildung der Kontaktfläche 10 unterschiedliche Formen und Größen realisiert werden.

Claims (8)

  1. Verfahren zum Herstellen einer kupferbasierten, elektrisch leitfähigen Kontaktfläche (10) auf einer Metallisierung (20) eines elektronischen Bauelements (30), gekennzeichnet durch die Schritte: - Drucken einer kupferbasierten Sinterpaste auf wenigstens einer Teilfläche der Metallisierung (20) des elektronischen Bauelements (10); und - Sintern der kupferbasierten Sinterpaste unter Ausbildung einer mit der Metallisierung (20) verbundenen, elektrisch leitfähigen Kontaktfläche (10).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das für das Drucken angewendete Verfahren ein Siebdruckverfahren ist.
  3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das elektronische Bauelement (30) ein Halbleiter ist.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Kontaktfläche (10) einen Emitterkontakt ausbildet.
  5. Verfahren nach einem der Ansprüche 3 und 4, dadurch gekennzeichnet, dass die Kontaktfläche (10) einen Gatekontakt ausbildet.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dicke der gesinterten kupferbasierten Sinterpaste 100 bis 150 µm beträgt.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Metallisierung (20) des elektronischen Bauelements (30) aus Kupfer besteht.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Metallisierung (20) des elektronischen Bauelements (30) durch Bedampfen oder durch Sputtern gefertigt ist.
DE102021115974.1A 2021-06-21 2021-06-21 Verfahren zum Herstellen einer kupferbasierten, elektrisch leitfähigen Kontaktfläche Pending DE102021115974A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102021115974.1A DE102021115974A1 (de) 2021-06-21 2021-06-21 Verfahren zum Herstellen einer kupferbasierten, elektrisch leitfähigen Kontaktfläche

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021115974.1A DE102021115974A1 (de) 2021-06-21 2021-06-21 Verfahren zum Herstellen einer kupferbasierten, elektrisch leitfähigen Kontaktfläche

Publications (1)

Publication Number Publication Date
DE102021115974A1 true DE102021115974A1 (de) 2022-12-22

Family

ID=84283778

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021115974.1A Pending DE102021115974A1 (de) 2021-06-21 2021-06-21 Verfahren zum Herstellen einer kupferbasierten, elektrisch leitfähigen Kontaktfläche

Country Status (1)

Country Link
DE (1) DE102021115974A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015100665A1 (de) 2014-01-24 2015-07-30 Infineon Technologies Ag Verfahren zum Erzeugen einer Kupferschicht auf einem Halbleiterkörper unter Verwendung eines Druckprozesses
DE102015200506A1 (de) 2015-01-15 2016-07-21 Robert Bosch Gmbh Verfahren zur Herstellung einer bondbaren Metallisierung und korrespondierende bondbare Metallisierung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015100665A1 (de) 2014-01-24 2015-07-30 Infineon Technologies Ag Verfahren zum Erzeugen einer Kupferschicht auf einem Halbleiterkörper unter Verwendung eines Druckprozesses
DE102015200506A1 (de) 2015-01-15 2016-07-21 Robert Bosch Gmbh Verfahren zur Herstellung einer bondbaren Metallisierung und korrespondierende bondbare Metallisierung

Similar Documents

Publication Publication Date Title
DE102010044709B4 (de) Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
DE102005047566C5 (de) Anordnung mit einem Leistungshalbleiterbauelement und mit einem Gehäuse sowie Herstellungsverfahren hierzu
DE10009678C1 (de) Wärmeleitende Klebstoffverbindung und Verfahren zum Herstellen einer wärmeleitenden Klebstoffverbindung
DE102014222819B4 (de) Leistungshalbleiterkontaktstruktur mit Bondbuffer sowie Verfahren zu dessen Herstellung
DE3414065A1 (de) Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
DE102015104518B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist
DE102009018541A1 (de) Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102020125813A1 (de) Verfahren zum herstellen eines chipgehäuses und chipgehäuse
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
WO2024110246A1 (de) Verfahren zum herstellen eines elektronischen bauelements
DE69316159T2 (de) Verfahren zum Aufbringen von Kontakthöckern auf einer Halbleitervorrichtung sowie zum Verbinden dieser Vorrichtung mit einer Leiterplatte
DE102021115974A1 (de) Verfahren zum Herstellen einer kupferbasierten, elektrisch leitfähigen Kontaktfläche
DE102011076773A1 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE112017006956B4 (de) Verfahren zur Herstellung einer Leistungshalbleitervorrichtung und Leistungshalbleitervorrichtung
DE102011005322B4 (de) Verfahren zur Herstellung eines Leistungshalbleitersubstrates
DE102009040627A1 (de) Verfahren zum Herstellen eines elektronischen Systems
DE102014203306A1 (de) Herstellen eines Elektronikmoduls
DE102009040176B4 (de) Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE102009000541A1 (de) Verfahren zur Reduzierung der Oberflächenrauigkeit einer metallischen Oberfläche
DE102005024096A1 (de) Vorrichtung und Verfahren zur Montage elektrischer Bauteile
DE10255520B4 (de) Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung
EP3611761A1 (de) Verfahren und metallsubstrat zum kontaktieren eines leistungshalbleiters durch ein kontaktierungsmittel mit zumindest einem kontaktierungsfreien bereich als belastungsreduzierende struktur
DE102019124953B4 (de) Verfahren zum Herstellen einer kohäsiven Verbindung zwischen einem Halbleiter und einem Metallformkörper
EP3622786A1 (de) Toleranzausgleichselement für schaltbilder

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication