DE102009040627A1 - Verfahren zum Herstellen eines elektronischen Systems - Google Patents

Verfahren zum Herstellen eines elektronischen Systems Download PDF

Info

Publication number
DE102009040627A1
DE102009040627A1 DE102009040627A DE102009040627A DE102009040627A1 DE 102009040627 A1 DE102009040627 A1 DE 102009040627A1 DE 102009040627 A DE102009040627 A DE 102009040627A DE 102009040627 A DE102009040627 A DE 102009040627A DE 102009040627 A1 DE102009040627 A1 DE 102009040627A1
Authority
DE
Germany
Prior art keywords
carrier
semiconductor chip
major surface
semiconductor
mass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009040627A
Other languages
English (en)
Other versions
DE102009040627B4 (de
Inventor
Ivan Nikitin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009040627A1 publication Critical patent/DE102009040627A1/de
Application granted granted Critical
Publication of DE102009040627B4 publication Critical patent/DE102009040627B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Ein Verfahren zum Herstellen eines elektronischen Systems. Eine Ausführungsform liefert einen Halbleiter-Chip mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche. Eine Maske wird auf der ersten Hauptfläche des Halbleiter-Chips aufgebracht. Eine Masse wird auf der ersten Hauptfläche des Halbleiter-Chips aufgebracht. Die Masse enthält elektrisch leitende Teilchen. Der Halbleiter-Chip wird an einem Träger gekoppelt, wobei die Masse dem Träger zugewandt ist.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines elektronischen Systems und ein Halbleiter-Bauelement.
  • Halbleiter-Chips oder Halbleiter-Dies können an Träger wie beispielsweise gedruckte Leiterplatten gekoppelt werden. Insbesondere können Halbleiter-Chips elektrische Kontaktelemente auf mindestens einer ihrer Hauptoberflächen enthalten, und die Halbleiter-Chips müssen an den Träger gekoppelt werden, wobei das Kontaktelement eine elektrisch und thermisch leitende Verbindung dazwischen bildet. Zudem sollte die Verbindung zwischen dem Halbleiter-Chip und dem Träger zufriedenstellende mechanische Eigenschaften wie mechanische Festigkeit und Stabilität gegenüber thermomechanischem Stress aufweisen. Weiterhin sollte die Anzahl an Fabrikationsprozessen niedrig gehalten werden.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines Systems anzugeben, welches eine effizientere und kostengünstigere Herstellung ermöglicht.
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 veranschaulicht ein Flussdiagramm einer Ausführungsform eines Verfahrens zum Herstellen eines elektronischen Systems.
  • 2A–D veranschaulichen schematische Querschnittsdarstellungen von Zwischenprodukten und eines elektronischen Systems zum Veranschaulichen einer Ausführungsform eines Verfahrens zum Herstellen eines elektronischen Systems.
  • 3 veranschaulicht ein Flussdiagramm einer Ausführungsform eines Verfahrens zum Herstellen eines elektronischen Systems.
  • 4A–D veranschaulichen schematische Querschnittsdarstellungen von Zwischenprodukten und eines elektronischen Systems zum Veranschaulichen einer Ausführungsform eines Verfahrens zum Herstellen eines elektronischen Systems.
  • 5A–G veranschaulichen schematische Querschnittsdarstellungen von Zwischenprodukten und eines elektronischen Systems zum Veranschaulichen einer Ausführungsform eines Verfahrens zum Herstellen eines elektronischen Systems.
  • 6 veranschaulicht eine schematische Querschnittsansicht einer Ausführungsform eines Halbleiter-Bauelements.
  • 7 veranschaulicht eine schematische Querschnittsansicht einer Ausführungsform eines Halbleiter-Bauelements.
  • 8 veranschaulicht eine schematische Querschnittsansicht einer Ausführungsform eines Halbleiter-Bauelements.
  • 9 veranschaulicht eine schematische Querschnittsansicht einer Ausführungsform eines Halbleiter-Bauelements.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa ”Oberseite”, ”Unterseite”, ”Vorderseite”, ”Rückseite”, ”vorderer”, ”hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin soll in dem Ausmaß, dass die Ausdrücke „enthalten”, „haben”, „mit”oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen” einschließend sein. Die Ausdrücke „gekoppelt” und „gekoppelt” können zusammen mit Ableitungen verwendet worden sein. Es versteht sich, dass diese Ausdrücke verwendet worden sein können, um anzugeben, dass zwei Elemente unabhängig davon miteinander kooperieren oder interagieren, ob sie in direktem physischem oder elektrischem Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen. Außerdem ist der Ausdruck „beispielhaft” lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Ausführungsformen eines Verfahrens zum Herstellen eines elektronischen Systems und die Ausführungsformen eines Halbleiter-Bauelements können verschiedene Arten von Halbleiter-Chips oder Halbleiter-Substraten verwenden, unter ihnen integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, Sensorschaltungen, MEMS (Micro-Electro-Mechanical Systems – Mikroelektromechanische Systeme), integrierte Leistungsschaltungen, Chips mit integrierten passiven Elementen, diskreten passiven Elementen und so weiter. Die Halbleiter-Chips können auch eine vertikale Transistorstruktur enthalten, wobei ein oder mehrere Kontaktelemente auf einer ersten Hauptfläche des Halbleiter-Chips angeordnet sind und ein oder mehrere andere Kontaktelemente auf einer zweiten Hauptfläche des Halbleiter-Chips gegenüber der ersten Hauptfläche des Halbleiter-Chips angeordnet sein können. Im allgemeinen kann der Ausdruck „Halbleiter-Chip”, wie in dieser Anmeldung verwendet, verschiedene Bedeutungen besitzen, von denen eine ein Halbleiter-Die oder Halbleiter-Substrat mit einer elektrischen Schaltung ist.
  • Bei mehreren Ausführungsformen werden Schichten oder Schichtstapel aufeinander aufgebracht oder werden Materialien auf Schichten aufgebracht oder abgeschieden. Es versteht sich, dass alle solche Ausdrücke wie „aufgebracht” oder „abgeschieden” buchstäblich alle Arten und Techniken des Aufbringens von Schichten aufeinander abdecken sollen. Bei einer Ausführungsform sollen sie Techniken abdecken, bei denen Schichten als ein Ganzes auf einmal aufgebracht werden, wie beispielsweise Laminierungstechniken, sowie Techniken, bei denen Schichten auf sequentielle Weise abgeschieden werden, wie beispielsweise Sputtern, Plattieren, Ausformen, chemische Abscheidung aus der Dampfphase (CVD – Chemical Vapor Deposition) und so weiter.
  • Die Halbleiter-Chips können Kontaktelemente oder Kontaktpads auf einer oder mehreren ihrer äußeren Oberflächen enthalten, wobei die Kontaktelemente zum elektrischen Kontaktieren der Halbleiter-Chips dienen. Die Kontaktelemente können aus einem beliebigen elektrisch leitenden Material hergestellt sein, zum Beispiel aus einem Metall wie Aluminium, Gold oder Kupfer, als Beispiel, oder einer Metalllegierung oder einem elektrisch leitenden organischen Material oder einem elektrisch leitenden Halbleitermaterial.
  • 1 veranschaulicht ein Flussdiagramm eines Verfahrens zum Herstellen eines elektronischen Systems gemäß einer Ausführungsform. Das Verfahren beinhaltet: Bereitstellen eines Halbleiter-Chips mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche (s1), Aufbringen einer Maske auf der ersten Hauptfläche des Halbleiter-Chips (s2), Aufbringen einer Masse auf der ersten Hauptfläche des Halbleiter-Chips, wobei die Masse elektrisch leitende Teilchen enthält (s3), und Anbringen des Halbleiter-Chips an einen Träger, wobei die Masse dem Träger zugewandt ist (s4).
  • Gemäß einer Ausführungsform enthält der Träger von der Masse zu bedeckende leitende Elemente.
  • Gemäß einer Ausführungsform wird die Masse selektiv auf der ersten Hauptfläche des Chips aufgebracht. Bei einer Ausführungsform kann die auf der ersten Hauptfläche des Halbleiter-Chips aufgebrachte Maske Öffnungen enthalten und kann die Masse in den Öffnungen der Maske aufgebracht werden.
  • Gemäß einer Ausführungsform ist der Träger mindestens eine gedruckte Leiterplatte, ein Keramiksubstrat oder ein laminiertes Substrat.
  • Gemäß einer Ausführungsform ist die Maske aus mindestens einem Polymer, einem Folienmaterial oder einem photostrukturierbaren Material hergestellt. Wenn bei einer Ausführungsform das Maskenmaterial aus einem photostrukturierbaren Material hergestellt ist, kann die Maske durch Aufbringen einer Schicht aus dem photostrukturierbaren Material und Formen von Öffnungen in der Schicht an vorbestimmten Positionen beispielsweise unter Verwendung eines auf die Oberfläche der Schicht gelenkten Laserstrahls hergestellt werden.
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin das Anbringen eines Metallträgers an der zweiten Hauptfläche des Halbleiter-Chips. Gemäß einer weiteren Ausführungsform wird die zweite Hauptfläche des Halbleiter-Chips an den Metallträger gelötet. Gemäß einer weiteren Ausführungsform wird die Masse auf dem Metallträger aufgebracht, wenn die Masse auf der ersten Hauptfläche des Halbleiter-Chips aufgebracht wird. Gemäß einer weiteren Ausführungsform werden der Metallträger und der Träger elektrisch gekoppelt, wenn der Halbleiter-Chip an dem Träger angebracht wird, wobei die Masse dem Träger zugewandt ist.
  • Gemäß einer Ausführungsform weisen die elektrisch leitenden Teilchen einen Durchmesser von unter 1000 nm auf, was auch alle inkrementellen Werte abdeckt, die von 1000 nm abnehmen, wobei das Inkrement 1 nm ist. Bei einer weiteren Ausführungsform weisen die elektrisch leitenden Teilchen einen Durchmesser von unter 400 nm auf. Gemäß einer weiteren Ausführungsform weisen die elektrisch leitenden Teilchen einen Durchmesser von unter 100 nm auf.
  • Gemäß einer Ausführungsform enthalten die elektrisch leitenden Teilchen ein Elementmetall wie etwa Ag, Sn oder Cu oder eine Legierung.
  • Gemäß einer Ausführungsform wird der Halbleiter-Chip bei einer Temperatur unter dem Schmelzpunkt des Materials der elektrisch leitenden Teilchen an den Träger gekoppelt.
  • Unter Bezugnahme auf die 2A–D werden Querschnittsdarstellungen von Zwischenprodukten und eines elektronischen Systems zum Veranschaulichen einer Ausführungsform eines Verfahrens zum Herstellen eines elektronischen Systems dargestellt. 2A veranschaulicht eine Querschnittsdarstellung eines Halbleiter-Chips 1. Der Halbleiter-Chip 1 kann nicht dargestellte Kontaktelemente auf mindestens einer seiner Oberflächen enthalten. 2B veranschaulicht einen Querschnitt eines Zwischenprodukts, nachdem eine Maske 2 auf einer ersten Hauptfläche des Halbleiter-Chips 1 aufgebracht worden ist. 2C veranschaulicht einen Querschnitt eines Zwischenprodukts, das erhalten wird, nachdem eine Masse 3 auf der ersten Hauptfläche des Halbleiter-Chips 1 aufgebracht worden ist, wobei die Masse 3 elektrisch leitende Teilchen enthält. Die Masse 3 wird auf der ersten Hauptfläche des Halbleiter-Chips 1 aufgebracht, indem sie in Löcher der Maske 2 eingefüllt wird. 2D veranschaulicht einen Querschnitt eines Zwischenprodukts, das nach dem Anbringen des Halbleiter-Chips 1 an einem Träger 4, wobei die Masse 3 dem Träger 4 zugewandt ist, erhalten wird.
  • Unter Bezugnahme auf 3 wird ein Flussdiagramm eines Verfahrens zum Herstellen eines elektronischen Systems gemäß einer Ausführungsform dargestellt. Das Verfahren beinhaltet: Bereitstellen eines Halbleiter-Chips mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche (s1), Anbringen eines Metallträgers an der zweiten Hauptfläche des Halbleiter-Chips (s2), Aufbringen einer Masse auf der ersten Hauptfläche des Halbleiter-Chips, wobei die Masse elektrisch leitende Teilchen enthält (s3), und Anbringen des Halbleiter-Chips an einem Träger, wobei die Masse dem Träger zugewandt ist (s4).
  • Gemäß einer Ausführungsform beinhaltet das Verfahren weiterhin das Aufbringen einer Maske auf der ersten Hauptfläche des Halbleiter-Chips. Bei einer Ausführungsform kann die Maske aus mindestens einem Polymer, einem Folienmaterial oder einem photostrukturierbaren Material hergestellt sein.
  • Gemäß einer Ausführungsform enthält der Träger von der Masse zu bedeckende leitende Elemente.
  • Gemäß einer Ausführungsform wird die Masse selektiv auf der ersten Hauptfläche des Chips aufgebracht. Bei einer Ausführungsform kann eine Maske auf der ersten Hauptfläche aufgebracht werden, wobei die Maske Öffnungen enthält, in die die Masse gefüllt werden kann.
  • Gemäß einer Ausführungsform ist der Träger mindestens eine gedruckte Leiterplatte, ein Keramiksubstrat oder ein laminiertes Substrat.
  • Gemäß einer Ausführungsform wird die zweite Hauptfläche des Chips an den Metallträger gelötet.
  • Gemäß einer Ausführungsform enthält der Träger von der Masse zu bedeckende leitende Elemente.
  • Gemäß einer Ausführungsform wird die Masse auf dem Metallträger aufgebracht, wenn die Masse auf die erste Hauptfläche des Halbleiter-Chips aufgetragen wird.
  • Gemäß einer Ausführungsform werden der Metallträger und der Träger elektrisch gekoppelt, wenn der Halbleiter-Chip an dem Träger angebracht wird, wobei die Masse dem Träger zugewandt ist.
  • Gemäß einer Ausführungsform weisen die elektrisch leitenden Teilchen einen Durchmesser von unter 1000 nm auf, was auch alle inkrementellen Werte abdeckt, die von 1000 nm abnehmen, wobei das Inkrement 1 nm ist. Bei einer weiteren Ausführungsform weisen die elektrisch leitenden Teilchen einen Durchmesser von unter 400 nm auf.
  • Gemäß einer weiteren Ausführungsform weisen die elektrisch leitenden Teilchen einen Durchmesser von unter 100 nm auf.
  • Gemäß einer Ausführungsform enthalten die elektrisch leitenden Teilchen ein Elementmetall wie etwa Ag, Sn oder Cu oder eine Legierung.
  • Gemäß einer Ausführungsform wird der Halbleiter-Chip bei einer Temperatur unter dem Schmelzpunkt des Materials der elektrisch leitenden Teilchen an den Träger gekoppelt.
  • Unter Bezugnahme auf die 4A–D werden Querschnittsdarstellungen von Zwischenprodukten und eines elektronischen Systems zum Veranschaulichen einer Ausführungsform eines Verfahrens zum Herstellen eines elektronischen Systems dargestellt. 4A veranschaulicht einen Querschnitt eines Halbleiter-Chips 1 mit einer ersten Hauptfläche 1A und einer zweiten Hauptfläche 1B gegenüber der ersten Hauptfläche. Der Halbleiter-Chip 1 kann nicht dargestellte Kontaktelemente auf mindestens der ersten Hauptfläche 1A oder der zweiten Hauptfläche 13 enthalten. 4B veranschaulicht einen Querschnitt eines nach dem Anbringen eines Metallträgers 5 an der zweiten Hauptfläche 1B des Halbleiter-Chips 1 erhaltenen Zwischenprodukts. 4C veranschaulicht einen Querschnitt eines nach dem Aufbringen einer Masse 3 auf der ersten Hauptfläche 1A des Halbleiter-Chips 1 erhaltenen Zwischenprodukts, wobei die Masse 3 elektrisch leitende Teilchen enthält. 4D veranschaulicht einen Querschnitt eines nach dem Anbringen des Halbleiter-Chips 1 an einen Träger 4, wobei die Masse 3 dem Träger 4 zugewandt ist, erhaltenen Zwischenprodukts.
  • Unter Bezugnahme auf die 5A–G werden Querschnittsdarstellungen von Zwischenprodukten und eines elektronischen Systems zum Veranschaulichen einer Ausführungsform eines Verfahrens zum Herstellen eines elektronischen Systems dargestellt. 5A veranschaulicht ein nach dem Anbringen eines Halbleiter-Chips 1 auf einem Metallträger 5 erhaltenes Zwischenprodukt. Der Halbleiter-Chip 1 enthält in der vorliegenden Ausführungsform einen Leistungstransistor mit Kontaktpads (nicht gezeigt) auf einer seiner beiden Hauptoberflächen. Beispielsweise kann der Leistungstransistorchip 1 eine interne MOSFET-Transistorstruktur mit Source-, Drain- und Gate-Anschlüssen enthalten, und die Source- und Gate-Anschlüsse können mit Kontaktelementen gekoppelt sein, die auf einer ersten Hauptfläche 1A des Chips 1 angeordnet sind, und der Drain-Anschluss kann an ein Kontaktelement auf einer zweiten Hauptfläche 1B des Chips 1 gekoppelt sein. Die zweite Hauptfläche des Chips 1 ist an den Metallträger 5 gekoppelt. Der Metallträger 5 kann beispielsweise eine Kupferplatte sein. Der Halbleiter-Chip 1 kann beispielsweise durch einen Bondprozess, bei dem es sich um Diffusionsbonden oder Adhäsionsbonden handeln kann, an die Kupferplatte 5 gekoppelt sein.
  • 5B veranschaulicht eine Querschnittsdarstellung eines nach dem Aufbringen einer Maskenschicht 20 auf der ersten Hauptfläche 1A und Seitenflächen des Chips 1 erhaltenen Zwischenprodukts. Die Maskenschicht 20 kann aus einer Polymerfolie hergestellt sein, die durch einen Laminierungsprozess auf der ersten Hauptfläche 1A und Seitenflächen des Chips 1 abgeschieden werden kann. Das Material der Polymerfolie kann derart sein, dass es durch Photoabtragung strukturiert werden kann, bei einer Ausführungsform durch Einwirken eines Laserstrahls auf die Oberfläche der Maskenschicht 20. Dies gestattet das Herstellen von Öffnungen in die Maskenschicht 20. Das Material der Maskenschicht 20 kann aus einem beliebigen ande ren photostrukturierbaren Material hergestellt sein. Das Material kann auch ein beliebiges anderes Isoliermaterial sein, das keine photostrukturierbaren Eigenschaften aufweist, so dass in diesem Fall Öffnungen in die Maskenschicht 20 durch andere Prozesse wie etwa beispielsweise Ätzen ausgebildet werden müssen.
  • 5C veranschaulicht eine Querschnittsdarstellung eines weiteren, nach dem Ausbilden von Öffnungen in die Maskenschicht 20 erhaltenen Zwischenprodukts. Das Ergebnis wie es erhalten wird, ist eine Maske 2 mit Öffnungen 2.1, die auf Kontaktpads oder Kontaktelemente auf der ersten Hauptfläche 1A ausgerichtet sind, wo der Metallträger 5 mit einem Kontaktelement auf der zweiten Hauptfläche 1B des Chips 1 gekoppelt ist. Bei einer Ausführungsform können die Öffnungen 2.1 einen kreisförmigen oder quadratischen Querschnitt besitzen. Zudem können die Öffnungen 2.1 verschiedene Querschnitte besitzen, wie in 5C dargestellt. Bei einer Ausführungsform können die Öffnungen 2.1 unterschiedliche Querschnitte in der vertikalen Richtung bei einem recht großen Querschnitt in einem vertikalen Bereich bei einer oberen Oberfläche der Maske 2 und einem recht kleinen Querschnitt in einem vertikalen Bereich bei einer unteren Oberfläche der Maske 2 aufweisen.
  • 5D veranschaulicht eine Querschnittsdarstellung eines weiteren Zwischenprodukts, das erhalten wird nach dem Füllen der Öffnungen 2.1 der Maske 2 mit einer Masse 3, die bei einer Ausführungsform beispielsweise eine Silbernanopaste sein kann, die Silbernanoteilchen enthält. Bei einer Ausführungsform besitzen die Silbernanoteilchen einen mittleren Durchmesser von etwa 5 nm. Die Masse 3 kann in die Öffnungen 2.1 beispielsweise durch einen Siebprozess gefüllt werden. Danach kann das Zwischenprodukt getempert und getrocknet werden, um die Menge an Lösemittel in der Masse 3 zu reduzieren.
  • 5E veranschaulicht eine Querschnittsdarstellung eines Zwischenprodukts in Form eines Trägers 4, der an das Zwi schenprodukt gekoppelt werden soll, wie in 5D dargestellt. Der Träger 4 enthält eine Kunststoffschicht 4A, die bei einer Ausführungsform aus einem Epoxidmaterial hergestellt sein kann, und eine metallische Schicht 4B mit Kontaktelementen. Der Träger 4 kann durch unterschiedliche Verfahren hergestellt werden, wie subtraktive, semi-additive oder ganz-additive Verarbeitungstechniken. Der Träger 4 beispielsweise kann hergestellt werden durch Abscheiden einer Kupferfolie auf der Kunststoffschicht 4A und Strukturieren der Kupferfolie durch Verwenden einer Maske und eines Ätzprozesses oder durch Verwenden von Laserstrukturierung. Der Träger 4 wird derart vorfabriziert, dass die Kontaktelemente der metallischen Schicht 4B so positioniert sind, dass sie den Oberflächen der Masse 3 des Zwischenprodukts von 5D entsprechen.
  • 5F veranschaulicht Querschnittsdarstellungen von beiden einander gegenüberliegenden Zwischenprodukten zum Ausführen des nächsten Prozesses, bei dem die zwei Zwischenprodukte aneinander gekoppelt werden, in 5G dargestellt. Dazu werden die beiden Zwischenprodukte aneinander gepresst und getempert, wobei gemäß einer Ausführungsform Druck und Hitze zur gleichen Zeit auf die beiden Zwischenprodukte einwirken. Das Erhitzen der zusammengepressten Zwischenprodukte bedeutet das Sintern der Masse 3, wobei die Masse 3, die aus der Silbernanopaste hergestellt ist, bei einer Temperatur über 100°C oder über 150°C und Drücken in einem Bereich von 1 Mpa und 40 Mpa, bei einer Ausführungsform zwischen 2 Mpa und 20 Mpa, gesintert werden kann.
  • Gemäß einer Ausführungsform enthält die Masse 3 aus einem Elementmetall wie etwa Ag, Sn oder Cu oder aus einem Legierungsmetall hergestellte Nanoteilchen. Gemäß einer weiteren Ausführungsform kann als eine Alternative zu einer Nanopaste auch eine Lötpaste als Masse 3 aufgebracht werden. Weiter als eine Alternative zum thermischen Sintern, kann wie zuvor beschrieben auch ein elektrischer Sinterprozess angewendet wer den. Bei einem elektrischen Sinterprozess wird ein elektrischer Strom durch die Kontaktpads des Halbleiter-Chips, den Metallträger 5, die Masse 3 und die leitenden Elemente der metallischen Schicht 4B geleitet. Folglich werden nur jene Abschnitte der Masse 3 erhitzt, die in einem späteren Betrieb des elektrischen Systems einen elektrischen Strom zu leiten haben. Weitere Abschnitte der Masse 3 und der anderen Teile des elektrischen Systems werden keinen hohen Temperaturen ausgesetzt. Der thermische oder elektrische Sinterprozess kann auch unter einer Atmosphäre aus Formiergas oder einem inerten Gas wie etwa N2 ausgeführt werden.
  • Unter Bezugnahme auf 6 wird eine Querschnittsdarstellung eines Halbleiter-Bauelements gemäß einer Ausführungsform dargestellt. Das Halbleiter-Bauelement 30 enthält einen Halbleiter-Chip 31, bedeckt mit einer Maske 32, einem Träger 34 und getrennten Gebieten 33 aus gesintertem Material zwischen dem Halbleiter-Chip 31 und dem Träger 34 zum Anbringen des Halbleiter-Chips 31 an dem Träger 34.
  • Gemäß einer Ausführungsform besteht die Maske 32 aus mindestens einem Polymer, einem Folienmaterial oder einem photostrukturierbaren Material.
  • Gemäß einer Ausführungsform ist der Träger 34 mindestens eine gedruckte Leiterplatte, ein Keramiksubstrat oder ein Laminatsubstrat.
  • Gemäß einer Ausführungsform enthält der Träger 34 von dem gesinterten Material bedeckte leitende Elemente, bei einer Ausführungsform von den getrennten Gebieten 33 des gesinterten Materials bedeckt.
  • Gemäß einer Ausführungsform ist das gesinterte Material elektrisch leitend.
  • Gemäß einer Ausführungsform ist der Träger 34 an eine erste Hauptfläche des Halbleiter-Chips 31 gekoppelt, und ein Metallträger ist an eine zweite Hauptfläche des Halbeiterchips 31 gekoppelt.
  • Gemäß einer Ausführungsform enthält der Halbleiter-Chip 31 mindestens ein Kontaktelement auf einer ersten Hauptfläche und mindestens ein Kontaktelement auf einer zweiten Hauptfläche.
  • Gemäß einer Ausführungsform enthält der Halbleiter-Chip 31 einen MOSFET-Transistor, bei einer Ausführungsform derart, dass mindestens ein Elektrodenanschluss mit einem Kontaktelement auf einer ersten Hauptfläche des Halbleiter-Chips 31 gekoppelt ist und mindestens ein anderer Elektrodenanschluss mit einem Kontaktelement auf einer zweiten Hauptfläche des Halbleiter-Chips 31 gekoppelt ist.
  • Gemäß einer Ausführungsform besteht die Maske 32 aus mindestens einem Polymer, einem Folienmaterial oder einem photostrukturierbaren Material.
  • Unter Bezugnahme auf 7 wird eine Querschnittsdarstellung eines Halbleiter-Bauelements gemäß einer Ausführungsform dargestellt. Das Halbleiter-Bauelement 40 enthält einen Halbleiter-Chip 41 mit einer ersten Hauptfläche 41A und einer zweiten Hauptfläche 41B gegenüber der ersten Hauptfläche 41A, einen an die zweite Hauptfläche 41B des Halbleiter-Chips 41 gekoppelten Metallträger 45, einen Träger 44 und ein gesintertes Material 43 zwischen der ersten Hauptfläche 41A des Halbleiter-Chips 41 und dem Träger 44 zum Anbringen des Halbleiter-Chips 41 an dem Träger 44.
  • Gemäß einer Ausführungsform ist der Träger 44 mindestens eine gedruckte Leiterplatte, ein Keramiksubstrat oder ein Laminatsubstrat.
  • Gemäß einer Ausführungsform enthält der Träger 44 von dem gesinterten Material 43 bedeckte leitende Elemente.
  • Gemäß einer Ausführungsform ist das gesinterte Material 43 elektrisch leitend.
  • Gemäß einer Ausführungsform enthält das Halbleiter-Bauelement 40 weiterhin eine die erste Hauptfläche 41A des Halbleiter-Chips 41 bedeckende Maske 42. Gemäß einer weiteren Ausführungsform besteht die Maske 42 aus mindestens einem Polymer, einem Folienmaterial oder einem photostrukturierbaren Material.
  • Gemäß einer Ausführungsform enthält der Halbleiter-Chip 41 einen MOSFET-Transistor, bei einer Ausführungsform derart, dass mindestens ein Elektrodenanschluss mit einem Kontaktelement auf einer ersten Hauptfläche des Halbleiter-Chips 41 gekoppelt ist und mindestens ein anderer Elektrodenanschluss mit einem Kontaktelement auf einer zweiten Hauptfläche des Halbleiter-Chips 41 gekoppelt ist.
  • Unter Bezugnahme auf 8 wird eine Querschnittsdarstellung eines Halbleiter-Bauelements gemäß einer Ausführungsform dargestellt. Das Halbleiter-Bauelement 50 enthält einen Halbleiter-Chip 51 mit einer ersten Hauptfläche 51A und einer zweiten Hauptfläche 51B gegenüber der ersten Hauptfläche 51A, eine an die erste Hauptfläche 51A des Halbleiter-Chips 51 gekoppelte Maske 52, einen an die zweite Hauptfläche 51B des Halbleiter-Chips 51 gekoppelten Metallträger 55, einen Träger 54 und getrennte Gebiete 53 aus gesintertem Material zwischen der ersten Hauptfläche 51A des Halbleiter-Chips 51 und dem Träger 54 in Öffnungen der Maske 52.
  • Gemäß einer Ausführungsform ist der Träger 54 eine gedruckte Leiterplatte, ein Keramiksubstrat oder ein Laminatsubstrat.
  • Gemäß einer Ausführungsform enthält der Träger 54 von dem getrennten Gebiet 53 des gesinterten Materials bedeckte leitende Elemente.
  • Gemäß einer Ausführungsform ist das gesinterte Material elektrisch leitend.
  • Gemäß einer Ausführungsform besteht die Maske 52 aus mindestens einem Polymer, einem Folienmaterial oder einem photostrukturierbaren Material.
  • Gemäß einer Ausführungsform enthält der Halbleiter-Chip 51 einen MOSFET-Transistor, bei einer Ausführungsform derart, dass mindestens ein Elektrodenanschluss mit einem Kontaktelement auf einer ersten Hauptfläche des Halbleiter-Chips 51 gekoppelt ist und mindestens ein anderer Elektrodenanschluss mit einem Kontaktelement auf einer zweiten Hauptfläche des Halbleiter-Chips 51 gekoppelt ist.
  • Unter Bezugnahme auf 9 wird eine Querschnittsdarstellung eines Halbleiter-Bauelements gemäß einer Ausführungsform dargestellt. Das Halbleiter-Bauelement 60, wie in 9 dargestellt, entspricht dem Halbleiter-Bauelement, wie in 5G gezeigt, so dass nicht alle Details des Fabrikationsprozesses hier wiederholt werden. Das Halbleiter-Bauelement 60 enthält einen Halbleiter-Chip 61 mit einer ersten Hauptfläche 61A und einer zweiten Hauptfläche 61B gegenüber der ersten Hauptfläche 61A, eine die erste Hauptfläche 61A des Halbleiter-Chips 61 bedeckende Maske 62, einen an die zweite Hauptfläche 61B des Halbleiter-Chips 61 gekoppelten Metallträger 65, einen Träger 64 und getrennte Gebiete 63 aus einem gesinterten Material zwischen der ersten Hauptfläche 61A des Halbleiter-Chips 61 und dem Träger 64 in Öffnungen 62.1 der Maske 62.
  • Gemäß einer Ausführungsform ist der Träger 64 mindestens eine gedruckte Leiterplatte, ein Keramiksubstrat oder ein Laminatsubstrat.
  • Gemäß einer Ausführungsform enthält der Träger 64 von den getrennten Gebieten 63 des gesinterten Materials bedeckte leitende Elemente.
  • Gemäß einer Ausführungsform ist das gesinterte Material elektrisch leitend.
  • Gemäß einer Ausführungsform besteht die Maske 62 mindestens aus einem Polymer, einem Folienmaterial oder einem photostrukturierbaren Material.
  • Gemäß einer Ausführungsform enthält der Halbleiter-Chip 61 einen MOSFET-Transistor, bei einer Ausführungsform derart, dass mindestens ein Elektrodenanschluss mit einem Kontaktelement auf einer ersten Hauptfläche des Halbleiter-Chips 61 gekoppelt ist und mindestens ein anderer Elektrodenanschluss mit einem Kontaktelement auf einer zweiten Hauptfläche des Halbleiter-Chips 61 gekoppelt ist.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptionen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.

Claims (25)

  1. Verfahren zum Herstellen eines elektronischen Systems, umfassend: Bereitstellen eines Halbleiter-Chips mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche; Aufbringen einer Maske auf der ersten Hauptfläche des Halbleiter-Chips; Aufbringen einer Masse auf der ersten Hauptfläche des Halbleiter-Chips, wobei die Masse elektrisch leitende Teilchen umfasst; und Anbringen des Halbleiter-Chips an einem Träger, wobei die Masse dem Träger zugewandt ist.
  2. Verfahren nach Anspruch 1, wobei der Träger von der Masse zu bedeckende leitende Elemente umfasst.
  3. Verfahren nach Anspruch 1 oder 2, umfassend das selektive Aufbringen der Masse auf der ersten Hauptfläche des Chips.
  4. Verfahren nach einem oder mehreren der vorherigen Ansprüche, wobei der Träger mindestens eine gedruckte Leiterplatte, ein Keramiksubstrat oder ein laminiertes Substrat ist.
  5. Verfahren nach einem oder mehreren der vorherigen Ansprüche, umfassend das Definieren der aus mindestens einem Polymer, einem Folienmaterial oder einem photostrukturierbaren Material herzustellenden Maske.
  6. Verfahren nach einem oder mehreren der vorherigen Ansprüche, weiterhin umfassend: Anbringen eines Metallträgers an der zweiten Hauptfläche des Halbleiter-Chips.
  7. Verfahren zum Herstellen eines elektronischen Systems, umfassend: Bereitstellen eines Halbleiter-Chips mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche; Anbringen eines Metallträgers an der zweiten Hauptfläche des Halbleiter-Chips; Aufbringen einer Masse auf der ersten Hauptfläche des Halbleiter-Chips, wobei die Masse elektrisch leitende Teilchen umfasst; und Anbringen des Halbleiter-Chips an einem Träger, wobei die Masse dem Träger zugewandt ist.
  8. Verfahren nach Anspruch 7, weiterhin umfassend: Aufbringen einer Maske auf der ersten Hauptfläche des Halbleiter-Chips.
  9. Verfahren nach Anspruch 7 oder 8, wobei der Träger von der Masse zu bedeckende leitende Elemente umfasst.
  10. Verfahren nach einem oder mehreren der Ansprüche 7 bis 9, umfassend das selektive Aufbringen der Masse auf der ersten Hauptfläche des Chips.
  11. Verfahren nach einem oder mehreren der Ansprüche 7 bis 10, wobei der Träger mindestens eine gedruckte Leiter platte, ein Keramiksubstrat oder ein laminiertes Substrat ist.
  12. Verfahren nach einem oder mehreren der Ansprüche 7 bis 11, umfassend das Löten der zweiten Hauptfläche des Chips an den Metallträger.
  13. Halbleiter-Bauelement, umfassend: einen mit einer Maske bedeckten Halbleiter-Chip; einen Träger und getrennte Gebiete aus gesintertem Material zwischen dem Halbleiter-Chip und dem Träger zum Anbringen des Halbleiter-Chips an dem Träger.
  14. Halbleiter-Bauelement nach Anspruch 13, wobei die Maske mindestens aus einem Polymer, einem Folienmaterial oder einem photostrukturierbaren Material hergestellt ist.
  15. Halbleiter-Bauelement nach Anspruch 13 oder 14, wobei der Träger mindestens eine gedruckte Leiterplatte, ein Keramiksubstrat oder ein Laminatsubstrat ist.
  16. Halbleiter-Bauelement nach einem oder mehreren der Ansprüche 13 bis 15, wobei der Träger von dem gesinterten Material bedeckte leitende Elemente umfasst.
  17. Halbleiter-Bauelement nach einem oder mehreren der Ansprüche 13 bis 16, wobei das gesinterte Material elektrisch leitend ist.
  18. Halbleiter-Bauelement nach einem oder mehreren der Ansprüche 13 bis 17, weiterhin umfassend: der Träger ist an eine erste Hauptfläche des Halbleiter-Chips gekoppelt; und ein Metallträger ist an eine zweite Hauptfläche des Halbleiter-Chips gekoppelt.
  19. Halbleiter-Bauelement, umfassend: einen Halbleiter-Chip mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche; einen an die zweite Hauptfläche des Halbleiter-Chips gekoppelten Metallträger; einen Träger; und ein gesintertes Material zwischen der ersten Hauptfläche des Halbleiter-Chips und dem Träger zum Anbringen des Halbleiter-Chips an dem Träger.
  20. Halbleiter-Bauelement nach Anspruch 19, wobei der Träger mindestens eine gedruckte Leiterplatte, ein Keramiksubstrat oder ein Laminatsubstrat ist.
  21. Halbleiter-Bauelement nach Anspruch 19 oder 20, wobei der Träger von dem gesinterten Material bedeckte leitende Elemente umfasst.
  22. Halbleiter-Bauelement nach einem oder mehreren der Ansprüche 19 bis 21, wobei das gesinterte Material elektrisch leitend ist.
  23. Halbleiter-Bauelement nach einem oder mehreren der Ansprüche 19 bis 22, weiterhin umfassend: eine die erste Hauptfläche des Halbleiter-Chips bedeckende Maske.
  24. Halbleiter-Bauelement, umfassend: einen Halbleiter-Chip mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche; ein an die erste Hauptfläche des Halbleiter-Chips gekoppelte Maske; einen an die zweite Hauptfläche des Halbleiter-Chips gekoppelten Metallträger; einen Träger; und getrennte Gebiete aus gesintertem Material zwischen der ersten Hauptfläche des Halbleiter-Chips und dem Träger, wobei die getrennten Gebiete in Öffnungen der Maske aufgebracht werden.
  25. Halbleiter-Bauelement nach Anspruch 24, wobei der Träger eine metallische Schicht mit elektrisch an die getrennten Gebiete aus gesintertem Material gekoppelten Kontaktelementen umfasst.
DE102009040627.1A 2008-09-25 2009-09-08 Halbleiterbauelement und Verfahren zum Herstellen eines elektronischen Systems Expired - Fee Related DE102009040627B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/237,876 US8293586B2 (en) 2008-09-25 2008-09-25 Method of manufacturing an electronic system
US12/237,876 2008-09-25

Publications (2)

Publication Number Publication Date
DE102009040627A1 true DE102009040627A1 (de) 2010-04-08
DE102009040627B4 DE102009040627B4 (de) 2017-08-31

Family

ID=41795258

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009040627.1A Expired - Fee Related DE102009040627B4 (de) 2008-09-25 2009-09-08 Halbleiterbauelement und Verfahren zum Herstellen eines elektronischen Systems

Country Status (2)

Country Link
US (2) US8293586B2 (de)
DE (1) DE102009040627B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3863059A1 (de) 2020-02-04 2021-08-11 Siemens Healthcare GmbH Perowskit-basierte detektoren mit erhöhter adhäsion

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11176765B2 (en) 2017-08-21 2021-11-16 Compx International Inc. System and method for combined electronic inventory data and access control
US11157789B2 (en) 2019-02-18 2021-10-26 Compx International Inc. Medicinal dosage storage and method for combined electronic inventory data and access control
EP3863054A1 (de) 2020-02-04 2021-08-11 Siemens Healthcare GmbH Multiple spektrale detektoren mittels strukturierter perowskite

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931323A (en) 1987-12-10 1990-06-05 Texas Instruments Incorporated Thick film copper conductor patterning by laser
JPH1084014A (ja) 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US20030148024A1 (en) 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
JP3835352B2 (ja) * 2002-06-03 2006-10-18 株式会社デンソー バンプの形成方法及びバンプを有する基板と他の基板との接合方法
TW554500B (en) * 2002-07-09 2003-09-21 Via Tech Inc Flip-chip package structure and the processing method thereof
US6835580B1 (en) * 2003-06-26 2004-12-28 Semiconductor Components Industries, L.L.C. Direct chip attach structure and method
JP2006035208A (ja) 2004-06-23 2006-02-09 Komatsu Ltd エアクリーナ
JP4130668B2 (ja) * 2004-08-05 2008-08-06 富士通株式会社 基体の加工方法
US7148569B1 (en) * 2004-09-07 2006-12-12 Altera Corporation Pad surface finish for high routing density substrate of BGA packages
US7271496B2 (en) * 2005-02-04 2007-09-18 Stats Chippac Ltd. Integrated circuit package-in-package system
TWI253697B (en) * 2005-04-08 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a flip chip package
US20060255473A1 (en) * 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP4770533B2 (ja) 2005-05-16 2011-09-14 富士電機株式会社 半導体装置の製造方法および半導体装置
WO2007021839A2 (en) 2005-08-10 2007-02-22 Johns Hopkins University Polyamines useful as anti-parasitic and anti-cancer therapeutics and as lysine-specific demethylase inhibitors
DE102005047106B4 (de) 2005-09-30 2009-07-23 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zur Herstellung
DE102005058794A1 (de) 2005-12-09 2007-06-14 Semikron Elektronik Gmbh & Co. Kg Vorrichtung und getaktetes Verfahren zur Drucksinterverbindung
US20070154634A1 (en) 2005-12-15 2007-07-05 Optomec Design Company Method and Apparatus for Low-Temperature Plasma Sintering
US20070226995A1 (en) 2006-03-30 2007-10-04 Gregory Alan Bone System and method for adhering large semiconductor applications to pcb
JP4872663B2 (ja) * 2006-12-28 2012-02-08 株式会社日立製作所 接合用材料及び接合方法
DE102007006706B4 (de) * 2007-02-10 2011-05-26 Semikron Elektronik Gmbh & Co. Kg Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
US8618674B2 (en) * 2008-09-25 2013-12-31 Infineon Technologies Ag Semiconductor device including a sintered insulation material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3863059A1 (de) 2020-02-04 2021-08-11 Siemens Healthcare GmbH Perowskit-basierte detektoren mit erhöhter adhäsion

Also Published As

Publication number Publication date
US20100072616A1 (en) 2010-03-25
US8928140B2 (en) 2015-01-06
US20130001768A1 (en) 2013-01-03
US8293586B2 (en) 2012-10-23
DE102009040627B4 (de) 2017-08-31

Similar Documents

Publication Publication Date Title
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE3785720T2 (de) Verfahren zum herstellen eines filmtraegers.
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE3685647T2 (de) Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben.
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE112005000952T5 (de) Elektronik-Modul und Verfahren zur Herstellung desselben
DE102012105929A1 (de) Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon
EP2973687B1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE102013101222A1 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
EP2170026B1 (de) Metall-Keramik-Substrat für elektrische Schaltkreise- oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
DE102010037439A1 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
DE102009040627B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines elektronischen Systems
DE102014105000A1 (de) Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
EP3281218A1 (de) Verfahren zur elektrischen kontaktierung eines bauteils mittels galvanischer anbindung eines offenporigen kontaktstücks und entsprechendes bauteilmodul
EP1597755A2 (de) Direkt auf ungehäusten bauelementen erzeugte freitragende kontaktierstrukturen
DE102015107109B4 (de) Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102010061573A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102016103585A1 (de) Chip-Integrierendes Package mit Lötbarem Elektrischen Kontakt
DE102006012007A1 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben
DE10105920A1 (de) Halbleiterbaustein

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee