DE102010037439A1

DE102010037439A1 - Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren

Info

Publication number: DE102010037439A1
Application number: DE102010037439A
Authority: DE
Inventors: Hannes Eder; Ivan Nikitin; Manfred Schneegans; Jens Goerlich; Karsten Guth; Alexander Heinrich
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2009-10-08
Filing date: 2010-09-09
Publication date: 2011-04-21
Anticipated expiration: 2030-09-10
Also published as: US8637379B2; US20110084369A1; DE102010037439B4

Abstract

Die Erfindung bezieht sich auf ein Verfahren, bei dem ein Halbleiterchip (10) bereitgestellt wird, wobei Halbleitermaterial an einer ersten Oberfläche (11) des Halbleiterchips (10) exponiert ist, der Halbleiterchip (10) über einem Träger (12) platziert wird, wobei die erste Oberfläche (11) dem Träger (12) zugewandt ist und elektrisch leitendes Material (13) zwischen dem Halbleiterchip (10) und dem Träger (12) angeordnet ist, und Wärme zugeführt wird, um den Halbleiterchip (10) an dem Träger (12) anzubringen.

Description

Die vorliegende Erfindung betrifft ein Bauelement mit einem Halbleiterchip und einem Träger und ein Verfahren zu dessen Herstellung.
Elektronikbauelemente können Träger enthalten, auf denen Halbleiterchips montiert werden können. Weiterhin können Elektronikbauelemente Materialien enthalten, um die Halbleiterchips an den Trägern anzubringen. Diese Materialien können elektrisch leitend sein, um eine elektrische Kopplung zwischen den Halbleiterchips und den Trägern zu liefern.
Der Erfindung liegt die Aufgabe zugrunde, ein Bauelement mit einem Träger und einem an dem Träger befestigten Halbleiterchip zu schaffen, wobei die durch den Herstellungsprozess in den Halbleiterchip induzierten mechanischen Spannungen möglichst gering sein sollen. Ferner soll ein entsprechendes Herstellungsverfahren angegeben werden.
Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
Die 1A bis 1C zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen eines Bauelements mit einem an einem Träger angebrachten Halbleiterchip, wobei Halbleitermaterial an einer Oberfläche des Halbleiterchips exponiert ist.
2 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Bauelements mit einem Träger, einer gesinterten Metallschicht und einem Halbleiterchip, wobei Halbleitermaterial des Halbleiterchips in direktem Kontakt mit der gesinterten Metallschicht steht.
3A bis 3I zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens, das Folgendes beinhaltet: Abscheiden von Metallpartikeln auf einem Halbleiter-Wafer, Vereinzeln des Halbleiter-Wafer zum Erhalten von Halbleiterchips und Anbringen der Halbleiterchips an Trägern.
4A bis 4H zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens, das Folgendes beinhaltet: Abscheiden von Metallpartikeln auf einem Träger und Anbringen eines Halbleiterchips an dem Träger.
In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „vorderer”, „hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsform in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
Die Ausdrücke „gekoppelt” und/oder „elektrisch gekoppelt” sollen, wie sie in dieser Spezifikation verwendet werden, nicht bedeuten, dass die Elemente direkt zusammengekoppelt sein müssen; dazwischenliegende Elemente können zwischen den „gekoppelten” oder „elektrisch gekoppelten” Elementen vorgesehen sein.
Bauelemente, die Halbleiterchips enthalten, werden im Folgenden beschrieben. Die Halbleiterchips können von verschiedenen Typen sein, können durch verschiedene Technologien hergestellt sein und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen oder passive Elemente enthalten. Die integrierten Schaltungen können beispielsweise als integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, Speicherschaltungen oder integrierte passive Elemente ausgelegt sein. Weiterhin können die Halbleiterchips beispielsweise als Leistungshalbleiterchips konfiguriert sein, wie etwa Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), Leistungsbipolartransistoren oder Leistungsdioden. Weiterhin können die Halbleiterchips Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten enthalten. Bei einer Ausführungsform können Halbleiterchips mit einer vertikalen Struktur involviert sein, d. h., dass die Halbleiterchips derart hergestellt sein können, dass elektrische Ströme in eine Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann bei einer Ausführungsform Elektroden auf seinen beiden Hauptoberflächen aufweisen, d. h. auf seiner Oberseite und Unterseite. Bei einer Ausführungsform können die Leistungshalbleiterchips eine vertikale Struktur aufweisen. Beispielhaft können sich die Source-Elektrode und Gate-Elektrode eines Leistungs-MOSFET auf einer Hauptoberfläche befinden, während die Drain-Elektrode des Leistungs-MOSFET auf der anderen Hauptoberfläche angeordnet ist. Weiterhin können die unten beschriebenen Bauelemente integrierte Schaltungen zum Steuern der integrierten Schaltungen von anderen Halbleiterchips enthalten, beispielsweise die integrierten Schaltungen von Leistungshalbleiterchips. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial, beispielsweise Si, SiC, SiGe, GaAs, hergestellt zu sein und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise Isolatoren, Kunststoffe oder Metalle. Zudem können die Halbleiterchips gekapselt oder ungekapselt sein.
Die Halbleiterchips können auf einem aus Halbleitermaterial hergestellten Wafer hergestellt werden. Der Flächeninhalt eines Halbleiter-Wafer kann gemäß vorbestimmter Wafer-Durchmesser standardisiert sein, z. B. 4 Inch, 8 Inch, 10 Inch oder 12 Inch. Die Dicke des Halbleiter-Wafer kann innerhalb Bereichen von in der Regel 10 bis 1000 μm variieren, wobei diese Werte bei spezifischen Anwendungen auch kleiner oder größer sein können. Die Halbleiter-Wafer können beispielsweise durch Schleifen ihrer Rückseiten bis zu einer Dicke im Bereich von 10 bis 220 μm herunter gedünnt werden. Die Halbleiter-Wafer können zersägt werden, wodurch die individuellen Halbleiterchips getrennt werden.
Die Halbleiterchips können Elektroden (oder Kontaktpads) aufweisen, die das Herstellen eines elektrischen Kontakts mit den in den Halbleiterchips enthaltenen integrierten Schaltungen gestatten. Eine oder mehrere Metallschichten können auf einige Elektroden der Halbleiterchips aufgebracht werden. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können beispielsweise in Form einer einen Bereich bedeckenden Schicht vorliegen. Jedes gewünschte Metall oder jede gewünschte Metalllegierung, beispielsweise Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickelvanadium, kann als das Material verwendet werden. Die Metallschichten brauchen nicht homogen oder aus nur einem Material hergestellt zu sein, d. h., verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich.
Einige der Elektroden sind möglicherweise nicht mit Metallschichten bedeckt. An diesen Elektroden kann Halbleitermaterial, beispielsweise Si, SiC, SiGe oder GaAs, exponiert, d. h. freiliegend sein. Es kann vorgesehen sein, dass eine ganze Oberfläche des Halbleiterchips, beispielsweise die Rückseite des Halbleiterchips oder eine beliebige andere Oberfläche, nicht mit irgendeiner Metallschicht beschichtet ist. Diese Elektroden oder Oberflächen der Halbleiterchips können zum Anbringen der Halbleiterchips an Trägern verwendet werden. Die Elektroden oder Oberflächen der Halbleiterchips, die nicht mit Metallschichten bedeckt sind, können weiterhin frei von Halbleiteroxidmaterial sein, wenn die Halbleiterchips an den Trägern angebracht werden.
Die Träger können von beliebiger Gestalt und Größe sein und aus einem beliebigen Material bestehen. Während der Fabrikation der Bauelemente können die Träger miteinander verbunden sein. Die Träger können auch aus einem Stück bestehen. Die Träger können unter anderem durch Verbindungsmittel mit dem Zweck verbunden sein, die Träger im Verlauf der Fabrikation zu trennen. Das Trennen der Träger kann durch mechanisches Sägen, einen Laserstrahl, Schneiden, Stanzen, Fräsen, Ätzen oder ein beliebiges anderes angebrachtes Verfahren ausgeführt werden. Die Träger können elektrisch leitend sein. Sie können aus Metallen oder Metalllegierungen hergestellt sein, bei einer Ausführungsform Kupfer, Kupferlegierungen, Eisennickel, Aluminium, Aluminiumlegierungen oder anderen angebrachten Materialien. Die Träger können ausschließlich aus Metallen oder Metalllegierungen hergestellt sein. Die Träger können beispielsweise Systemträger oder Teile von Systemträgern sein. Weiterhin können die Träger mit einem elektrisch leitenden Material, beispielsweise Kupfer, Silber, Eisennickel oder Nickelphosphor, beschichtet sein. Träger, die aus elektrisch isolierendem Material bestehen und mindestens eine elektrisch leitende Oberfläche aufweisen, können ebenfalls verwendet werden. Ein DBC-Substrat (Direct Bonded Copper) ist ein Beispiel für einen derartigen Träger. Ein DBC-Substrat besteht aus einem Keramikträger mit einer an eine oder beide Seiten des Keramikträgers gebondeten Kupferfolie.
Ein elektrisch leitendes Material kann verwendet werden, um die Halbleiterchips an den Trägern anzubringen. Weiterhin kann das elektrisch leitende Material eine elektrische und thermische Kopplung zwischen den Halbleiterchips und den Trägern bereitstellen. Das elektrisch leitende Material kann beispielsweise ein Lotmaterial sein. Zudem kann das elektrisch leitende Material aus Metallpartikeln bestehen. Mindestens einige der Metallpartikel können Abmessungen kleiner als 100 nm aufweisen. Um die Halbleiterchips an den Trägern anzubringen, können die Metallpartikel erhitzt werden. Wenn die Metallpartikel erhitzt werden, können sie gesintert werden.
Die unten beschriebenen Bauelemente können externe Kontaktelemente enthalten, die von beliebiger Gestalt und Größe sein können. Die externen Kontaktelemente können von außerhalb der Bauelemente zugänglich sein und können somit das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb der Bauelemente gestatten. Weiterhin können die externen Kontaktelemente wärmeleitend sein und als Kühlkörper zum Ableiten der von den Halbleiterchips erzeugten Wärme dienen. Die externen Kontaktelemente können aus einem beliebigen gewünschten elektrisch leitenden Material bestehen, beispielsweise einem Metall wie etwa Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Die externen Kontaktelemente können Zuleitungen eines Systemträgers sein.
Die Bauelemente können ein Formmaterial enthalten, das mindestens Teile der Komponenten der Bauelemente bedeckt. Das Formmaterial kann ein beliebiges angemessenes thermoplastisches oder wärmehärtendes Material sein. Verschiedene Techniken können eingesetzt werden, um die Komponenten mit dem Formmaterial zu bedecken, beispielsweise Formpressen, Spritzgießen, Pulversintern oder Flüssig-Molden.
Die 1A bis 1C zeigen schematisch eine Ausführungsform eines Verfahrens für die Produktion eines Bauelements 100. Ein Querschnitt des durch das Verfahren erhaltenen Bauelements 100 ist in 1C gezeigt. Zuerst wird ein Halbleiterchip 10 bereitgestellt (siehe 1A). Halbleitermaterial ist an einer ersten Oberfläche 11 des Halbleiterchips 10 exponiert, d. h. freiliegend. Der Halbleiterchip 10 wird derart über einem Träger 12 platziert, dass die erste Oberfläche 11 des Halbleiterchips 10 dem Träger 12 zugewandt ist (siehe 1B). Elektrisch leitendes Material 13 wird zwischen dem Halbleiterchip 10 und dem Träger 12 angeordnet. Wärme wird zugeführt, um den Halbleiterchip 10 an dem Träger 12 anzubringen (siehe 1C).
2 zeigt schematisch ein Bauelement 200 im Querschnitt. Das Bauelement 200 enthält einen Träger 12, eine über dem Träger 12 platzierte gesinterte Metallschicht 14 und einen über der gesinterten Metallschicht 14 platzierten Halbleiterchip 10. Die gesinterte Metallschicht 14 steht mindestens teilweise in direktem Kontakt mit dem Halbleitermaterial des Halbleiterchips 10.
Die 3A bis 3I zeigen schematisch eine Ausführungsform eines Verfahrens zur Produktion eines Bauelements 300, von dem ein Querschnitt in 3I gezeigt ist. Das Bauelement 300 ist eine Implementierung der Bauelemente 100 und 200. Die Einzelheiten des Bauelements 300, die unten beschrieben sind, können deshalb gleichermaßen auf die Bauelemente 100 und 200 angewendet werden. Weiterhin ist das in 3A bis 3I gezeigte Verfahren eine Implementierung des in 1A bis 1C gezeigten Verfahrens. Die Einzelheiten des Produktionsverfahrens, die unten beschrieben sind, können deshalb gleichermaßen auf das Verfahren der 1A bis 1C angewendet werden.
Der Halbleiterchip 10 sowie alle anderen, hierin beschriebenen Halbleiterchips können auf einem aus Halbleitermaterial hergestellten Wafer hergestellt werden. Der Halbleiter-Wafer kann von beliebiger Gestalt und Größe sein und kann aus einem beliebigen Halbleitermaterial hergestellt sein. Ein derartiger Halbleiter-Wafer 20 ist in 3A gezeigt. Der Halbleiter-Wafer 20 besitzt eine erste Oberfläche 21 und eine zweite Oberfläche 22 gegenüber der ersten Oberfläche 21. Halbleitermaterial kann auf der ersten Oberfläche 21 des Halbleiter-Wafer 20 exponiert, d. h. von außerhalb des Halbleiter-Wafers 20 zugänglich sein. Die erste Oberfläche 21 ist möglicherweise nicht mit irgendeiner Metallschicht beschichtet, stattdessen kann blankes Halbleitermaterial, beispielsweise Si, SiC, SiGe oder GaAs, exponiert sein. Das Halbleitermaterial kann mit entsprechenden Dotierionen dotiert werden, um eine elektrische Leitfähigkeit mindestens von Abschnitten der ersten Oberfläche 21 des Halbleiter-Wafer 20 zu erhalten. Wie in 3A durch gestrichelte Linien gezeigt, können Abschnitte der ersten Oberfläche 21 des Halbleiter-Wafer 20 derart dotiert werden, dass Elektroden 23 an der ersten Oberfläche 21 produziert werden. Da Herstellungsprozesse für die Metallisierung der ersten Oberfläche 21 des Halbleiter-Wafer 20 nicht erforderlich sind, sind die Kosten für die Produktion des Halbleiter-Wafer 20 reduziert.
Weitere Elektroden 24 und 25 können sich auf der zweiten Oberfläche 22 des Halbleiter-Wafer 20 befinden. Die Elektroden 24 und 25 auf der zweiten Oberfläche 22 können mit einer oder mehreren Metallschichten aus Aluminium, Kupfer, Silber oder anderen Metallen oder Metalllegierungen beschichtet sein. Die in den Halbleiter-Wafer 20 eingebetteten integrierten Schaltungen können über die Elektroden 23 bis 25 elektrisch erreicht werden.
Die in dem Halbleiter-Wafer 20 enthaltenen integrierten Schaltungen können physikalisch identisch sein, können aber auch voneinander verschieden sein. Die integrierten Schaltungen können beispielsweise vertikale Leistungsdioden oder vertikale Leistungstransistoren sein, beispielsweise IGBTs, JFETs, Leistungsbipolartransistoren oder Leistungs-MOSFETs. Im letzteren Fall, der in 3A beispielhaft dargestellt ist, können die Elektroden 23 die Drain-Elektroden der Leistungs-MOSFETs sein und die Elektroden 24 und 25 können als die Source- bzw. Gate-Elektroden der Leistungs-MOSFETs fungieren.
Anstelle von vertikalen Leistungsdioden oder vertikalen Leistungstransistoren können andere integrierte Schaltungen wie etwa Logikschaltungen in dem Halbleiter-Wafer 20 enthalten sein. Bei einer Ausführungsform können jene Schaltungen in den Halbleiter 20 eingebettet sein, die auf ihrer rückseitigen ersten Seite 21 eine Elektrode aufweisen.
Die erste Oberfläche 21 des Halbleiter-Wafer 20 kann auf entsprechende Weise bei einer Ausführungsform gereinigt werden, um etwaiges Halbleiteroxidmaterial zu entfernen, das sich auf der ersten Oberfläche 21 befinden kann. Das Entfernen des Halbleiteroxids kann beispielsweise dadurch ausgeführt werden, dass der Halbleiter-Wafer 20 in eine HF-Lösung getaucht wird, oder durch Plasmaätzen mit einer Mischung aus Argon und Wasserstoff oder durch ein beliebiges anderes angemessenes Ätzverfahren.
Nach dem Reinigungsprozess kann eine Metallpartikel 27 enthaltende Paste 26 auf die erste Oberfläche 21 des Halbleiter-Wafer 20 aufgebracht werden, wie in 3B dargestellt. Die Metallpartikel 27 können beispielsweise aus Silber, Gold, Kupfer, Zinn oder Nickel bestehen. Gemäß einer Ausführungsform können die Metallpartikel 27 aus einem reinen Metall oder einer Metalllegierung bestehen. Die Abmessungen (mittlerer Durchmesser) der Metallpartikel 27 können kleiner als 100 nm und bei einer Ausführungsform kleiner als 50 nm oder 10 nm sein. Es kann auch vorgesehen werden, dass nur ein Bruchteil der Metallpartikel 27, die auf den Halbleiter-Wafer 20 aufgebracht werden, solche Abmessungen aufweist. Beispielsweise können mindestens 10% oder 20% oder 30% oder 40% oder 50% oder 60% oder 70% der Metallpartikel 27 Abmessungen kleiner als 100 nm oder 50 nm oder 10 nm aufweisen. Die anderen Metallpartikel 27 können größere Abmessungen aufweisen. Gemäß einer Ausführungsform besitzen die Metallpartikel 27 Abmessungen im Bereich zwischen 5 und 50 nm.
Die Metallpartikel 27 können mit einer Schicht 28 aus einem organischen Material oder einem Flussmaterial wie beispielsweise Kolophonium beschichtet sein. Weiterhin können die Metallpartikel 27 in einer geeigneten Flüssigkeit oder in einem geeigneten Lösemittel 29 dispergiert sein. Die die Metallpartikel 27 enthaltende Paste 26 kann flüssig, viskos oder wachsartig sein. Pasten, die Metallpartikel enthalten, die mit einer Schicht aus einem organischen oder Flussmaterial beschichtet und in einem Lösemittel dispergiert sind, können beispielsweise von den Firmen Coocson Electronic (Produktname: N 1000), Advanced Nano-Particles (ANP), Harima Chemicals (Produktname: NPS-H und NHD-1) oder NBE Technologies (Produktname: NBE Tech.) erworben werden. Alternativ können andere Produkte von diesen oder anderen Firmen verwendet werden und dem gleichen Zweck wie unten beschrieben dienen.
Das Aufbringen der Paste 26, die die in dem Lösemittel 29 dispergierten Metallpartikel 27 enthält, kann durch Siebdrucken oder andere Drucktechnologien erfolgen. Zudem kann die Paste 26 mit einer Rakel verteilt werden. Es sind auch andere Techniken für das Aufbringen der Paste 26 auf den Halbleiter-Wafer 20 möglich, beispielsweise Dispensieren oder Aufschleudern.
Das Lösemittel 29 kann das Aufbringen der Metallpartikel 27 auf die erste Oberfläche 21 des Halbleiter-Wafer 20 ermöglichen. Deshalb kann das Lösemittel 29 derart gewählt werden, dass es – je nach der Aufbringungstechnik – während des Aufbringens der Paste 26 flüssig, viskos oder wachsartig ist.
Nach dem Aufbringen der Paste 26 kann die Paste 26 in einem Ofen einer moderaten Temperatur T₁ ausgesetzt werden, die unter 150°C liegen kann. Die Expositionszeit kann willkürlich sein, bei einer Ausführungsform kann sie lang genug sein, damit das Lösemittel 29 mindestens teilweise verdampfen kann, wodurch die Metallpartikel 27 in dem Halbleiter-Wafer 20 lokalisiert bleiben, wie in 3C gezeigt. Das Lösemittel 29 kann ohne jegliche Reste verdampfen. Die Temperatur T₁ kann derart gewählt werden, dass die die Metallpartikel 27 beschichtenden Schichten 28 nicht schmelzen, bei einer Ausführungsform, falls der Durchmesser der Metallpartikel 27 kleiner als 50 nm oder 10 nm ist. Gemäß einer Ausführungsform können die Schichten 28 bei der Temperatur T₁ mindestens teilweise schmelzen oder verdampfen.
Die die Metallpartikel 27 beschichtenden Schichten 28 können eine vorzeitige Agglomeration der Metallpartikel 27 verhindern. Weiterhin können die den Halbleiter-Wafer 20 bedeckende Schicht aus Metallpartikeln 27 und bei einer Ausführungsform die Schichten 28 eine Oxidation der blanken Halbleiteroberfläche 21 des Halbleiter-Wafer 20 verhindern.
Nach dem Verdampfen des Lösemittels 29 kann der Halbleiter-Wafer 20 zerlegt werden, wodurch die individuellen Halbleiterchips 10 getrennt werden, wie in 3D dargestellt. Das Vereinzeln des Halbleiter-Wafer 20 kann durch Sägen oder eine beliebige andere angemessene Technik ausgeführt werden, beispielsweise Laserabtragen, Schneiden, Stanzen, Fräsen oder Ätzen. Wenngleich nur zwei der Halbleiterchips 10 in 3D gezeigt sind, kann aus dem Halbleiter-Wafer 20 eine beliebige Anzahl von Halbleiterchips 10 erhalten werden.
Die Schichten 28 aus organischem Material oder Flussmaterial, die die Metallpartikel 27 beschichten, können sicherstellen, dass die Metallpartikel 27 ausreichend gut an der ersten Oberfläche 21 des Halbleiter-Wafer 20 und aneinander haften, so dass mindestens ein ausreichender Anteil der Metallpartikel 27 selbst nach dem Zerlegen des Halbleiter-Wafer 20 auf der ersten Oberfläche 21 verbleibt.
Wie in 3E gezeigt, kann mindestens einer der Halbleiterchips 10 über einem Träger 12 platziert werden, wobei die erste Oberfläche 21 und die Metallpartikel 27 dem Träger 12 zugewandt sind. Der Träger 12 kann beispielsweise Teil eines Systemträgers (Leadframe) sein, wie etwa ein Diepad, wie in 3E gezeigt. Der Systemträger kann weiterhin Zuleitungen 30 und andere Diepads (Chip-Träger) enthalten. Der Systemträger kann aus einem Metall oder einer Metalllegierung hergestellt sein, bei einer Ausführungsform Kupfer, einer Kupferlegierung, Eisennickel, Aluminium oder anderen elektrisch leitenden Materialien. Weiterhin kann der Systemträger mit einem elektrisch leitenden Material beschichtet sein, beispielsweise Kupfer, Silber, Eisennickel oder Nickelphosphor. Die Gestalt des Systemträgers ist auf keine bestimmte Größe oder geometrische Gestalt beschränkt. Der Systemträger kann durch Stanzen einer Metallplatte hergestellt worden sein. Die Diepads und Zuleitungen des Systemträgers können durch Dämme miteinander verbunden sein.
In 3E ist nur ein Halbleiterchip 10, der über dem Systemträger platziert ist, dargestellt. Über dem Systemträger können auch weitere Halbleiterchips platziert werden. Diese Halbleiterchips können auf dem gleichen Halbleiter-Wafer 20 hergestellt worden sein, können aber alternativ auf verschiedenen Halbleiter-Wafern hergestellt worden sein. Weiterhin können die Halbleiterchips physisch identisch sein, können aber auch verschiedene integrierte Schaltungen enthalten.
Die Metallpartikel 27 können einer Temperatur T₂ ausgesetzt werden, die hoch genug ist, dass die die Metallpartikel 27 beschichtenden Schichten 28 sublimieren oder verdampfen. Weiterhin kann die Temperatur T₂ unter der Schmelztemperatur der Metallpartikel 27 liegen. Nachdem die Schichten 28 entfernt sind, können die Metallpartikel 27 durch Sintern aufgrund der Temperatur T₂ eine feste Schicht 14 bilden. Die Temperatur T₂ kann im Bereich von 150 bis 500°C liegen, bei einer Ausführungsform im Bereich von 180 bis 300°C, und kann von dem Material und/oder den Abmessungen der Metallpartikel 27 abhängen.
Zum Herstellen der gesinterten Verbindungsstelle kann der Träger 12 von einer Heizplatte auf die Temperatur T₂ erhitzt werden. Gemäß einer Ausführungsform können sowohl der Träger 12 als auch der Halbleiterchip 10 in einen Ofen gesetzt und auf eine entsprechende Temperatur erhitzt werden. Ein Pick-and-Place-Werkzeug kann verwendet werden, das in der Lage ist, den Halbleiterchip 10 aufzugreifen und ihn auf dem erhitzten Träger 12 zu platzieren. Während des Sinterprozesses kann der Halbleiterchip 10 für eine entsprechende Zeit, beispielsweise einige Sekunden oder Minuten, auf den Träger 12 gedrückt werden.
Die Schichten 28, die die Metallpartikel 27 vor dem Sinter-Prozess bedecken, können eine Oxidation der Metallpartikel 27 verhindern. Falls eine Außenschicht der Metallpartikel 27 oxidiert wird, wäre eine höhere Temperatur T₂ erforderlich, um die Metallpartikel 27 zu sintern. Weiterhin kann die Sintertemperatur T₂ reduziert werden, indem die Durchmesser oder Abmessungen der Metallpartikel 27 reduziert werden. Wegen der verschiedenen Wärmeausdehnungskoeffizienten des Halbleiterchips 10 und des Trägers 12 wird eine niedrige Temperatur T₂ gewünscht, um die von dem Träger 12 während des Sinterprozesses in dem Halbleiterchip 10 induzierte mechanische Beanspruchung zu reduzieren. Als Beispiel besitzt Kupfer, aus dem der Träger 12 hergestellt sein kann, einen Wärmeausdehnungskoeffizienten von etwa 17 × 10^–6/K und Silizium einen Wärmeausdehnungskoeffizienten von etwa 3 × 10^–6/K. Zudem wird aufgrund der niedrigen Temperatur T₂ eine Diffusion von Verunreinigungen und Metallpartikeln in dem Halbleiterchip 10 blockiert.
Wie in 3F gezeigt, befestigt die gesinterte Metallschicht 14 den Halbleiterchip 10 mechanisch an dem Träger 12 und koppelt die erste Oberfläche 21 des Halbleiterchips 10 elektrisch und thermisch an den Träger 12. Da die erste Oberfläche 21 des Halbleiterchips 10 (vor dem Anbringen an dem Träger 12) von jeglicher Metallschicht frei sein kann, kann die gesinterte Metallschicht 14 in direktem Kontakt mit dem n- oder p-Halbleitermaterial des Halbleiterchips 10 und somit der Elektrode 23 stehen. Die gesinterte Metallschicht 14 kann eine beliebige Dicke aufweisen, bei einer Ausführungsform kann ihre Dicke im Bereich von 1 bis 30 μm liegen. Poren können über die gesinterte Metallschicht 14 verteilt sein.
Nach dem Anbringen des Halbleiterchips 10 an dem Träger 12 können elektrische Zwischenverbindungen von den Elektroden 24 und 25 des Halbleiterchips 10 zu den Zuleitungen 30 hergestellt werden. Wie in 3G gezeigt, können diese Zwischenverbindungen durch Drahtbonden hergestellt werden. Beispielsweise können Ball-Bonding oder Wedge-Bonding als die Zwischenverbindungstechnik verwendet werden. Ein oder mehrere Bonddrähte 31 können angebracht werden, um jede der auf der zweiten Oberfläche 22 des Halbleiterchips 10 befindlichen Elektroden 24 und 25 elektrisch an die Zuleitungen 30 zu koppeln. Die Bonddrähte 31 können aus Gold, Aluminium, Kupfer oder einem beliebigen anderen angemessenen, elektrisch leitenden Material hergestellt sein. Der Träger 12 kann mit einer anderen Zuleitung 30 verbunden sein, die nicht in 3G gezeigt ist. Diese Zuleitung 30 und der Träger 12 können aus einem Stück hergestellt sein.
Anstatt des Drahtbondens können andere Zwischenverbindungstechniken verwendet werden. Beispielsweise können metallische Clips auf dem Halbleiterchip 10 und den Zuleitungen 30 platziert werden, um die elektrischen Verbindungen herzustellen.
Ein Formtransferprozess kann ausgeführt werden, um die auf dem Systemträger angeordneten Komponenten mit einem Formmaterial 32 zu kapseln, wie in 3H gezeigt. Das Formmaterial 32 kann einen beliebigen Abschnitt des Bauelements 300 kapseln, lässt aber mindestens Teile der Zuleitungen 30 unbedeckt. Die exponierten Teile der Zuleitungen 30 können als externe Kontaktelemente verwendet werden, um das Bauelement 300 elektrisch an andere Komponenten zu koppeln wie beispielsweise eine Leiterplatte, wie etwa ein PCB (Printed Circuit Board).
Das Formmaterial 32 kann aus einem beliebigen angemessenen, elektrisch isolierenden thermoplastischen oder wärmehärtenden Material bestehen, bei einer Ausführungsform kann es aus einem Material bestehen, das üblicherweise in der derzeitigen Halbleiterkapselungstechnologie verwendet wird. Verschiedene Techniken können eingesetzt werden, um die Komponenten des Bauelements 300 mit dem Formmaterial 32 zu bedecken, beispielsweise Formpressen, Spritzgießen, Pulversintern oder Flüssig-Molden.
Vor oder nach der Kapselung mit dem Formmaterial 32 werden die individuellen Bauelemente 300 getrennt, indem der Systemträger beispielsweise durch Durchsägen der Dämme getrennt wird. Danach können die Zuleitungen 30 gebogen und/oder gestutzt werden, wie in 3I gezeigt. Anstatt dass die Zuleitungen 30 von dem Formmaterial 32 vorstehen, ist es auch möglich, ein drahtloses Bauelement 300 zu haben.
Für einen Fachmann ist es offensichtlich, dass die Bauelemente 100, 200 und 300, wie in 1C, 2 und 3I gezeigt, nur als Ausführungsbeispiele gedacht sind und viele Variationen möglich sind. Beispielsweise ist es möglich, Metallpartikel 27 zu verwenden, die Abmessungen größer als 100 nm besitzen, beispielsweise im Bereich von 1 bis 3 μm. Diese Metallpartikel 27 können beispielsweise aus AuSn oder anderen Metalllegierungen hergestellt sein. Sie können auch mit einer Schicht 28 aus einem organischen oder Flussmaterial bedeckt sein und können in einem Lösemittel 29 dispergiert sein. Anstatt gesintert zu werden, können diese Metallpartikel 27 jedoch geschmolzen werden, wenn sie an dem Träger 12 angebracht werden. Die Temperatur T₂ kann im Bereich von 300 bis 500°C liegen und hängt von dem Material der Metallpartikel 27 ab. Weiterhin kann, anstatt Metallpartikel 27 zu verwenden, ein anderes angemessenes Lotmaterial verwendet werden, um den Halbleiterchip 10 mit der blanken Halbleiteroberfläche 21 an dem Träger 12 anzubringen.
Eine weitere Variation des in 3A bis 3I gezeigten Verfahrens besteht darin, zwei oder mehr Halbleiterchips aufeinander zu stapeln und das oben beschriebene Verfahren zu verwenden, um die Halbleiterchips aneinander anzubringen.
Anstelle des Systemträgers können andere Träger mit mindestens einer elektrisch leitenden Oberfläche verwendet werden. Beispielsweise kann ein DBC-Substrat (Direct Bonded Copper) als der Träger zum Tragen des Halbleiterchips verwendet werden. Ein DBC-Substrat besteht aus einem Keramikträger mit einer auf eine oder beide Seiten gebondeten Kupferfolie.
Die 4A bis 4H zeigen schematisch ein Verfahren zur Produktion eines Bauelements 400, von dem ein Querschnitt in 4H gezeigt ist. Das in 4A bis 4H gezeigte Verfahren ist dem Verfahren von 3A bis 3I in vielerlei Weisen ähnlich oder identisch. Im Gegensatz zu dem Verfahren der 3A bis 3I wird die die Metallpartikel 27 enthaltende Paste 26 auf dem Träger 12 und nicht auf dem Halbleiter-Wafer 20 gemäß dem Verfahren von 4A bis 4H abgeschieden.
In 4A ist der Systemträger mit dem Träger (Diepad) 12 und den Zuleitungen 30 gezeigt. Die Paste 26, die die in dem Lösemittel 29 dispergierten Metallpartikel 27 enthält, kann auf die obere Oberfläche des Trägers 12 aufgebracht werden, wie in 4B gezeigt. Das Aufbringen der Paste 26 kann durch Siebdruck, andere Drucktechnologien oder irgendeine andere angebrachte Technik ausgeführt werden, beispielsweise können die Metallpartikel 27, die dispergiert oder aufgeschleudert werden, eine Schicht 28 enthalten.
Nach dem Aufbringen der Paste 26 kann der Systemträger in einem Ofen der moderaten Temperatur T₁ ausgesetzt werden, die unter 150°C liegen kann. Die Expositionszeit kann willkürlich sein, bei einer Ausführungsform kann sie lang genug sein, damit das Lösemittel 29 mindestens teilweise verdampfen kann, wodurch die Metallpartikel 27 in dem Träger 12 lokalisiert bleiben, wie in 4C gezeigt. Das Lösemittel 29 kann ohne jegliche Reste verdampfen.
Dann kann der Halbleiterchip 10 über den Metallpartikeln 27 platziert werden, wobei die exponierte Halbleiteroberfläche 21 dem Träger 12 zugewandt ist. Um eine oxidfreie erste Oberfläche 21 zu haben, so dass später ein elektrischer Kontakt zwischen der blanken Halbleiterelektrode 23 (die in 4D durch gestrichelte Linien gezeigt ist) und dem Träger 12 hergestellt werden kann, kann etwaiges Halbleiteroxid von der ersten Oberfläche 21 des Halbleiterchips 10 entfernt werden, bevor der Halbleiterchip 10 auf den Metallpartikeln 27 platziert wird. Das Entfernen des Halbleiteroxids kann beispielsweise durch Tauchen des Halbleiterchips 10 in eine HF-Lösung oder durch Plasmaätzen mit einer Mischung aus Argon und Wasserstoff oder irgendein anderes angemessenes Ätzverfahren ausgeführt werden. Nachdem der Halbleiterchip 10 über dem Träger 12 platziert worden ist, können die gleichen Prozesse ausgeführt werden, wie in 3F bis 3I dargestellt und oben beschrieben. Wie in 4E dargestellt, kann Wärme einwirken, um die Metallpartikel 27 der Temperatur T₂ auszusetzen, um die gesinterte Metallschicht 14 herzustellen. Während des Sinterprozesses kann der Halbleiterchip 10 für eine angemessene Zeit auf den Träger 12 gepresst werden. Dann können elektrische Kontakte zwischen den Elektroden 24 und 25 und den Zuleitungen 30 durch Bonddrähte 31 hergestellt werden, wie in 4F gezeigt. Mindestens einige der Komponenten des Bauelements 400 können mit dem Formmaterial 32 gekapselt werden, wie in 4G gezeigt. Die individuellen Bauelemente 400 können voneinander getrennt werden, indem der Systemträger beispielsweise durch Durchsägen der Dämme getrennt wird. Danach können die Zuleitungen 30 gebogen und/oder gestutzt werden, wie in 4H gezeigt.
Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin sollen in dem Ausmaß, in dem die Ausdrücke „enthalten”, „haben”, „mit” oder andere Variationen davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen” einschließend sein. Weiterhin versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert sein können. Außerdem ist der Ausdruck „beispielhaft” lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Es ist auch zu verstehen, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zu dem Zweck der Vereinfachung und zum leichten Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von den hierin dargestellten wesentlich differieren können.
Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.

Claims

Verfahren, umfassend: Bereitstellen eines Halbleiterchips (10), wobei Halbleitermaterial an einer ersten Oberfläche (11) des Halbleiterchips (10) exponiert ist; Platzieren des Halbleiterchips (10) über einem Träger (12), wobei die erste Oberfläche (11) dem Träger (12) zugewandt ist und elektrisch leitendes Material (13) zwischen dem Halbleiterchip (10) und dem Träger (12) angeordnet ist; und Zuführen von Wärme, um den Halbleiterchip (10) an dem Träger (12) anzubringen.
Verfahren nach Anspruch 1, wobei der Träger (12) eine der ersten Oberfläche (11) des Halbleiterchips (10) zugewandte erste Oberfläche aufweist und die erste Oberfläche des Trägers (12) elektrisch leitend ist.
Verfahren nach Anspruch 1 oder 2, wobei das elektrisch leitende Material (13) beim Zuführen der Wärme gesintert wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das elektrisch leitende Material (13) beim Zuführen der Wärme auf eine Temperatur unterhalb der Schmelztemperatur des elektrisch leitenden Materials (13) erwärmt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei Halbleiteroxid von der ersten Oberfläche (11) des Halbleiterchips (10) entfernt wird, bevor der Halbleiterchip (10) über dem Träger (12) platziert wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das elektrisch leitende Material (13) Metallpartikel (27) umfasst.
Verfahren nach Anspruch 6, wobei die Metallpartikel (27) mit einem organischen Material (28) oder einen Flussmaterial (28) beschichtet sind.
Verfahren nach Anspruch 7, wobei das organische Material (28) oder das Flussmaterial (28) beim Zuführen der Wärme entfernt werden.
Verfahren nach einem der Ansprüche 6 bis 8, wobei mindestens 50% der Metallpartikel (27) Abmessungen kleiner als 100 nm aufweisen.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das elektrisch leitende Material (13) auf der ersten Oberfläche (11) des Halbleiterchips (10) aufgebracht wird, bevor der Halbleiterchip (10) über dem Träger (11) platziert wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das elektrisch leitende Material (13) auf dem Träger (12) aufgebracht wird, bevor der Halbleiterchip (10) über dem Träger (12) platziert wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei Druck auf das elektrisch leitende Material (13) ausgeübt wird, wenn die Wärme zugeführt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10) eine erste Elektrode (23) auf der ersten Oberfläche (21) und eine zweite Elektrode (24, 25) auf einer zweiten Oberfläche (22) gegenüber der ersten Oberfläche (21) aufweist.
Verfahren, umfassend: Aufbringen von Metallpartikeln (27) auf eine Oberfläche (21) eines Halbleiter-Wafers (20), auf der Halbleitermaterial exponiert ist; Vereinzeln des Halbleiter-Wafers (20) mit den Metallpartikeln (27), um mehrere Halbleiterchips (10) zu erhalten; Platzieren mindestens eines der mehreren Halbleiterchips (10) über einem Träger (12), wobei die Metallpartikel (27) dem Träger (12) zugewandt sind; und Erwärmen der Metallpartikel (27), um den mindestens einen Halbleiterchip (10) an dem Träger (12) anzubringen.
Verfahren nach Anspruch 14, wobei die Metallpartikel (27) mit einem organischen Material (28) oder einem Flussmaterial (28) beschichtet sind.
Verfahren nach Anspruch 15, wobei das organische Material (28) oder das Flussmaterial (28) entfernt wird, wenn die Metallpartikel (27) erwärmt werden.
Verfahren nach einem der Ansprüche 14 bis 16, wobei die Metallpartikel (27) gesintert werden.
Verfahren nach einem der Ansprüche 14 bis 17, wobei die Metallpartikel (27) auf eine Temperatur unterhalb der Schmelztemperatur der Metallpartikel (27) erwärmt werden.
Verfahren nach einem der Ansprüche 14 bis 18, wobei mindestens 50% der Metallpartikel (27) Abmessungen kleiner als 100 nm aufweisen.
Verfahren, umfassend: Bereitstellen eines Halbleiterchips (10), wobei Halbleitermaterial an einer ersten Oberfläche (11) des Halbleiterchips (10) exponiert ist; Platzieren des Halbleiterchips (10) über einem Träger (12), wobei die erste Oberfläche (11) dem Träger (12) zugewandt ist und Metallpartikel (27) zwischen dem Halbleiterchip (10) und dem Träger (12) angeordnet sind und wobei mindestens 50% der Metallpartikel (27) Abmessungen kleiner als 100 nm aufweisen; und Sintern der Metallpartikel (27).
Bauelement (200), umfassend: einen Träger (12), eine über dem Träger (12) platzierte gesinterte Metallschicht (14), und einen über der gesinterten Metallschicht (14) platzierten Halbleiterchip (10), wobei die gesinterte Metallschicht (14) in direktem Kontakt mit dem Halbleitermaterial des Halbleiterchips (10) steht.
Bauelement (200) nach Anspruch 21, wobei der Halbleiterchip (10) eine erste Elektrode (23) auf einer ersten Oberfläche (21) aufweist, die der gesinterten Metallschicht (14) zugewandt ist.
Bauelement (200) nach Anspruch 22, wobei der Halbleiterchip (10) eine zweite Elektrode (24) auf einer zweiten Oberfläche (22) gegenüber der ersten Oberfläche (21) aufweist.
Bauelement (200) nach einem der Ansprüche 21 bis 23, wobei der Halbleiterchip (10) ein Leistungshalbleiterchip ist.
Bauelement (200) nach einem der Ansprüche 21 bis 24, wobei der Träger (12) ein Systemträger oder ein DBC-Substrat ist.