KR20030060894A - 무선 주파수 인식 장치의 소자와 안테나 어셈블리 방법 - Google Patents

무선 주파수 인식 장치의 소자와 안테나 어셈블리 방법 Download PDF

Info

Publication number
KR20030060894A
KR20030060894A KR10-2003-7003997A KR20037003997A KR20030060894A KR 20030060894 A KR20030060894 A KR 20030060894A KR 20037003997 A KR20037003997 A KR 20037003997A KR 20030060894 A KR20030060894 A KR 20030060894A
Authority
KR
South Korea
Prior art keywords
electrically conductive
particle
chip
contact
electrical element
Prior art date
Application number
KR10-2003-7003997A
Other languages
English (en)
Inventor
허버트 제이. 뉴하우스
마이클 이. 워늘
프리데릭 에이. 블럼
마이클 코바
Original Assignee
나노피어스 테크놀러지스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/812,140 external-priority patent/US20020027294A1/en
Priority claimed from US09/883,012 external-priority patent/US6630203B2/en
Application filed by 나노피어스 테크놀러지스, 인코포레이티드 filed Critical 나노피어스 테크놀러지스, 인코포레이티드
Publication of KR20030060894A publication Critical patent/KR20030060894A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07752—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna using an interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29401—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29409—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 스마트 카드 또는 스마트 인레이(inlay) 등의 RFID 장치에서 제1 소자(210)의 전기적 도전성 콘택트(220)를 장치의 제2 소자(212)의 전기적 도전성 콘택트(214)에 물리적 및 전기적으로 영구히 부착하는 방법을 제공한다. 제1 소자(210) 또는 제2 소자(212) 중 어느 하나의 도전성 콘택트 상에 금속과 전기적 도전성의 경질 입자를 동시퇴적(co-depositing)함으로써 부착을 행하여, 소자들(210, 212) 과 그들의 도전성 콘택트들(220, 214) 사이에 영구적 결합을 제공한다. RFID 장치의 소자들(210, 212)은, 예를 들어, 메모리 칩, 마이크로프로세서 칩, 트랜시버, 또는 다른 분리 혹은 집적 회로 장치, 칩 캐리어, 칩 모듈, 및 예를 들어 안테나와 같은 도전 영역을 포함한다.

Description

무선 주파수 인식 장치의 소자와 안테나 어셈블리 방법{METHOD FOR ASSEMBLING COMPONENTS AND ANTENNAE IN RADIO FREQUENCY IDENTIFICATION DEVICES}
RFID로 정의된 무선 주파수 인식 장치는 판독기(reader) 및 태그를 포함하는 자동 인식 및 데이터 캡쳐 시스템이다. 데이터는 전계, 또는 변조된 유도 또는 방사 전자기 캐리어를 이용하여 전달된다. RFID 장치는 예를 들어 스마트 카드, 스마트 라벨, 보안 배지 및 가축 태그와 같은 구조에서 보다 널리 쓰이고 있다.
전형적으로, 스마트 카드는 플렉시블하며, 신용카드 크기이고, 메모리, 마이크로프로세싱 능력 및 RF 전송 및 수신("송수신기")를 제공하는 칩이 내장된 플라스틱 디바이스이다. "판독기"와 사용될 때, 동작 전원이 칩에 제공되며, 판독기는 칩으로부터 정보를 판독 및 기록하기 위해 칩과 통신한다. 잘 알려진 바와 같이, 이들 집적 회로 디바이스들 모두, 또는 "칩"은 실리콘 "웨이퍼" 상에서 대량으로 제조된다. 웨이퍼는 각각이 이산의(discrete) 개별 칩인 다수의 "다이(die)"로 절단된다. 여기서 사용되는 용어 대부분(예를 들어, 다이, 칩, 마이크로프로세서)은 본 기술 분야에서 호환적으로 선택사용될 수 있다. 본 명세서에서, 용어 "칩"은 이하 이산 또는 집적 회로 디바이스, 즉 액티브 또는 패시브, 및 전기광학 디바이스 중 어느 하나의 형태로 사용된다.
초기의 적용에서 종래의 스마트 카드(때때로 "칩 카드"로 알려짐)는 신용카드 크기의 플라스틱에 내장된 "칩 모듈"을 포함한다. 칩 모듈은 기판("칩 캐리어")로 패키징되거나 또는 기판에 프리접속된 칩이며, 통상 콘택트 영역 및 도전 트랙이 제공되는 칩으로서, 회로 어셈블리 내에서 칩의 조작 및 접속을 보다 용이하게 한다. 카드는 판독기에 플러그되어 "판독"될 수 있어 판독기의 핀이 물리적으로 "콘택트 플레이트", 즉 칩 모듈의 노출된 콘택트 영역에 닿게 된다. 콘택트 플레이트는 핀을 통해 판독기와 통신하는 많은 도전체들을 포함한다. 이들 "접촉식(contact)" 스마트 카드는 "스와이프(swipe)" 카드보다 더욱 다양한 기능이 있으며, 카드의 한 측면의 자기 스트립에 고객 계좌번호와 같은 제한된 양의 정보를 포함한다. 한편, 이들 초기 스마트 카드는 카드에 물리적으로 콘택트하거나 또는 카드를 판독기에 삽입할 필요에 의해 제한되므로, 트랜잭션이 완료되는 속도를 떨어뜨리게 한다.
스마트 카드에 대한 잠재적인 어플리케이션을 크게 확장할 수 있는 여러 기술이 있다. 이들 중에는, 보다 작은 칩과 연관된 메모리 기억 능력 및 처리 능력에 대한 계속적인 개발이 있다. 이것은 스마트 카드가 데이터 저장 또는 처리 능력의 큰 양을 요구하는 새로운 방식에 이용될 수 있게 한다. 또한, 새로운 "비접촉식(contactless)" 스마트 카드는 이것이 판독기와의 물리적인 콘택트를 필요로 하지 않게 개발되었다. 이들 비접촉식 스마트 카드는 보안 또는 액세스 제어 상황에서 수년 동안 사용되었던 RFID 카드의 기술과 유사한 기술을 채용한다. 이들 RFID 카드는 칩 및 안테나를 포함하는 통상 하드하고, 강성이며, 플랫한 디바이스이다. RFID 카드는 그 RFID 카드 내의 회로에 에너지를 공급하는 판독기에 의해 발생된 무선 주파수("RF") 에너지에 의해 전력을 공급받으며, RF 판독기와 카드의 칩 사이에서 제한된 양의 정보를 교환가능하게 한다.
전형적으로, 새로운 비접촉식 스마트 카드는 신용카드와 동일한 크기이며RFID 카드처럼 동작한다. 그러나, 높은 보안성을 갖고 많은 양의 정보를 저장하는 스마트 카드의 능력은 많은 어플리케이션에서의 사용을 더욱 가능하게 한다. 스마트 카드는 초기에 상업적으로 "전화 카드"로 채용되어, 특히 공중 전화기에서 전화 사용을 허가하기 위해 메모리에 미리 지불된 액수를 저장하고 있다. 전화기와 카드 사이의 통신은 전화기 사용을 허가 또는 거부하며, 메모리에 보유된 이용가능한 액수로부터 전화 요금을 공제한다. 스마트 카드는 "로얄티" 카드와 같은 전자 비용/신용 카드로서 사용되며, 유료 텔레비젼 및 대량 운송 설비를 액세스하고 활용하는데 사용된다. 이들은 또한 전시회 및 이벤트용 전자 티켓으로서 개발되어, 개별적인 건강/의료 기록에 대한 용이한 액세스 및 저장과, 절도방지(anti-theft) 시스템용 차량에 이용된다. 새로운 사용은 정규적으로 생성되고 있다.
RF에 의한 정보 전송은 스마트 카드의 콘택트 플레이트와 판독기와의 물리적인 접촉에 대한 필요를 제거함으로써 스마트 카드에 의해 가능한 어플리케이션을 확장시킬 수 있게 한다. 카드 몸체에서 소형 안테나(예를 들어, 코일 또는 다이폴)를 추가함으로써 비접촉식 카드가 RF 파를 통해 통신가능하게 하여, 보다 넓은 동작 범위, 즉 현재 상용되는 기술을 활용하는 약 1 미터를 허용하게 된다. 이들 비접촉식 스마트 카드의 동작 범위를 현저하게 증가시킬 수 있는 보다 진보된 기술이 고대된다. 스마트 카드와 판독기 사이의 콘택트에 대한 필요성의 제거는, 판독기가 스마트 카드를 액세스하고 스마트 카드와 통신하는데 걸리는 시간을 감소시켜, 스마트 카드가 사용자에게 더욱 수용가능하게 한다. 카드에 대한 개선된 판독기 액세스가능성은 큐잉(queuing) 시간을 감소시키며, 스마트 카드가, 예를 들어수많은 사람이 제한된 수의 액세스 포인트(예를 들어, 대량 운송 시스템 및 이벤트 설비로의 게이트)를 통해 빠르게 통과할 필요가 있는 상황에서, 더욱 사용자에 친숙하게 한다.
또 다른 새로운 개발은 콘택트 플레이트와 안테나 모두를 포함하며 콘택트 판독기 또는 RF 판독기 중 어느 하나에 의해 에너지를 공급받으며 액세스될 수 있는 하이브리드 또는 "듀얼-인터페이스" 스마트 카드이다. 그 결과 이들 모두의 인터페이스 능력은 단일 스마트 카드에서 고유한 것이다. 다른 것이 표시되지 않는 한, 이하에서 "스마트 카드"라는 용어는 전통적인 스마트 카드, 비접촉식 스마트 카드, 및 듀얼 인터페이스 스마트 카드를 포함한다.
일반적으로, 스마트 카드는 신용 카드와 동일한 방식으로, 예를 들어 지갑 또는 돈주머니에서 개별적으로 이용되며 이들에 의해 보유되어 보안을 유지한다. 선택적으로, 스마트 카드는 식별 배지와 같이 사용자가 휴대할 수 있다. 스마트 카드는 또한 예를 들어 책, 의류, 또는 다른 소매품의 이동, 또는 가축이나 야생 동물의 이동을 모니터링하기 위한 "태그"로서 이용될 수 있다.
기술적인 진보로 예를 들어 무생물상의 라벨 또는 법률 서류의 검증을 위한 라벨로서 보다 작고 얇은 형태로 RFID 장치가 이용될 수 있게 되었다. 이들 작고, 얇으며 플렉시블한 RFID 소자들은 이하 "스마트 인레이(smart inlays)"로 언급된다. 스마트 인레이는 전형적으로 우표 크기이며 일반적으로 기판 상의 안테나에 접속된 프로그램가능한 집적 회로 칩을 포함한다. 스마트 인레이가 스캐너와의 접촉에 의해 판독될 수 있다 할지라도, 그 주된 목적은 예를 들어 1 또는 2 차원의바 코드의 광 스캐닝과 같은 시간 소비되는 개별화된 스캐닝에 대한 필요없이 전송될 수 있는 정보를 포함하는 라벨을 제공하는 것이다.
스마트 인레이에 대한 한 형태의 사용은 "스마트 라벨"에 있다. 스마트 라벨은 전형적으로 스마트 인레이를 봉하는 종이 또는 플라스틱의 얇은 라미네이트를 포함하며, 상당한 거리, 예를 들어 1 미터 이상에 걸쳐 RF 신호를 통해 통신할 수 있게 한다. 따라서, 스마트 라벨은 예를 들어 오버나이트 쿠리어(overnight courier) 패키지 또는 비행기 수화물에 부착되거나 또는 소매품 라벨로서 이용되거나, 대여 서비스(예를 들어, 도서관 책 및 비디오)에 사용된다. 스마트 라벨은 스캐너에 대해 개별적으로 조작될 필요가 없으나, 예를 들어 패키지가 고정된 판독기를 통과할 때 패키지를 카트 또는 트럭에 로딩하거나 패키지를 콘베이어상에 두면서, 패키지를 조작하는 통상의 코스에 정보를 전송한다. 또한, 고정 정보를 갖는 바 코드 라벨과는 다르게, 스마트 라벨의 칩 메모리에 저장된 데이터는 라벨을 교체할 필요없이 판독기로부터 갱신된 데이터를 전송함으로써 변형될 수 있다. 스마트 인레이를 포함하는 스마트 라벨의 종이 또는 플라스틱 라미네이트는 인식 또는 심지어 규칙적인 패키징 라벨과 유사한 대응하는 광 바 코드로 인쇄된다.
스마트 인레이 사용의 다른 형태는 "스마트 페이퍼"의 생성이다. 스마트 페이퍼는 통상 전자 워터마크와 같은 인증 또는 검증 목적을 위한 스마트 인레이를 포함하는 종이 서류이다. 스마트 라벨을 사용하는 서류의 예는 개인 식별, 주식 증서, 채권, 유서, 및 인증의 증명이 요구되는 다른 법률 서류이다.
전형적인 사용에서, 스마트 인레이는 판독기로부터 나오는 RF 필드에 의해유도적으로 전력을 공급받으며 배터리를 필요로 하지 않는다. 스마트 카드 및 스마트 인레이가 판독기에 의해 전기적으로 전력을 공급받기 때문에, 이들은 일견 "패시브" 디바이스로서 분류될 수 있다. 이들 디바이스들이 내부 전원을 포함하는 것이 기술적으로 가능하다 할지라도, 이들 전원은 현재 매우 비싸다. 그러나, 이하에서는 "스마트 카드" 및 "스마트 인레이"는 패시브 디바이스 및 내부 전원을 갖춘 디바이스 모두를 포함한다. "스마트 카드" 및 "스마트 인레이"는 또한 일회용(예를 들어 단일 사용)과 재사용가능한 및/또는 재프로그래밍가능한 RFID 장치 모두를 포함한다. 비접촉식 및 듀얼 인터페이스 스마트 카드 및 스마트 인레이 디바이스 모두는, 이들이 플렉시블한 물리적 캐리어(예를 들어 플라스틱) 내에 부착 또는 포함되며, 시스템 설계에 따라 대략 100kHz 및 2.54GHz의 주파수 범위에서 RF 파를 통하여(예를 들어, 진폭 또는 주파수 변조에 의해) 데이터를 수신, 전송, 및 저장할 수 있는 작은 전자 회로이라는 점에서, "플렉시블 트랜스폰더(transponders)"로 언급된다.
가능한 이용 분야의 인식이 증가하고 있기 때문에, 스마트 카드 및 스마트 인레이는 점점 생산이 증가하고 있다. 대략 20억개의 스마트 카드가 2000년 동안 전세계에서 제조되었고 2003년에는 거의 60억개가 예상된다. 전형적으로, 스마트 카드 또는 스마트 인레이 디바이스의 발행은 사용자에 의해 직접적으로 커버되지 않고 발행자에 대한 부가적인 사업 비용을 가져온다. 예를 들어, 대중 운송 설비상의 사용을 위한 스마트 카드의 발행은 다른 운송 사용자와 비교하여 이들 카드의 사용자에게 보다 높은 요금으로 통상 상쇄되지 않는다. 스마트 카드의 사용이 추가적인 부대효과를 가져오고 부가적인 수입을 제공하는 반면, 카드의 발행은 캐리어에 대한 부가적인 비용이다. 이런 이유 및 이하 논의되는 이유 때문에, 이들 증가하는 스마트 카드 및 스마트 인레이가 개선된 제조 기술로 효율적이며 비용적으로 효과적으로 제조하기 위한 새로운 방식을 찾아야 할 필요성이 크게 되었다.
스마트 카드 및 스마트 인레이가 이점을 제공한다 할지라도, 시장 수용 및 사용에서는 제조 신뢰성이 가장 중요하다. 기능장애의 스마트 카드 및 스마트 인레이는 상당한 불쾌와 불신을 가져오고-스마트 카드와 스마트 인레이에 의존하는 소비자들 및 카드/라벨 발행자 모두에게-, "스마트" 기술이 추가적인 어플리케이션으로 확장되는 것을 방해한다. 대부분의 스마트 카드 및 스마트 인레이는 동적으로 휘어진다. 즉, 이들은 통상적인 사용에서 휘어지게 된다. 비록 다른 머플리케이션, 예를 들어 개인용 컴퓨터 및 자동차에서와 같이 컴퓨터 회로가 단일의 경우, 즉 설치하는 동안, 휘어진다 할지라도, 이들은 정규 사용에서 반복적으로 휘어지지 않는다. 따라서, 스마트 카드 및 스마트 인레이에서의 칩, 안테나, 및 임의의 다른 회로 및 전자 소자들은 이들 종래의 "플렉스 회로(flex circuits)"를 포함하는 전형적인 컴퓨터 회로에서는 직면하지 않는 기계적인 스트레스를 받게 된다. 유사하게, 종래의 RFID 카드는 휘어짐을 방지하여 칩 및 사용중인 회로에 손상을 입히는 것을 방지하기 위해 단단하고 딱딱하게 설계된다. 아직까지는, 높은 신뢰성을 갖는 대량의 스마트 카드 및 스마트 인레이를 제조하는데 있어 제조업자를 보조할 수 있는 성공적인 선례가 거의 없다. 따라서, 높은 제조 환경에서 스마트 카드 및 스마트 인레이의 값싸고 신뢰성 있는 접속을 형성할 수 있는 시스템 및 방법론을제공하기 위한 필요성이 크게 된다.
스마트 카드 및 스마트 인레이(smart inlay)의 플렉션(flexion)은 칩 및 다른 소형화된 전자 소자들 그리고 이들 내에 포함된 회로들이 통상의 조작에서 조차도 상당한 물리적인 스트레스를 받는다. 이들 힘은 소자들 사이의 전기적 접촉의 손실 및 스마트 카드 또는 스마트 인레이의 동작불능(inoperability)을 야기시킨다. 비접촉식 스마트 카드의 안테나와 칩 모듈 간의 또는 스마트 인레이의 안테나에 대한 칩의 접속은 통상의 이용시 특히 치명적이다. 따라서, 스마트 카드 및 스마트 인레이를 제조하기 위한 임의의 향상된 방법도 이들 제품 고유의 물리적인 남용을 견딜 수 있는 전기 소자들간의 접속을 제공해야만 한다. 그러나, 칩 또는 칩 모듈을 기판 또는 안테나 구조에 접속하기 위한 현재의 기술은 여전히 소비적이며 매우 느리다.
예를 들면, 모듈의 콘택트 영역에서 칩을 모듈에 전기적으로 접속하기 위하여, 두가지 주요한 기술이 있다: 배선 본딩과 플립-칩 다이 본딩. 배선 본딩은 매우 얇은 금속 배선을 이용하여 칩 본드 패드들을 모듈 상의 콘택트 랜드에 접속하는 공정이다. 칩 모듈의 배선 본딩을 이용하여 스마트 카드를 제조하기 위한 대표적인 종래기술의 공정은 종래기술의 도면 1A-1E에 나타나 있다. 칩(100)은 통상적으로 종래기술의 도 1A에 나타난 바와 같이 다수의 본드 패드(104)가 구비된 실리콘 다이(102)로 구성된다. 칩(100)은 스마트 카드를 제어하기위한 목적에 적합한 필수의 프로그래밍 및 데이타를 포함한다. 칩(100)을 수용하기 위한 칩 캐리어(105)는 종래기술의 도 1B에 나타나 있다. 칩 캐리어(105)는 통상 구리로이루어진 콘택트 랜드(112) 및 도전성 트랙(도시되지 않음)의 분산층, 통상 글래스 에폭시로 이루어지는 기판(106); 및 기판(106)의, 콘택트 랜드(112)와는 대향측 상에, 예를 들면 니켈 및 금으로 도금된 구리의 콘택트 플레이트(108)로 구성된다. 기판(106)은 기판(106)의 일측에서 타측으로의 비아(110) 또는 통로(passages)로 형성된다. 이들 비아(110)는, 비아(110)를 통해 연장되어 기판(106)의 대향측 상에 콘택트 플레이트(108)와 전기적 접촉을 형성하는 도전벽(113)과 평행하다.
칩(100)은 종래기술의 도 1C에 나타난 바와 같이 배선 본드(114)에 의해 전기적으로 칩 캐리어(105)에 부착되어 칩 모듈(115)을 형성한다. 통상적으로, 본더(bonder)는 배선의 일측단을 실리콘 다이(102) 상의 본드 패드(104)에 자동적으로 본딩시키고, 배선의 타측단을 칩 캐리어 기판(106)(도시되어 있음)내의 콘택트 랜드(112)에 또는 비아를 통해 본딩시켜서, 칩(100)과 칩 캐리어(105)의 대향측 상의 콘택트 플레이트(108)간의 접속을 형성한다. 배선 본드(114)와 칩(100) 및 칩 캐리어(105)간의 전기적인 접속은, 각각 초음파 또는 열음파(thermal-sonic) 용접을 통해 형성된다. 이 공정의 주요 단점은 각 칩(100)이 다수의 배선 본드(114)를 통해 칩 캐리어(105)와 접속될 필요가 있다는 것이다. 이는 칩 캐리어(105)에의 칩 부착 공정을 매우 시간 소모적이며 비용이 많이 들게 된다. 다른 단점은 배선 본딩이 또한 칩(100) 면적의 10배까지 소모하기 때문에, 이러한 소형화의 요구에 부응하는 접속 방법의 능력을 제한한다. 배선 본드(114)의 열음파 용접은 그러한 온도를 견딜 수 있는 칩 캐리어 기판(106)의 선택을 필요로 하는 고온을 생성한다.
칩(100)을 칩 캐리어(105)에 기계적으로 접속하기 위하여, 칩은 통상적으로 칩 부착 접착제(도시되지 않음)를 사용하여 기판에 접착된다. 칩(100)과 배선 본드(114)는 밀봉재(encapsulant)(116)로 피복된다. 밀봉재(116)는 또한 칩(100)을 칩 캐리어(105)에 고정하고 기계적 및 환경적인 손상으로부터 배선 본드(114)를 보호한다. 모듈(115)이 더 처리되기 전에 밀봉재(116)를 경화해야만 하기 때문에, 밀봉재 피복은 모듈(115) 어셈블리 공정에서의 또 다른 시간 소비 단계이다.
종래기술의 도 1D에 도시된 바와 같이 듀얼 인터페이스 스마트 카드 블랭크(125)는 칩 모듈(115)을 수용하기 위한 캐비티(120)를 갖는 카드 본체(118)로 이루어졌다. 캐비티(120)는 칩 모듈(115)의 에지를 지지하기 위한 셀프(shelf)(122)로 형성된다. 카드 본체(118)는 또한 카드 본체(118)의 표면 아래에 잔류하는 안테나 권선(128)을 감싼다. 안테나(128)는 몇몇의 동심원의 루프 또는 권선으로 이루어져(도 1의 측면도에, 그리고 도 12b에 소자(1228)로서 도시되어 있음), 적절한 수신 및 송신 능력을 제공한다. 안테나(128) 및 카드 본체(118)는 은-페이스트(silver-paste) 인쇄 및 적층에 의해 베이스(base) 상에 준비된다. 예를 들면, 안테나(128)는 내부층 시트, 통상적으로 PVC 또는 유사 재료 상에 실린더 스크린 인쇄 기계를 통해 은-페이스트 스크린 인쇄 처리에 의해 준비될 수 있다. 도면에는 도시되지 않았지만, PVC 및 안테나는 도식적으로 설계된 코어 시트 및 오버레이 시트와 함께 열 전사 압력으로 적층될 수 있다.
통상적으로 안테나(128)를 갖는 카드 블랭크(125)는 다수의 카드 시트로 제조된다. 적층 후, 시트를 단일 카드로 펀치하고나서 칩 모듈(115)용 캐비티(120)를 밀링(mill)한다. 추가의 안테나 캐비티(123)가 셀프(122) 아래로 연장되어, 칩 모듈(115)에 전기적 접속을 위한 안테나 콘택트(128a, 128b)로의 액세스를 제공한다. 안테나 캐비티(123)는, 인쇄된 은-페이스트 트랙 단부에 매우 조심스럽고 정밀하게 도달되도록 그 깊이가 조정되어야만 하기 때문에, 안테나 콘택트(128a, 128b)를 노출시키는 특수 드릴 도구를 사용함으로써 준비된다. 이러한 타입의 안테나(128)는 13.56MHz 미페어(Mifare) 시스템(네델란드, 아인트호벤의 필립스 반도체로부터 활용 가능함)에서 통상적으로 사용된다. 코일은 4 내지 5 "권선(windings)"으로 구성되어 적층후의 전체 저항이 약 2 내지 6 옴(ohm)이 된다.
도 1D는 칩 모듈(115)과의 전기적 및 기계적 접속을 수취하기 위한 스마트 카드 본체(118)의 통상적인 종래 기술의 준비를 나타낸다. 도전성 접착제(126)는 안테나 캐비티(123) 내에 분배되어 안테나 콘택트들(128a, 128b)과 칩 모듈(115) 상의 콘택트 랜드(112) 사이의 필요한 전기적 접촉을 제공한다. 콘택트 랜드(112)를 안테나 콘택트(128a, 128b)에 접속하는 도전성 접착제(126)는 은장(silver-filled) 에폭시 페이스트일 수 있다(예를 들면, POLYTEC GmbH, D-76337 왈트브론, Polytec-platz 1-7로 대표되는 에폭시 기술 회사의 EPO-TEK E4110). 이로써 칩(100)은 외부 디바이스와의 RF 통신을 허용하는 안테나(128)에, 그리고 콘택트 랜드(112)를 콘택트 플레이트(108)에 접속하는 비아(110)내의 분산 트랙(113)을 경유하여 콘택트 플레이트(108)에 전기적으로 접속되며, 이것은 콘택트 플레이트(108)를 통해 칩(100)과 카드 판독기 간의 물리적 전자 인터페이스를 허용한다. 어느 한 경우에 있어서, 칩(100)에 대한 전력은 카드 판독기 또는 외부 RF 디바이스에 의해 공급된다.
또한, 칩 모듈(115)을 스마트 카드 본체(118)에 기계적으로 고정하기 위하여 비도전성 접착제(124)를 캐비티(120)내의 셀프(122)에 도포한다. 비도전성 접착제는 도전성 접착제(126)보다 접착 품질이 뛰어나며 저가이기 때문에, 별도의 비도전성 접착제(124)가 카드 본체 내에 칩 모듈(115)을 유지하는데 사용된다. 비도전성 접착제(124)를 사용하여 콘택트 랜드(112)를 통한 원하지 않는 전기적 접속을 방지한다. 그러나, 비도전성 접착제를 도포하는데 있어서 주의를 기울여 콘택트 랜드(112)와 안테나 콘택트(128a, 128b)간의 전기적 접촉을 커버하거나 간섭하지 않도록 한다.
시아노아크릴 액체 접착제는 통상적으로 비교적 저가의 스마트 카드의 비도전성 접착제(124)로서 사용되며, 보다 중요한 스마트 카드 애플리케이션에서는, 양면의 내열성을 가진 접착 테이프(예를 들면, 우나스트라세 48, D-20245 함부르크에 위치한 Beiersdorf AG의 TESA 8410)가 일반적으로 사용된다. 통상적으로 이 양면의 내열성을 가진 비도전성 접착제는 우선 칩 모듈(115)의 내측에 열압으로 도포된다. 다음으로 칩 모듈(115)은 캐비티(120)에 삽입되고, 열 및 압력에 의해 도포된 비도전성 접착제(124)를 통해 카드 본체(118)에 본딩된다. 이 어셈블리의 최적의 접착성 및 수명을 위해, 캐비티(120)는 플라즈마에 의해 칩 모듈(115)을 본딩하기 전에 처리되어야 한다(예를 들면, 디젤스트라세 22a, D-85551 키르치하임 바이 뮌헨에 위치한 Technics Plasma GmbH의 플라즈마-시스템 4003). 그러한 플라즈마 처리는 약간의 거칠기를 갖는 매우 깨끗한 표면을 만들기 때문에, 칩 모듈(115)을 카드 본체(118)의 캐비티(120)로 매우 내구성있게 본딩할 수 있게 한다. 완전 조립된 종래기술의 듀얼 인터페이스 스마트 카드(130)는 도 1E에 도시되어 있다.
배선 본드(114)의 문제점에 덧붙여서, 도전성 접착제를 이용하는 종래기술의 스마트 카드의 어셈블리는 더 많은 단점을 발생시킨다. 도전성 접착제의 전기적 특성은 경화되는 동안 초, 분 및 시간의 주기에 걸쳐 바뀐다. 실제적으로, 이것은 완성된 스마트 카드가 어셈블리 직후 테스트될 수 없다는 것을 의미한다. 시간 당 수천 단위로 측정된 제조율을 이용함으로써, 테스트의 임의의 지연은 제조 공정의 결함이 검출되기 전에 결함 카드의 실질적인 수율 손실을 초래할 수 있다. 또한 테스트가 완료되기 전에 카드를 비축해야 하기 때문에 생산성은 나쁘게 영향을 준다. 따라서, 카드 및 라벨들이 즉시 테스트될 수 있는 제조 공정을 개발하는 것이 매우 바람직하다.
RFID 제조시 사용된 다른 현재의 칩 본딩 기술 중에서, 대부분의 공통된 칩과 안테나(chip-to-antenna) 접속 공정은 플립-칩과 칩 캐리어의 솔더링, 또는 이방성의 도전성 접착제를 이용한 칩과 칩 캐리어의 플립 칩 본딩 중의 어느 하나, 및 그 후에 도전성 접착제를 활용한 칩 모듈과 안테나의 접속을 포함한다. 칩 부착의 경우, 가장 널리 사용되는 공정에는 직접적인 칩 탑재를 위해 변형되어진, 전통적인 솔더링 기술이 있다. 예를 들면 Pb/Sn 37/63과 같은 범핑 및 접속 공정에 종종 공융(eutectic) Pb/Sn이 사용된다. 이것이 널리 이용된다고 할지라도, 단점이 크다. 솔더링 공정의 상대적으로 높은 온도로 인해, 기판 재료의 선택은 극히높은 등급, 고가의 재료에 국한되며-대량에 유리한 조건이 아니고, 어떤 경우에는 일회용의, 이동가능한 전자 제품, 특히 스마트 인레이용으로 적합한 폴리프로필렌 기판 또는 페이퍼가 있다. 또한, 유럽 연합, 일본 및 미국에서 환경 및 건강에 관련하여 언급된 법안의 최근 변화는 비교적 더 높은 처리 온도 또는 보다 값비싼 솔더를 항상 필요로 하는 납-프리 솔더링 재료의 사용을 규정하고 있다. 또한, 솔더링 전에 기판 상에 솔더링 가능한 금속화 표면의 준비와, 본딩후의 세정 단계가 요구되며, 이는 처리 비용 및 복잡성을 확실히 증가시키는 것이다. 추가된, 시간 소비적이며 비용 증가적인 단계인 이 공정에서 칩을 언더필(underfill)해야 하는 부가적인 요구가 종종 있다.
이방성의 도전성 접착제(ACA)를 이용한 플립 칩 본딩은 최근 보다 관심을 갖게 된 또 다른 칩과 칩 캐리어의 본딩 방법이다. ACA는 칩과 칩 캐리어간의 전기적 및 기계적 접속은 물론, 모듈과 안테나 코일 패드간에도 제공될 수 있다. ACA의 도전성은 X-Y면내의 전기적 절연을 유지하면서 Z-방향으로 억제된다. 또한, ACA 재료들은 밀봉재로서 작용하여 플립의 하부면을 밀봉한다. 이는 추가적인 언더필 단계에 대한 필요성을 없앤다. 그러나, ACA는 종종 비도전성 접착제보다 10배까지 고가인 것이 있다. 게다가, 적절한 접착력을 달성하기 위해 ACA가 도포되기 전에 표면은 화학 처리를 필요로 한다. 더욱이, 대응하는 면들(mating surfaces), 즉 칩 본드 패드, 안테나 콘택트 및 칩 캐리어 콘택트 랜드는 산소 제거되어야 한다. 칩의 배치는 매우 정확해야하며 매우 제한된 허용 오차만이 수용가능하다. 다른 단점으로는 칩, 특히 스마트 카드 및 특히 스마트 인레이에 사용되는 얇은 칩에 손상을 입힐 수 있는 픽-앤-플레이스(pick and place) 공정과, 고가의 ACA 재료(테이프 또는 막)에 대한 매우 복잡한 배치 공정 동안 고압이 요구되는 것이다.
이방성 도전성 접착제를 이용한 플립-칩 본딩은 다른 영향이 있는 칩 본딩 기술이다. 이 공정은 통상적으로 제조 라인내로 집중되게 된다. 이방성 도전성 접착제에 의해 전기적 접속이 제공되기 때문에, 즉 개별 본드측에서 임의 방향으로 수행될 것이고 따라서 별도로 배치되어야 하기 때문에, 특히 소형의 소자들 및 피치(pitch) 거리의 경우에 비용면에서 아직까지 제한이 있다. 따라서, 높은 정밀도의 필요성이 이 기술의 비용을 현저하게 증가시킨다. 이 공정에서, 칩의 본드 패드에 범프가 더 부가된다. 이것은 통상적으로, 니켈/금 범프 또는 스터드(stud) 범프이다. 또한, 고온 및 긴 경화 공정이 통상적으로 요구된다. 등방성 또는 이방성 중 어느 하나의 도전성 접착제를 이용한 칩 본딩 기술의 다른 주목할 만한 단점은 긴 경화 시간이 요구되기 때문에 즉각적인 테스트가 곤란하다는 것이다.
이들 원인의 결과로서, 표준의 듀얼-인터페이스 스마트 카드 및 다른 RFID 장치는 현재 비도전성 접착제(일반적으로 소자를 함께 홀딩하는 경우)와 도전성 접착제(콘택트 랜드 또는 본드 패드에서 전기적 접속을 형성하는 경우)의 조합을 이용하여 제조된다. 그럼에도 불구하고, 이러한 타협은 위에 기재된 단점을 회피하지 못한다. 따라서, 값싸면서도 효과적으로 스마트 카드 및 스마트 인레이의 소자들을 부착할 수 있는 개선된 제조 공정의 필요성이 있다.
<발명의 요약>
본 발명은 스마트 카드 또는 스마트 인레이 등의 RFID 장치 내의 제1 소자, 전기적 도전성 콘택트를 장치의 제2 소자의 전기적 도전성 콘택트에 물리적 및 전기적으로 콘택트하는 새로운 방법을 제공한다. RFID 장치의 소자들은 예를 들면, 메모리 칩, 프로그램가능한 로직 어레이, 마이크로프로세서 칩, 송수신기, 또는 다른 이산 또는 집적 회로 장치, 칩 캐리어, 칩 모듈, 및 예를 들면 안테나와 같은 도전성 영역을 포함할 수 있다. 통상적으로, 그러한 부착, 예를 들면 칩과 안테나 구조의 부착이 행해졌을 때, 상술한 바와 같이, 와이어본딩, 솔더링, 도전성 접착 본딩과 같은 방법이 사용된다. 이들 종래의 방법의 경우, 고온, 고가의 재료, 또는 고가이면서 높은 정밀도의 기계류의 이용은 RFID 장치의 제조 비용을 극적으로 증가시키는 요인이 된다.
본 발명에서는, 상술한 부착을 생성하기 위한 새로운 방법이 개발되었다. 제1 실시예에서는, 칩을 안테나 구조에 부착하기 위해, 칩 본드 패드 위에 금속과 전기적 도전성의 경질 입자(hard particles)를 전해 또는 무전해 동시 퇴적(co-depositing)함으로써 입자-강화 표면(particle-enhanced surface)이 생성된다. 그 다음, 칩을 들어 안테나 구조에 배치하여 비도전성 접착제 의해 본딩함으로써 영구적인 물리적 접속을 만든다. 칩 본드 패드 상의 금속 도금 경질 입자를 안테나 구조 상의 대응되는(mating) 표면으로 침투시킴으로써 전기적 접속이 이루어진다. 도전성의 경질 입자는 적어도 도전성 콘택트만큼 큰 경도(hardness)를 가져야 한다. 안테나 콘택트 표면으로의 입자 침투를 증진시키기 위해 압축력을 가하고, 접착제가 충분히 경화되어 영구적인 결합을 생성할 때까지 압축력을 유지한다.
공정는 또한 제1 소자(예를 들면, 칩 본드 패드)과 제2 소자(예를 들면, 안테나 콘택트)의 콘택트 표면들 사이에 비도전성 접착제를 배치하는 단계; 제1 및 제2 소자의 콘택트 표면을 서로 정렬하여 인터페이스를 형성하는 단계; 콘택트 표면에 인터페이스에 법선인 방향으로 압축력을 가하여 경질 입자의 적어도 일부분이 접착제를 통해 침투하고 제2 도전성 표면을 관통하여 이들을 서로 영구적으로 본딩시키는 단계; 및 최종적으로 접착제를 경화시키는 단계를 포함한다.
상술한 바와 같이, 전기적 도전성 콘택트 표면으로의 입자의 도포 및 콘택트 표면들 사이의 틈새의 접착제의 도포는 여러가지 방식으로 행해질 수 있다. 다양한 발명의 방법은, 접착제를 제1 또는 제2 콘택트 표면에 도포하거나, 콘택트 표면 둘 다에 도포하는 단계를 포함한다. 본 발명의 다른 양상에서는, 어셈블리 시에, 2개의 표면 사이에 필름 접착제를 배치한다. 접착제는 압축력을 제거하기 전에 경화하는 영구적으로 경화 가능한 접착제일 수 있다.
전기 소자의 콘택트 표면 위에 경질 입자 및 도전성 금속화를 도포하는 공정이 다단계의 동시 퇴적 공정에서 행해질 수 있다. 전기 소자를 금속 입자 도금조를 통해 인출(draw)하여 금속 입자층을 형성할 수 있다. 그 다음, 상기 소자를 제2 금속 도금조로부터 인출하여 입자층을 덮는 앵커(anchoring) 층을 형성한다. 도금 단계를 추가하여, 퇴적된 경질 입자를 덮는 하나 이상의 추가의 입자 앵커링층을 형성할 수 있다.
예를 들면, 무전해 도금 또는 전해 도금에 의해 금속 박막층을 제1 콘택트 표면 상의 입자 위에 도금함으로써, 원하는 콘택트 표면에 경질 입자를 부착시킬수 있다. 무전해 도금 방법이 적어도 하나의 대응하는 표면에 입자 및 금속을 퇴적하는 데 이용되는 경우에, 바람직한 방법이 "입자 강화 전기 콘택트 표면의 준비를 위한 무전해 공정"라는 명칭으로 2001년 6월 15일자로 출원된 미국 특허 출원 번호 제09/883,012호에 개시되어 있지만, 다른 무전해 도금 방법도 이용 가능하다. 무전해 공정에서는, 두 단계의 무전해 금속 도금 방법에 의해 입자-강화 표면을 만들 수 있다. 제1 도금 단계는 무전해 금속 도금조 내의 금속을 갖는 경질 입자를 용액 내의 입자로 동시 퇴적한다. 제2 도금 단계는 동시 퇴적된 금속 입자 표면 상에 도전성 금속을 오버코팅하여 전기적 도전성을 향상시킨다.
전해 도금 방법이 이용되어 입자-강화 표면을 생성하는 경우, 양호한 방법이 "전기 소자 어셈블리 및 제조 방법"이라는 명칭으로 2001년 3월 19일자로 출원된 미국 특허 출원 번호 09/812,140호에 개시되어 있지만, 다른 전해 처리도 마찬가지로 사용할 수 있다. 이러한 방법은, 금속 도금조 내에 있는 메쉬 전극 아래에 기판을 배치함으로써 행해질 수 있다. 도금조 내의 입자는 메쉬 전극을 통과하여 기판 위에 정착된다. 니켈 등의 금속이 입자 위에 동시에 퇴적된다.
안테나 구조에 칩을 부착하기 위한 제2 실시예는, 칩 본드 패드 대신에, 안테나 구조에 입자-강화가 적용된다는 것을 제외하고는 제1 실시예와 동일하다. 제1 실시예의 중요한 이점은, 칩 본드 패드가 입자-강화의 수용자가 될 때, 칩이 웨이퍼로부터 다이싱되기 전에, 입자 동시 퇴적이 발생할 수 있다는 것이다. 이러한 방식으로, 웨이퍼 상의 수백 또는 수천개의 칩이 동시에 입자로 도금될 수 있다. 제2 실시예에도 몇 가지 이점이 있다. 첫째로, 일단 다이싱된 웨이퍼의 칩수율에 대하여 큰 비용이나 충격을 주지 않고, 완료되었거나 거의 완료된 웨이퍼 상의 모든 다이들에 대하여 입자-강화가 행해질 수도 있다는 것이다. 둘째로, 제조 수요가 전체 웨이퍼를 입자-강화시키기에 너무 적다면, 개개의 칩이 여전히 입자에 의해 강화될 수 있다. 셋째로, 규모의 경제성이, 예를 들어, 소자가 칩 또는 칩 캐리어 상에서 입자-강화되는 것을 지시한다. 그러나, 소자의 어셈블리가 동일한 채로 남아있기 때문에, 어느 소자가 입자-강화를 받는지는 문제가 되지 않는다.
본 발명의 제3 실시예는, 칩 캐리어에 칩을 부착하는 것에 관한 것인데, 일반적으로 제1 실시예에서 설명한 동일한 공정이 적용될 수 있다. 그러나, 본 실시예에서는, 입자-강화된 칩이 비도전성 접착제에 의해 칩 캐리어에 본딩된다.
본 발명의 제4 실시예도 역시 칩 캐리어에 칩을 부착하는 것에 관한 것인데, 칩 본드 패드 대신에 칩 캐리어에 입자-강화를 적용한다는 것을 제외하고는, 제3 실시예에서 설명한 동일한 공정이 적용될 수 있다. 본딩은 제1 실시에에서 설명한 칩 부착 방법과 동일한 방식으로 행해질 수 있다.
제5 실시예에서는, 제1 실시예의 공정을 적용하여 칩 모듈을 안테나 구조에 부착(예를 들면, 듀얼-인터페이스 칩 모듈을 비접촉식 스마트 카드의 안테나 코일에 부착)시킬 수 있으나, 여기서는 입자-강화를 칩 캐리어에 적용한다. 일단 칩이 칩 캐리어에 부착되어 칩 모듈을 형성하면, 칩 모듈은 제1 실시예에서 설명한 방식과 동일한 방식으로, 비도전성 접착제에 의해 안테나 구조에 본딩된다.
제6 실시예에서는, 제5 실시예에서 설명한 공정을 적용할 수 있으나, 입자-강화를 칩 캐리어에 적용하는 대신에, 입자-강화를 안테나 구조에 적용한다. 그다음, 비도전성 접착제를 사용하여 칩 모듈을 안테나 구조에 본딩시킨다.
요약하면, 본 발명은, 하나 이상의 경질 입자를, 스마트 카드 또는 스마트 인레이 등의 RFID 장치의 제1 및 제2 소자 상의 대응하는 콘택트 표면의 각각의 콘택트중 적어도 하나에 배치하는 방법을 포함한다. 소자로서는, 예를 들면, 칩, 칩 캐리어, 칩 모듈, 및 안테나 구조를 포함한다. 본 발명은 또한 제1 및 제2 소자 사이에 비도전성 접착제를 배치하는 방법을 포함하며, 여기서 어떠한 대응하는 콘택트 표면을 입자-강화시키더라도 상관없다.
본 발명은 또한 적어도 하나의 전기적 콘택트를 갖는 스마트 카드 및 스마트 인레이용의 전기 소자를 제조하는 개선된 방법을 포함하는데, 그 방법은 적어도 콘택트의 경도만큼 큰 경도를 갖는 입자를 적어도 하나의 콘택트 위에 배치하는 방법을 포함한다. 전기적 도전성 금속층을 콘택트의 적어도 일부 및 입자들 위에 배치한다. 또 한편, 입자들 및 전기적 도전성 금속층을 동시에 퇴적할 수도 있다.
본 발명은 또한 대응하는 전기적 콘택트를 갖는 적어도 2개의 소자를 포함하는 개선된 스마트 카드 및 스마트 인레이를 포함하며, 상기 소자들은 저기적 도전성 금속 및 입자층 및 비도전성 접착제층에 의해 서로 물리적 및 전기적으로 접착된다. 입자는 적어도 전기적 도전성 콘택트의 경도 만큼 큰 경도를 가져야 한다.
본 발명의 다른 양상에 있어서, 기판의 표면 상에 복수의 전기적 콘택트 사이트를 갖는 기판을 포함하는 스마트 카드 또는 스마트 인레이용의 전기 소자 어셈블리가 제공된다. 복수의 경질 입자가 기판 상에 잔류하여, 전기적 콘택트 사이트 각각이 전기적 콘택트 사이트에 부착된 적어도 하나의 경질 입자를 갖는다.
마찬가지로, 전기 소자를 어레이 내의 복수의 다른 전자 소자를 이용하여 동시에 입자에 의해 향상시키는 본 발명의 다른 방법에 의해서도 스마트 카드 및 스마트 인레이의 제조를 용이하게 할 수 있다. 이러한 어레이 베이(bay)는 1차원 또는 2차원일 수 있다. 복수의 전기 소자들 각각은 적어도 하나의 전기적 콘택트 사이트를 갖는다. 본 실시예에서는, 경질 입자를 콘택트 사이트에 도포하여, 적어도 하나의 경질 입자가 전기적 콘택트 사이트 각각에 부착되도록 한다. 결국, 어레이가 분할되어 복수의 전기 소자 어셈블리가 많은 개개의 전기 소자로 단일화되어, 한번의 동작으로 많은 전기 소자가 동시에 생성된다. 전기 소자들이 기판으로부터 단일화되기 전 또는 후에, 복수의 전기 소자에 접착제가 도포될 수도 있다. 또한 접착제는 기판 전체를 덮도록 도포될 수 있거나, 또는 필요에 따라서 접착제를 기판의 선택된 부분에만 도포할 수도 있다.
본 발명의 방법은 특히 어레이가 반도체 웨이퍼인 반도체 칩의 콘택트 패드의 처리에 적용될 수 있다. 또한, 어레이는 플렉시블 서킷 테이프 또는 단단한 회로 기판일 수 있다. 또한, 어레이는 플렉시블한 테이프 형태의 스마트 카드 또는 스마트 인레이일 수 있다. 또 한편 접착물질은 이러한 전기 소자의 표면의 적어도 선택된 부분 및 어레이를 분할하기 전의 경질 입자에 도포될 수 있다. 대안적으로, 접착물질은 전기 소자의 표면의 적어도 선택된 부분 및 기판을 분할한 후의 경질 입자에 도포될 수 있다.
본 발명의 또 다른 양상에서는, 경질 입자가 인쇄 회로 또는 전기 소자에 부착되어, 상부에 경질 입자를 갖는 소자 어셈블리를 생성할 수 있다. 부착은 전술한 임의의 방법에 의해서 금속과 입자를 동시 퇴적함으로써 성취될 수 있다. 대안적으로는, 입자를 접착제 자체에 의해 고정시킬 수 있다. 다른 양상에서는, 경질 입자를 접합될 어느 표면에라도 부착시키지 않은 상태로 남겨두고, 대신에 입자를 접착제에 잔류하게 하는 방법이 있다. 이 실시예에서는, 전체 접착제 표면이 이러한 입자를 포함할 수 있다. 또 다른 실시예에서는, 경질 입자들이 접착제의 선택된 영역에만 남아 있도록 경질 입자를 접착제에 도포한다. 그러한 선택된 영역들은 기판 또는 전기 소자 상에서 상호 접속되어질 전기적 콘택트 사이트에 대응할 수 있다.
<관련 기술>
본 출원은 이하의 출원들의 우선권의 이익에 관련되며 이들의 우선권을 주장한다. 본 출원은 2000년 10월 5일에 출원된 "전기 소자 어셈블리 및 제조 방법"이라는 제목의 미국 특허 출원 번호 제09/684,238호의 계속 출원인, 2001년 3월 19일에 출원된 "전기 소자 어셈블리 및 제조 방법"라는 제목의 미국 특허 출원 번호 제09/812,140호의 일부 계속 출원이다. 또한, 본 출원은 2001년 6월 15일에 출원된 "입자 강화 전기 콘택트 표면의 준비를 위한 무전해 공정"이라는 제목의 미국특허출원 번호 제09/883,012호의 일부 계속 출원이다. 또한, 본 출원은 2000년 9월 19일에 출원된 "저비용 스마트 라벨의 제조"라는 제목의 미국 가출원 번호 제60/233,561호의 우선권을 주장한다. 본 출원은 또한 2000년 7월 21일에 출원된 "저비용 플립칩을 위한 재료의 진보"라는 제목의 미국 가출원 제60/220,027호에 관련된다. 이들 각각의 관련 출원들은 본 명세서에 참고로서 포함된다.
<기술 분야>
본 발명은 반도체 무선 주파수 송수신기(transceiver) 칩과 안테나 구조를 전기적이고 기계적으로 접속시키는 방법 및 구조에 관한 것으로, 특히 무선 주파수인식 장치 어셈블리 및 그 제조 방법에 관한 것이다.
도 1A 내지 도 1E는 전형적인 종래기술의 디바이스에서, 소자들이 서로 부착되어 있는 단면도로 도시된 듀얼 인터페이스 스마트 카드의 어셈블리 내에 전형적으로 채용되는 일반적인 공정 단계를 도시하는 개략도.
도 2는 본 발명의 일 실시예에 따라 구성된 전기 소자 어셈블리의 단면도.
도 3은 경질 입자가 전기 소자에 부착되고, 접착제가 기판에 도포되는, 본 발명의 제1 공정 실시예에 따라 구성된 어셈블리 이전의 전기 소자 및 기판의 단면도.
도 4는 경질 입자가 기판에 부착되고, 접착제가 전기 소자에 도포되는 본 발명의 제2 공정 실시예에 따라 구성된 어셈블리 이전의 전기 소자 및 기판의 단면도.
도 5는 경질 입자가 기판 위에 배치된 접착제에 부착되는, 본 발명의 제3 공정 실시예에 따라 구성된 어셈블리 이전의 전기 소자 및 기판의 단면도.
도 6은 경질 입자가, 전기 소자 위에 배치된 접착제에 부착되는, 본 발명의 제4 공정 실시예에 따라 구성된 어셈블리 이전의 전기 소자 및 기판의 단면도.
도 7A 및 도 7B는 접착제의 선택된 부분이 기판 및 전기 소자 위의 콘택트 사이트와 정렬된 관계로 있는 경질 입자를 포함하는, 본 발명의 제5 공정 실시예에 따른 부착 방법이 행해지고 있는 기판 및 전기 소자의 단면도.
도 8A 및 도 8B는 접착제가 경질 입자의 균일층을 포함하는 본 발명의 제6 공정 실시예에 따른 부착이 행해지고 있는 기판 및 전기 소자의 단면도.
도 9A 내지 도 9F는 본 발명에 따라 소자가 서로 부착된, 듀얼 인터페이스 스마트 카드의 어셈블리에 채용된 공정 단계를 도시하는 개략도.
도 9G는 본 발명에 따른 스마트 카드 내의 기판과 안테나 간의 접속을 상세히 설명하는 도 9E의 단면도의 일부를 확대한 도면.
도 10은 본 발명의 또 다른 실시예에 따라, 소자가 서로 부착된 듀얼 인터페이스 스마트 카드의 어셈블리의 단면도.
도 11A 내지 도 11D는 본 발명에 따라, 소자가 서로 부착된 스마트 인레이의 어셈블리에 채용되는 공정 단계를 도시하는 개략도.
도 12A 내지 도 12D는 본 발명에 따른 스마트 인레이의 다양한 안테나 구성 및 칩과 안테나와의 접속에 대한 평면도.
도 13은 플렉시블 서킷 기판 상의 콘택트 랜드에 경질 입자를 도금하는 예시적 도금 공정의 개략도.
도 14A는 본 발명에 따라 구성된 예시적 입자 도금조의 개략도.
도 14B는 도 14A의 예시적 입자 도금조의 전기 접속의 세부사항을 도시하는 개략도.
도 15A는 일련의 동시 퇴적 공정에서 제1 단계를 도시하는, 금속 입자 퇴적 이전의 콘택트 표면의 단면도.
도 15B는 일련의 동시 퇴적 공정에서 제2 단계를 도시하는, 금속 입자 동시 퇴적을 갖는 도 15A의 콘택트 표면의 단면도.
도 15C는 일련의 동시 퇴적 공정에서 제3 단계를 도시하는, 제2 금속 도금층이 부가된 도 15B의 콘택트 표면의 단면도.
도 15D는 일련의 동시 퇴적 공정에서 제4 단계를 도시하는, 침지(immersion) 금층이 추가된 도 15C의 콘택트 표면의 단면도.
도 16은 본 발명의 금속 및 입자 동시 퇴적 공정의 바람직한 실시예의 단계를 상세히 설명하는 개략도.
도 17은 본 발명의 무전해 공정에 의해 퇴적된 골드 피니쉬 코팅(gold finish coat)이 되어 있는 알루미늄 기판 상의 다이아몬드-니켈 동시 퇴적 표면의 상부 평면도를 도시하는 현미경 사진을 도시하는 도면.
도 2에는 본 발명의 일 실시예에 따라 구성된 전기 소자 어셈블리의 일반화된 단면도가 도시되어 있다. 기판(212)은 스마트 카드 모듈용 칩 캐리어, 스마트 인레이(inlay)용 안테나 기판, 또는 RFID 장치용의 임의의 다른 기판일 수 있다.전기 소자(210)는 기판(212) 상에 장착된다. 전기 소자(210)는 예를 들어, 메모리 디바이스, 로직 디바이스, 마이크로프로세서 및 다른 타입의 칩 등의 반도체 집적 회로 디바이스를 포함하는 다수의 상이한 전기 소자들 중 하나일 수 있다. 또한, 기판(212)은 상부에 하나 이상의 칩들이 장착된 플렉스(flex) 회로 또는 칩 캐리어일 수 이다.
본 명세서에서 콘택트 "랜드"(214)로 지칭되는 복수의 전기적 콘택트 사이트들이 기판(212)의 본딩 표면(216) 상에 존재하며, 본 실시예에서, 전기 소자(210)의 도전성 본딩 패드(220)에 부착되는 대응하는 전기적 도전성 경질 입자(218)를 수용하도록 배치된다. 본 발명 및 본 발명의 다양한 실시예에서 사용된 도전성 경질 입자(218)는 일반적으로 적어도 전기적 콘택트 사이트(예를 들어, 콘택트 랜드(214))의 강도 만큼 큰 강도를 가지며, 바람직하게는 전기적 콘택트의 강도보다 큰 강도를 갖는다. 도전성 경질 입자(218)는 예를 들어, 구리, 알루미늄, 니켈, 주석, 비스무스(bismuth), 은, 금, 백금, 팔라듐, 리듐, 베릴륨, 붕소, 나트륨(sodium), 마그네슘, 칼륨, 칼슘, 갈륨, 게르마늄, 루비듐, 스트론튬, 인듐, 안티몬, 세슘, 및 바륨 등의 금속 및 이 금속들의 합금 및 금속간 화합물(intermetallic)로 이루어질 수 있다. 이하에서 기술되는 바와 같이, 바람직한 금속은 니켈이다.
본 발명의 일 실시예에서, 도전성 경질 입자(218)는, 상기 나열된 도전성 금속층으로 커버되거나 둘러싸인 비도전성 코어 입자로 이루어진다. 이 경우에, 비도전성 코어 입자는 예를 들어, 금속 산화물, 질화물, 붕소화물, 실리콘 및 다른카바이드, 베릴륨, 붕소, 파이버, 탄소 파이버, 가닛 및 다이어몬드 등의 비금속 재료일 수 있다. 바람직한 비금속 경질 입자는 다이어몬드이다. 이러한 코어 입자로 바람직한 금속 코팅 재료는 니켈 및 구리이다. 열적 도전체가 바람직하며, 다이어몬드와 세라믹이 바람직한 재료이다. 본 발명의 일 실시예에서, 경질 입자(218)는 니켈층으로 도금된 다이어몬드 코어로 구성된다.
도전성 경질 입자(218)는 또한 얇은 금층으로 커버될 수 있다. 금은 낮은 접촉 저항을 제공하여 접촉 표면의 산화를 방지한다. 금의 대안으로서 백금, 팔라듐, 크롬, 팔라듐-니켈 합금, 및 주석-니켈 합금이 포함될 수 있다.
각각의 콘택트 랜드(214)는 전기 소자(210)와 기판(212) 사이에 전기적 상호 접속이 제공될 수 있도록 전기적으로 도전성을 띤다. 마찬가지로 전기적 도전성을 띠는 본딩 패드(220)는 칩 표면 상에 배치되며 칩을 기판(212)에 플립-칩 방식으로 부착하기 위해 배치된다. 대안으로서, 본딩 패드(220)는 하나 이상의 전기 소자(210)가 차지하는 플렉스 회로 또는 칩 캐리어의 본딩 표면 상에 배치될 수 있다. 본 발명의 일 실시예에서, 본딩 패드(220) 및 콘택트 랜드(214)는 니켈층으로 각각 금속화된다.
도 2에 도시된 전기 소자 장착 구성에서, 기판(212)의 본딩 표면(216)과 전기 소자(210)의 정면(face surface)(222) 사이에 갭(221)이 형성된다. 갭(221)은 통상적으로 약 0.5 내지 약 5밀(mils)로 다양하다. 갭(221)은 접착물질(224)로 완전히 채워진다.
본 발명에서, 바람직한 접착물질(224)은 열 처리 또는 다른 처리가 필요 없이 예를 들어, 시아노아크릴레이트(cyanoacrylate)를 매우 급속하게 설정하는 재료이다. 대안으로서, 접착물질(224)은 자외선-광(UV) 경화가능한(curable) 폴리머 혼합물일 수 있다. 부가적으로, 다른 타입의 접착제, 예를 들어, 영구 경화가능한 접착제, 고온 용융 접착제 및 다른 열가소성 접착제 및 중합화가능한 접착제가 사용될 수 있다. 또 다른 대안으로서, 접착물질(224)은 접촉 및 압력에 민감한 접착제일 수 있다. 바람직하게는, 사용되는 접착물질(224)은 전기 소자(210) 또는 상호 접속에 악영향을 줄 수 있는 특정 불순물 레벨을 감소시켜야 한다. 특히, 나트륨 및 염소 이온으로 인해 칩에 결함이 초래되고 습기있는 조건 하에서 전기적 상호 접속의 부식을 촉진하는 것으로 알려져 있다.
기판(212)에 전기 소자(210)를 준비하고, 조립하며, 고정시키는 것에 있어서 본 발명을 수행하기 위해 다수의 공정가 사용될 수 있다. 도 3에는 본 발명의 제1 공정 실시예에 따라 구성된 어셈블리 이전의 전기 소자(310) 및 기판(312)의 단면도가 도시되어 있다. 기판(312)에 전기 소자(310)를 장착하기 전에, 이산 개별 콘택트 랜드(314)를 상부에 구비한 기판(312)에 접착물질(324)이 프리코팅된다. 접착물질(324)은 액체 또는 접착 테이프 중의 하나로서 기판(312)에 도포된다. 경질 입자(318)가 전기 소자(310)의 정면(322) 상에 대응하는 본딩 패드(320)에 부착된다. 접착물질(324)은 기판(312)의 본딩 표면(316)에 걸쳐서 콘택트 랜드(314) 상방에 균일하게 퍼져 있으며, 기판(312)의 나머지 부분을 덮는다. 대안으로서, 접착물질(324)은 경질 입자(318) 상방에서 전기 소자(310)의 정면(322)에 도포될 수 있다. 그 후, 부착된 경질 입자(318)를 갖는 본딩 패드(320)가 기판(312)에 면하여 기판(312)의 콘택트 랜드(314)를 따라 정렬되도록 전기 소자(310)가 배치된다.
기판(312)에 전기 소자(310)를 장착하기 위해, 경질 입자(318)가 부착된 본딩 패드(320)는 콘택트 랜드(314)를 갖는 밀접 결합된 콘택부로 이동되며, 도 3에서 화살표로 표시된 바와 같은 압축력이 인가된다. 압축력하에서, 경질 입자(318)는 기판(312)의 콘택트 랜드(314)를 관통한다. 어셈블리 시에 사용된 특정 접착물질에 따라, 접착물질(324)은 자기-경화 메카니즘에 의해 경화되거나 접착제의 열적 또는 UV 경화(UV cure)에 의해 경화된 후, 압축력이 해제되어 도 2에서 도시된 어셈블리를 생성하게 된다. 특히, 경화된 접착제(324)는 전기 소자(310)와 기판(312) 사이에 연속된 시일(seal)을 제공하여 기판(312)과 전기 소자(310) 사이의 압축력을 유지함으로써, 초기 적용된 압축력이 해제된 후에 콘택트 랜드(314) 내에 경질 입자(318)가 부분적으로 내장된 상태로 유지되게 한다.
도 4에는 본 발명의 제2 공정 실시예에 따라 조립되고 배치되기 이전의 전기 소자(410) 및 기판(412)의 단면도가 도시되어 있다. 개별적인 이산 본딩 패드(420)를 상부에 갖는 전기 소자(410)는 기판(412)이 조립되기 전에 접착물질(424)로 프리코팅된다. 도 3의 이전 공정 실시예와 유사하게, 전기 소자(410)에 접착물질(424)이 액체 또는 접착 테이프 중의 어느것으로서 도포된다.
본 실시예에서, 기판(412)의 본딩 표면(416) 상의 대응하는 콘택트 랜드(414)에 경질 입자(418)가 부착된다. 접착물질(424)은 본딩 패드(420) 상방에서 전기 소자(410)의 정면(422)에 걸쳐 균일하게 퍼져 있으며, 정면(422)의 나머지 부분을 덮는다. 대안으로서, 접착물질(424)은 경질 입자(418) 상방으로 기판(412)의 본딩 표면(416)에 적용될 수 있다. 이때, 전기 소자(410)는 본딩 패드(420)가 기판(412)에 면하여 경질 입자(418)가 부착된 콘택트 랜드(414)와 정렬되도록 배치된다.
다음으로, 본딩 패드(420)는 콘택트 랜드(414)를 구비한 밀접 결합된 콘택부로 이동되며, 도 4에서 화살표로 표시된 바와 같이 압축력이 인가된다. 압축력 하에서, 경질 입자(418)는 전기 소자(410)의 본딩 패드(420)를 관통한다. 접착물질(424)은 전술한 바와 같이 경화된 후, 압축력이 해제되어 도 2에서 도시된 어셈블리를 생성하게 된다. 이전의 실시예에서와 같이, 경화된 접착제(424)는 전기 소자(410)와 기판(412) 사이에 연속된 시일을 제공한다. 경화된 접착물질(424)은 기판(412)과 전기 소자(410) 사이의 압축력을 유지함으로써, 초기 적용된 압축력이 해제된 후에 본딩 패드(420) 내에 경질 입자(418)가 부분적으로 내장된 상태로 유지되게 한다.
도 5에는 본 발명의 제3 공정 실시예에 따라 조립되고 정렬되기 이전의 전기 소자(510) 및 기판(512)의 단면도가 도시되어 있다. 개별적인 이산 콘택트 랜드(514)를 상부에 갖는 기판(512)은 소자(510)와 조립되기 전에 접착물질(524)로 프리코팅된다. 도 3에 대하여 전술한 제1 공정 실시예에서와 같이, 접착물질(524)이 액체 접착제, 고체 필름 접착제, 또는 접착 테이프로서 기판(512)에 도포된다. 접착물질(524)은 기판(512)의 본딩 표면(516)에 걸쳐 콘택트 랜드(514) 상방에 균일하게 도포된다.
본 실시예에서, 경질 입자(518)는 접착물질(524)의 표면(526)에 부착되어,기판(512)의 본딩 표면(516) 상의 콘택트 랜드(514)와 대응하는 관계로 직접 및 선택적으로 배치된다. 경질 입자(518)는 예를 들어, 입자 슬러리를 선택적으로 살포함으로써, 또는 표면(526)에 스텐실을 적용하고 스텐실에 입자 슬러리를 도포함으로써 표면(526) 상에 선택적으로 배치될 수 있다. 일단 경질 입자(518)가 표면(526)에 도포되면, 전기 소자(510)는, 본딩 패드(520)가 기판(512)에 면하여 콘택트 랜드(514)와 정렬되도록 배치된다. 경질 입자(518)는 콘택트 랜드(514) 및 본딩 패드(520) 사이에서 직접적으로 접착물질(524)의 표면 상에 존재한다.
기판(512)에 전기 소자(510)를 장착하기 위하여, 본딩 패드(520)는 경질 입자(518)와 콘택트 랜드(514)를 구비한 밀접 결합된 콘택부로 이동되며, 전술한 바와 같이, 압축력이 인가된다. 압축력 하에서, 경질 입자(518)는 접착물질(524) 및 기판(512)의 콘택트 랜드(514)를 관통하며, 동시에 전기 소자(510)의 본딩 패드(520)를 관통한다. 접착물질(524)은 전술한 바와 같이 경화된 후에 압축력이 해제되어, 도 2에 도시된 어셈블리를 생성하게 된다.
도 6에서는 본 발명의 제4 공정 실시예에 따라 조립되고 정렬되기 이전의 전기 소자(610) 및 기판(612)의 단면도가 도시되어 있다. 개별적인 이산 본딩 패드(620)를 상부에 갖는 전기 소자(610)는 기판(612)으로 조립되기 전에 접착물질(624)로 프리코팅된다. 도 4에 도시되어 위에서 설명한 제2 공정 실시예에서와 같이, 접착물질(624)이 액체 접착제, 고체 필름 접착제 또는 접착 테이프로서 전기 소자(610)에 도포된다. 접착물질(624)은 본딩 패드(620) 상방에서 전기 소자(610)의 정면(622)에 걸쳐 균일하게 도포되고, 전기 소자(610)의 나머지 부분을 덮는다.
본 실시예에서는, 경질 입자들(618)은, 소자(610)의 정면 표면(622) 상의 대응하는 본딩 패드(620)에 대해 직접적이고 선택적으로 접착 물질(624)의 표면(626)에 부착된다. 그 후, 전기 소자(610)는, 본딩 패드(620)가 기판(612)을 대면하고 콘택트 랜드(614)와 배열하도록 배치된다. 접착 물질(624)로 덮힌 본딩 패드(520)와 경질 입자들(618)이 이동하여 콘택드 랜드(614)와 친밀한 접촉을 갖고 도 6에 도시한 화살표가 나타내는 것과 같이, 압축력이 가해진다. 압축력 인가시, 경질 입자들(618)은 접착 물질(624) 및 소자(610)의 본딩 패드(620)를 관통하고, 동시에 기판(612)의 콘택트 랜드(614)를 관통한다. 상술한 바와 같이, 접착 물질(624)는 경화되고 압축력은 해제되어 도 2에 나타낸 어셈블리(assembly)를 생성한다.
도 7a 및 도 7b는 본 발명의 제5 공정 실시예에 따른 부착 방법을 사용하는 기판(712)과 전기 소자(710)의 단면도이다. 본 실시예에서, 접착 물질(724)는, 전기 소자(710)을 기판(712)에 탑재하기 전에 자신의 자가-지지막(self-supporting film)에 존재한다. 접착 물질(724)는 고체 재료 또는 접착성 테이프일 수 있다.
경질 입자들(718)은 접착 물질(724) 내에 직접적이고 선택적으로 부착될 수 있고, 그 결과 접착 물질(724)가 전기 소자(710)와 기판(712) 사이에 위치할 경우, 경질 입자들(718)은 대응하는 본딩 패드(720)에 대해 배치된다. 예를 들면, 접착제의 제1 층을 형성한 후, 상술한 바와 같이, 슬러리를 분사하거나 또는 스탠실하여 경질 입자들(718)을 부착함으로써 경질 입자들(718)이 접착 물질(724) 내에 위치될 수 있다. 경질 입자(718)를 부착한 후, 접착제의 제2 층이 형성되어 입자들과 접착제의 제1 층을 덮을 수 있다. 경질 입자들(718)의 다수 층들이 도 7a 및 7b의 접착 물질(724) 내에 부유하는 것처럼 도시된다. 그러나, 접착 물질(724) 내에 부착되고 각 본딩 패드(720)에 대응하게 위치하는 경질 입자(718)들의 단일층으로도 충분하다.
그 후, 전기 소자(710), 기판(712), 및 접착 물질(724)는, 본딩 패드(720)가 기판(712)을 대면하고, 접착 물질(624) 내에 부유한 경질 입자들(718)이 기판(712)의 콘택트 랜드(714)와 정렬하도록 배치된다. 부유된 경질 입자들(718)을 갖는 접착 물질(724)는 전기 소자(710)와 기판(712) 사이에 배치된다. 그 다음, 본딩 패드(720)가 이동하여 접착 물질(724)와 콘택트 랜드(714)가 친밀하게 접촉하고 상술한 바와 같이 압축력이 인가된다. 압축력이 인가되는 동안, 경질 입자들(718)은 접착 물질(724)를 통해 전기 소자(710)의 본딩 패드(720)와 기판(712)의 콘택트 랜드(714)로 동시에 관통한다. 상술한 바와 같이, 접착 물질(724)는 경화되고 그 후, 압축력이 해제되고 도 7b에 나타낸 어셈블리가 생성된다.
도 8a 및 8b는 본 발명의 제6 공정 실시예에 따른 부착 방법을 사용하는 기판(812)과 전기 소자(810)의 단면도이다. 도 7a 및 7b에 나타낸 제5 공정 실시예와 유사하게, 접착 물질(824)는, 조립하기 전에 독립적인 막으로 존재한다. 접착 물질(824)는 고체 재료 또는 접착성 테이프일 수 있다. 경질 입자들(818)들은 접착 물질(824) 내에 부유될 수 있고 접착 물질(824) 내의 경질입자들(818)의 삼투 한계(percolation limit) 보다 작은 충진 밀도로 접착 물질(824) 전체에 랜덤하게 분포될 수 있다. 예를 들면, 제1 접착층을 먼저 형성함으로써, 경질 입자들(818)의 실질적으로 균일한 층이 접착 물질(824) 내에 형성될 수 있다. 그 후, 예를 들면, 입자 슬러리를 제1 접착층에 분사함으로써 경질 입자들(818)의 층이 제1 층에 확산될 수 있다. 그 다음, 경질 입자들(818)과 제1 접착층 상에 제2 접착층이 형성될 수 있다. 삼투 한계 이하의 충진 밀도로 경질 입자들(818)을 유지함으로써, 경질 입자들(818)은 압축한 이후에도 서로 접촉될 수 없다.
접착 물질(824)는 전기 소자(810)의 정면 표면(822)과 기판(812)의 본딩 표면(816) 사이에 위치한다. 그 후, 본딩 패드(820)가 기판(812)과 대면하고 콘택트 랜드(814)와 정렬하도록 전기 소자(810)와 접착 물질(824)가 배치된다. 앞선 실시예와 같이, 부유하는 경질 입자들(818)을 갖는 접착 물질(824)는 전기 소자(810)과 기판(812) 사이에 위치한다. 그 다음, 본딩 패드(820)가 이동하여 접착 물질(824)과 콘택트 랜드(814)가 친밀하게 접촉하고, 전술한 바와 같이 압축력이 인가된다. 압축력이 인가되는 동안, 경질 입자들(818)은 접착 물질(824)를 통해 전기 소자(810)의 본딩 패드(820)와 콘택트 랜드(814)로 동시에 관통한다. 상술한 바와 같이, 접착 물질(824)가 경화되고, 그 후 압축력이 해제되어 도 8b에 나타낸 어셈블리가 생성된다. 중요한 것은, 경질 입자들(824)이 서로 접촉하지 않기 때문에, 하나의 본딩 패드(820)와 개별적인 콘택트 랜드(814) 사이의 하나의 전기적 접속으로부터 이웃하는 전기적 접속은 횡적으로는 전기적으로 도전되지 않는다.
본 발명의 일실시예에서, 상술한 전기 소자 접착 방법은 칩을 칩 캐리어에 부착할 경우, 칩 모듈을 안테나에 부착할 경우, 및/또는 RFID 장치의 구성, 예를 들면, 스마트 카드 및 스마트 인레이(smart inlays) 내의 안테나에 칩을 부착할 경우 사용된다. 일반적으로, RFID 장치 구성의 단계들은, (1) 제1 전기적 도전성 콘택트 표면 상에 금속 및 경질 입자들을 동시에 퇴적(co-depositing)하는 단계; (2) 제1 콘택트 표면, 제2 전기적 도전성 콘택트 표면, 또는 제1 콘택트 표면과 제2 콘택트 표면 사이 중 어느 하나에 비도전성 접착제를 도포하는 단계; (3) 제1 콘택트 표면과 제2 콘택트 표면 사이에 제2 콘택트 표면과 접촉하는 제1 콘택트 표면, 비도전성 접착제 입자들을 배치하는 단계; (4) 제1 및 제2 콘택트 표면들을 함께 유지하도록 압력을 인가하는 단계; 및 (5) 비도전성 접착제를 경화하는 단계를 포함한다.
상술한 부착 옵션에서와 같이, 경질 입자들은 칩, 칩 캐리어 또는 안테나중 어느 하나의 콘택트 표면에 도포될 수 있다. 본원에서 설명한 공정에 의한 콘택트 표면의 입자 강화(particle enhancement)는 안정하기 때문에, RFID의 어셈블러로 전달되기 전에 개별적으로 제조될 경우, 칩, 칩 캐리어, 또는 안테나의 콘택트 표면(예를 들면, 본드 패드, 콘택트 랜드, 및 안테나 콘택트)에 도포될 수 있다. 일반적으로 안테나 및 칩들은 RFID의 어셈블러 이외의 다른 회사들 또는 최종 어셈블리 공정이 이루어지는 장소 이외의 적어도 다른 장소에서 제조된다. 따라서, 입자 강화의 제1 2개의 단계들은 본 발명의 나머지 단계들과는 다른 시간 및 장소에서 실행될 수 있다. 또한, 접착제가 안정할 경우, 예를 들면, 소정의 활성화없이 접착제가 경화될 수 없거나 또는 테이프 접착제인 경우, 전기 소자의 제조시에 적용되고 제품 어셈블리시에 제거될 릴리스 코팅(release coat)이 구비될 수 있다. 여하튼 간에, 칩 및/또는 안테나 제조 공정 동안 콘택트의 금속-입자 코팅을 포함함으로써 상당한 비용 상의 이점을 얻을 수 있다.
실제로, 본 발명의 특히 중요한 이점은 표면 준비, 즉, 도전성 경질 입자들의 도포가 반도체 웨이퍼로부터 칩들이 절단되기 이전에 칩 콘택트 패드에 적용될 수 있다는 것이다. 이것은, 웨이퍼 레벨 공정의 매우 높은 효율성을 가져오기 때문에 상당한 비용과 관련이 있다. 웨이퍼 당 칩들의 개수는 매우 높기 때문에, 입자-강화된 본드 패드를 갖는 칩을 생산하는 유닛당 비용은 매우 낮을 수 있다.
도 9a 내지 9f는 본 발명에 따라 구성된 듀얼 인터페이스 스마트 카드(930) 어셈블리의 개략적인 단면도이다. 도 9g는 안테나(928)에 대한 칩 모듈(915) 접속의 확대된 도면을 나타낸다. 종래 기술과 유사하게, 칩(900)은 도 9a에 나타낸 바와 같이, 일반적으로 다수의 본드 패드(904)을 갖는 실리콘 다이(902)로 구성된다. 그러나, 이 경우, 칩(900)의 본드 패드(904)는 금속층(916) 및 도전성 경질 입자들(914)의 퇴적에 의해 입자-강화된다. 금속층(916)은 바람직하게는 니켈이고 도전성 경질 입자들(914)은 바람직하게는 니켈로 코팅된 다이아몬드 입자들이다. 칩(900)은 스마트 카드(930)를 제어하기 위한 적당한 데이터 및 필요한 프로그래밍을 포함한다.
칩(900)을 수납하는 칩 캐리어(905)가 도 9b에 도시된다. 칩 캐리어(905)는 콘택트 랜드(912a, 912b)의 분산층, 및 보통 구리로 이루어지며 예를 들면 구리 플렉스 회로(copper flex circuit)와 같은 도전성 트랙(도시하지 않음); 일반적으로 글래스 에폭시로 구성되는 기판(906); 콘택트 랜드(912a, 912b)로부터 기판(906)의 반대측 상에, 예를 들면 니켈 및 금으로 코팅된 구리의 콘택트 플레이트(908)를 포함한다. 기판(906)은 비아(910), 또는 기판(906)의 일측으로부터 다른쪽으로의 통로을 갖도록 형성된다. 이러한 비아(910)들은, 비아(910)를 통해 확장하는 도전성 월(wall)(913)과 정렬되어 기판(906)의 반대측 상의 콘택트 플레이트(908)와 전기적 접촉을 이룬다. 칩 캐리어(905)의 콘택트 랜드(912b)는 금속층(916) 및 도전성 경질 입자(914)의 퇴적에 의해 입자-강화된다. 금속층(916)은 바람직하게는 니켈이고 도전성 경질 입자(914)는 바람직하게는 니켈로 코팅된 다이아몬드 입자들이다.
콘택트 랜드(912b) 상의 금속층(916)은 바람직하게는, 도 9d에 대해 아래에 설명하고 도 9g에 가장 잘 나타낸 바와 같이, 안테나 캐비티(923)을 통해 안테나 콘택트(928a, 928b)의 잠긴 거리를 수용할 정도의 두께까지 만들어진다. 예를 들면, 도전성 경질 입자(914)는 약 2㎛ 내지 약 50㎛의 두께를 가지고, 콘택트 랜드(912b) 상의 금속층(916)은 약 25㎛ 내지 약 100㎛의 두께를 가질 수 있다. 다른 변형예는 스마트 카드(930) 디자인의 기하학적 특징에 따라 칩 캐리어(905)와 안테나(928) 사이의 접속을 수용할 수 있도록 구성된다. 예를 들면, 금속층(916)의 도금 두께는 안테나 캐비티(923)의 깊이를 수용할 수 있도록 변화될 수 있다. 선택적인 실시예에서, 칩 캐리어(905) 상의 콘택트 랜드(912b) 보다 안테나 콘택트(928a, 928b)에 입자-강화가 적용될 수 있다.
콘택트 랜드(912a) 및 노출된 기판(906) 상에 비도전성 접착제(924)를 도포함으로써, 도 9c에 나타낸 바와 같이 칩(900)과 기계적 접속을 위한 칩 캐리어(905)가 준비된다. 도전성 경질 입자(914)는 비도전성 접착제(924a) 층을관통하여 도 9d 아래의 콘택트 랜드(912a)에 도달하기 때문에 비도전성 접착제(924a)의 적용에 주의할 필요가 없다. 본 발명에서, 바람직한 비도전성 접착제(924a) 재료는 열처리 또는 다른 처리, 예를 들면, 시아노아크릴레이트(cyanoacrylate) 처리를 할 필요없이 매우 빠르게 세팅되는 재료이다. 선택적으로, 비도전성 접착제(924a)는 자외선-광(UV)으로 경화가능한 폴리머 합성물일 수 있다. 또한, 예를 들면 고온 용융 접착제 및 중합가능한 접착제와 같은 영구적으로 경화가능한 접착제와 같은 다른 형태의 비도전성 접착제(924a)가 사용될 수 있다. 다른 선택적인 예에서, 비도전성 접착제 재료(924a)는 압력에 민감한 접착제일 수 있다.
본 발명에서 사용하기에 적합한 비도전성 접착제(924a)는, 예를 들면, 슈퍼글루(SuperGlueTM) 또는 록타이트(Loctite) TAKPAK 444와 같은 시아노아크릴레이트 재료를 포함한다. 시아노아크릴레이트는 디스펜스(dispense)하기에 용이한 저렴한 액체이다. 강하고 매우 빨리 경화된다. 적당한 고온 용융 접착제는, 예를 들면, 미네소타 세인트 폴의 3M 회사로부터 구입 가능한 3M 3792-LM-Q를 포함한다. 압력에 민감한 적당한 접착제는 스카치 브랜드 467 고성능 접착제 및 스카치 브랜드 F9465PC 접착제 전사 테이프를 포함한다. 바람직하게는, 사용되는 접착제 재료는 소자 또는 상호접속에 나쁜 영향을 미칠 수 있는 소정의 불순물의 낮은 레벨을 가져야 한다. 특히, 나트륨 및 염소 이온들은 반도체 칩을 고장나게 하고 습기 조건에서 전기 상호접속의 부식을 촉진시킨다. 본 업계에서는, 실질적으로 이온 오염이 없는 접착제의 특별히 순수한 등급을, 예를 들면, "전자 등급(electronic grade)"으로 인가한다. 칩 응용시, 접착제가 칩과 친밀하게 접촉되기 때문에 전자 등급 접착제가 사용되어야 한다. 사용될 수 있는 다른 접착제는 칩 접착제로서 사용되는 공지의 전자 등급 폴리머 재료를 포함한다. 다른 접착제는, 칩을 인캡슐레이션(encapsulation)하는데 자주 사용되는 에폭시 몰딩 화합물 및 칩과 기판의 열팽창속도의 차이로부터 발생하는 스트레스를 완화하기 위해 기판에 직접 납땜되는 칩 아래에 사용되는, 언더필(underfill) 즉, 충진된 폴리머와 같은 재료들을 포함한다.
경질 입자들이 비도전성 접착제(924a)를 통해 칩 캐리어(905)의 콘택트 랜드(912a)로 관통하도록, 칩(900)을 뒤집고(flipping), 칩 캐리어(905) 상의 콘택트 랜드(912a)와 입자-강화 본드 패드(904)를 배열하고, 칩(900)에 수직으로 압력을 인가함으로써, 도 9d에 도시된 바와 같이, 칩(900)은 칩 캐리어(905)에 전기적으로 부착되어 칩 모듈(915)을 형성한다. 도전성 경질 입자들(914)이 콘택트 랜드(912a) 상의 임의의 표면 산화물 또는 다른 절연성 잔류물을 깨뜨려서 그 아래의 도전성 재료에 도달하기 때문에 콘택트 랜드(912a)의 표면 처리를 할 필요가 없다. 비도전성 접착제(924a)가 세팅 또는 경화하는 동안 약간의 압력이 지속적으로 인가될 수 있다. 소정의 경우, 비도전성 접착제(924a)가 경화되는 동안 수축한 결과 이러한 압력이 자연적으로 인가될 수 있다. 이는 훨씬 빠른 기계적이고 전기적인 본딩 공정이고 칩(900) 면적의 단지 일부분만 소비하여 본딩을 완료한다. 일단 빠르게 경화되면 비도전성 접착제(924a)에 의해 보호되기 때문에 상호접속을 보호하기 위한 인캡슐런트가 필요하지 않다. 또한, 종래 기술의 와이어 본딩 및 솔더 범프 리플로우 기술과 연관된 고온 처리가 필요하지 않기 때문에 사용될 수 있는 칩 캐리어(905)와 카드 본체(918)에 대한 기판 물질의 선택의 유연성이 많이 증가한다.
도 9e에 나타낸 바와 같이 스마트 카드 블랭크(blank)(925)는 칩 모듈(915)을 수납하기 위한 캐비티(920)을 갖는 카드 본체(918)를 포함한다. 캐비티(920)은, 칩 모듈(915)의 에지를 지지하기 위해 쉘프(shelf)(922)와 함께 더 형성된다. 카드 본체(918)는, 카드 본체(918)의 표면 아래에 위치하는 안테나 권선(winding)(928)을 더 감싼다. 안테나(928)는 일반적으로 몇개의 동심원 루프 또는 권선(도 12b의 스마트 인레이의 평면도에는 소자(1228)로서 보다 분명하게 나타냄)으로 구성되어 적당한 수납 및 투과 성능을 제공한다. 이러한 종류의 안테나(128)는 일반적으로 13.56㎒ 미페어(Mifare) 시스템용으로 사용된다. 코일은 적층후 약 2 내지 6옴의 전체 저항을 갖는 4 내지 5개의 "권선"으로 구성된다. 안테나(928) 및 카드 본체(918)는, 은-페이스트 프린팅 및 적층함으로써 베이스 상에 일반적으로 준비된다. 예를 들면, 안테나(928)는, 내부층 시트(sheet), 일반적으로 PVC 또는 유사한 물질 상에 실린더 스크린-프린팅 기계를 이용한 은-페이스트 스크린 프린팅 공정에 의해 준비될 수 있다. 도면에 나타내지는 않았지만, 그 후, PVC 및 안테나는, 열전사 프레스를 이용하여 그래픽 디자인된 코어 시트 및 오버레이 시트와 함께 적층될 수 있다. 추가 안테나 캐비티(923)는 쉘프(922) 아래로 확장되어 칩 모듈(915)에 전기 접속을 위한 안테나 콘택트(928a, 928b)에 액세스할수 있게 한다.
도 9e는 본 발명에 따라 칩 모듈(915)을 수납하고 칩 모듈(915)과 기계적 및 전기적 접속을 하기 위한 스마트 카드 본체(918)의 준비를 더 나타낸다. 칩 캐리어(905)에 칩(900)을 부착하는데 사용된 비도전성 접착제(924a)와 동일할 수 있는 비도전성 접착제(924c)가 안테나 캐비티(923)에 디스펜스되어 안테나 콘택트(928a, 928b)와 칩 모듈(915) 상의 입자-강화 콘택트 랜드(912b) 사이의 기계적 접속을 제공한다. 또한, 비도전성 접착제(924a, 924c)와 동일할 수 있는 비도전성 접착제(924b)가 칩 모듈(915)과 스마트 카드 본체(918)를 기계적으로 고정시키기 위해 쉴프(922) 및 캐비티(920) 내의 다른 곳에 도포된다.
그 후, 칩 모듈(915)은 캐비티(920) 내에 삽입되고 입자-강화 콘택트 랜드(912b)가 배열되고 안테나 캐비티(923)로 확장된다. 도전성 경질 입자(914)는 비도전성 접착제(924c)를 관통하고 안테나 콘택트(928a, 928b)로 관통한다. 다시, 도전성 경질 입자(914)들이 안테나 콘택트(928a, 928b)의 표면 상의 임의의 표면 산화물 또는 다른 절연성 잔류물을 깨뜨리고 그 아래의 도전성 재료에 도달하기 때문에 안테나 콘택트(928a, 928b)의 표면 처리가 필요하지 않다. 따라서, 칩(900)은, 콘택트 랜드(912a, 912b)를 콘택트 플레이트(908)에 접속시키는 비아(910) 내의 분산 트랙(913)을 통해, 외부 디바이스와 RF 통신을 하게 하는 안테나(928), 및 콘택트 플레이트(908) 모두에 전기적으로 접속되며, 이는 칩(900)과 카드 판독기 사이의 물리적 전자 인터페이스를 콘택트 플레이트(908)를 통해 허용한다. 다른 경우에서는, 칩(900)용 전원이 카드 판독기 또는 외부 RF 디바이스에 의해 공급된다. 칩 모듈(915)은 열, 압력 또는 이들 모두를 이용하여 카드 본체(918)에 기계적으로 본딩된다. 본원 발명에 따라 완전히 조립된 듀얼 인터페이스 스마트 카드(930)가 도 9f에 도시되어 있다.
본 발명의 이점은, 도전성 경질 입자(914)의 코팅이 이미 칩(900), 칩 캐리어(905), 또는 안테나 콘택트(928a, 928b) 상의 전기 콘택트에 도포되어 있기 때문에 비도전성 접착제(924a, 924b, 924c)가 다소 무차별적으로 도포될 수 있다는 것이다. 이는, 제어된 양의 접착제를 빈 바늘을 통해 디스펜서하는 로보트 제어 주사기와 같은 자동화된 시스템에서 이루어질 수 있다. 본 발명에 사용되는 접착제는 비도전성이기 때문에, 종래 기술 시스템에서의 콘택트 표면 상의 그 존재는 일반적으로 전기 접속의 형성을 방해하였다. 그러나, 본 발명은 이러한 장벽을 통과하는 능력, 비도전성 결합 재료를 통해 도전성 링크를 형성하는 능력을 가진다.
앞서 주지한 바와 같이, 본 발명의 적당한 응용은 칩과 칩 캐리어 접속(예를 들면, 접촉식, 비접촉식, 및 듀얼-인터페이스 스마트 카드) 및 칩 모듈과 안테나 접속(예를 들면, 듀얼-인터페이스 및 비접촉식 스마트 카드)을 포함한다. 도 9a - 9g는 이러한 응용 모두를 나타낸다. 도 10은 스마트 카드(1030) 생성시 본원 발명의 교시와 종래 기술 모듈 어셈블리를 조합한 것을 나타낸다. 도 10에서, 종래 기술의 도 1c에 나타낸 칩 모듈(115)과 같은, 종래 기술의, 와이어 본딩된, 칩 모듈(1050)이 콘택트 랜드(1012)에서 입자-강화된다. 금속(1016) 및 도전성 경질 입자(1014)가 칩 모듈(1015)의 콘택트 랜드(1012) 상에 퇴적된다. 그 다음, 비도전성 접착제(1024)가 카드 본체(1018)의 캐비티(1020) 및 안테나 캐비티(1023)에도포된다. 그 후, 칩 모듈(1015)이 캐비티(1020) 내에 위치하고 도 9f에 대해 앞서 설명한 것과 같이 도전성 경질 입자(1014)가 비도전성 접착제(1024)를 통해 안테나 콘택트(1028a, 1028b)로 관통함으로써 칩(1015)과 안테나(1028) 콘택트가 이루어진다.
또한, 본 발명은 칩과 안테나 접속 형성시, 예를 들면, 스마트 인레이의 구성시 응용될 수 있다. 도 11a - 11d는 본 발명의 다른 실시예로서 스마트 인레이(1130)의 어셈블리를 나타낸다. 스마트 카드에 있어서, 칩(900)은 일반적으로 도 11a에 나타낸 것과 같이 다수의 본드 패드(1104)를 갖는 실리콘 다이(1102)로 구성된다. 칩(1100)의 본드 패드(1104)는 다시 금속층(1116) 및 도전성 경질 입자(1114)의 퇴적에 의해 입자-강화된다. 금속층(1116)은 바람직하게는 니켈이고 도전성 경질 입자들(1114)은 바람직하게는 니켈로 코팅된 다이아몬드 입자들이다. 칩(1100)은 스마트 인레이(1130)를 제어하는데 적당한 데이터 및 필요한 프로그래밍을 포함한다. 스마트 인레이 응용에 있어서, 칩(1100)은 일반적으로 스마트 카드 칩 보다 얇고 보다 유연하기 때문에 보다 깨지기 쉽다.
도 11b는 기판(1118) 및 안테나(1128)인 도전 영역으로 구성되는 스마트 인레이 베이스(1125)를 나타낸다. 기판 재료(1118)는 예를 들면 폴리비닐 클로라이드(PVC), 폴리에틸렌(PET), 및 폴리프로필렌으로 이루어진 플라스틱 호일 또는 종이일 수 있다. 일반적으로, 얇고, 비도전성이고, 플렉시블한 임의의 재료가 기판(1118)으로 사용될 수 있다. 도전 영역은 예를 들면 구리, 알루미늄, 은, 금 및 카본으로 구성될 수 있으며, 금속 페이스트를 스크린 프린팅하거나 호일 적층물층을 에칭하여 기판에 형성될 수 있다. 안테나 콘택트(1128a, 1128b)은 칩(1100)의 직접 배치를 위해 기판(1118)의 상부에 제공된다. 기판(1118)의 하부측 상의 브릿지(1128c)는 기판(1118) 상의 개구를 통해 안테나 콘택트(1128b)와 안테나 콘택트(1128a)에서의 도전 영역(1128)의 단부에 대향하는 도전 영역(1128)의 단부 사이의 전기 접속을 제공한다. 따라서, 안테나(1128)에 대한 도전 영역은 기판(1118)의 양측에 형성된다. 주의할 점은, 본 발명에 따르면, 입자-강화는 칩 본드 패드(1104) 또는 기판(1118) 상의 안테나 콘택트(1128a, 1128b) 중 어느 하나에 적용될 수 있다.
칩(1100)을 스마트 인레이 베이스(1125)에 기계적으로 부착하기 위해, 비도전성 접착제(1124)가 안테나 콘택트(1128a, 1128b) 및 안테나 콘택트(1128a, 1128b)의 영역 내의 노출된 기판(1118)에 도포된다. 예를 들면, 비도전성 접착제(1124)는 시아노크릴레이트(cyanocrylate), 에폭시, 광에 민감한 에폭시 및 아크릴레이트(acrylate)일 수 있다. 그 후, 칩(1100)이 선택되고 뒤집어져서 그 입자 강화된 본드 패드(1104)를 안테나 콘택트(1128a, 1128b)와 배열한다. 그 다음, 칩(1100)은 안테나 콘택트(1128a, 1128b) 상에 배치되고 기판(1118) 표면에 수직인 작은 힘을 이용하여 어셈블리를 완료한다.
도전성 경질 입자(1114)는 비도전성 접착제(1124)를 관통하고 안테나 콘택트(1128a, 1128b)로 관통한다. 도전성 경질 입자(1114)가 안테나 콘택트(1128a, 1128b)의 표면 상의 임의의 표면 산화물 또는 다른 절연성 잔류물을 깨뜨리고 그 아래의 도전성 재료에 도달하기 때문에 안테나 콘택트(1128a, 1128b)의 표면 처리는 필요하지 않다. 따라서, 칩(1100)은 외부 디바이스와 RF 통신을 하는 안테나(1128)와 전기적으로 접속된다. 스마트 카드에 있어서, 전원은 외부 RF 판독 디바이스로부터의 유도에 의해 스마트 인레이(1130)로 공급된다.
도 12a는 스마트 인레이 베이스(1225) 상의 코일 안테나 구조의 도전 영역(1228)의 제1 실시예를 나타낸다. 도전 영역(1228)의 코일 권선수는 스마트 인레이 기판(1218)의 영역 및 사용되는 특정 칩의 요구조건에 의존적이다. 도전 영역은, 예를 들면, 구리, 알루미늄, 은, 금 및 카본으로 구성될 수 있고 예를 들면, 금속 페이스트를 스크린 프린팅하거나 또는 호일 적층물층을 에칭하여 기판에 적용할 수 있다. 기판 재료(1218)는 예를 들면 폴리비닐 클로라이드(PVC), 폴리에틸렌(PET) 및 폴리프로필렌으로 이루어진 플라스틱 호일 또는 종이일 수 있다. 안테나 콘택트(1228a, 1228b)는 도 11a - 11d를 참조하여 설명한 바와 같이 칩의 배치를 위해 기판(1218)의 상부에 구비된다. 기판(1218)의 하부측 상의 브릿지(1228c)는 기판(1218) 상의 개구를 통해 안테나 콘택트(1228b)와 안테나 콘택트(1228a)에서의 도전 영역(1228)의 단부에 대향하는 도전 영역(1228)의 단부 사이의 전기 접속을 제공한다. 따라서, 본 실시예에서는 도전 영역(1228)이 기판(1218)의 양측 상에 형성된다.
도 12b는 스마트 인레이(1230b) 내의 다수의 코일 안테나로서 설계된 도전 영역(1228)의 제2 실시예를 나타낸다. 이 실시예에서는, 브릿지가 없고 칩(1200)은 도전 영역(1228)의 권선 상방에 위치하여 도 11a-11d를 참조하여 상술한 바와 같이 하나 이상의 코일의 단부를 접속하는 안테나 콘택트(1228a, 1228b)를 접속한다. 또한, 도전 영역(1228)은 기판(1218)의 일측 상에만 존재한다.
도 12c는 스마트 인레이(1230c)를 위한 도전 영역(1228)의 제3 실시예를 나타낸다. 도전 영역은 스마트 인레이(1230c)의 기판(1218)의 길이를 따라 칩(1200)의 각 측면으로부터 확장되는 제1 사각형 도전 영역(1228a) 및 제2 사각형 도전 영역(1228b)으로 구성된다. 칩(1200)은, 도 11a - 11d에서 설명된 것과 같이 입자 강화된 본드 패드에 의해 제1 사각형 영역(1228a) 및 제2 사각형 영역(1228b)과 전기적으로 접속된다. 도전 영역(1228a, 1228b)들의 이러한 설계는 예를 들면 고주파수 안테나이다.
도 12D는 스마트 인레이(1230c)용 도전 영역(1228)의 제4 실시예를 도시한다. 도전 영역은 스마트 인레이(1230c)의 기판(1218) 길이를 따른 칩(1200)의 각각의 측면으로부터 연장된 제1 삼각형 도전 영역(1228a) 및 제2 삼각형 도전 영역(1228b)으로 구성된다. 다른 다각형은 유사하게, 설계 요구 조건에 따라 도전 영역에 사용될 수 있다. 칩(1200)은 도 11A-11D에 설명된 바와 같이, 그 입자-강화 본드 패드에 의해 제1 삼각형 영역(1228a) 및 제2 삼각형 영역(1228b) 둘 다에 전기적으로 접속되어 있다. 이러한 도전 영역(1228a 및 1228b)의 설계는 예를 들어, 고주파수 안테나이다. 또 한편, 도 12C 및 도 12D 양 도면의 실시예에서의 도전 영역(1228a 및 1228b)은 기판(1218)의 일 측면 상에만 형성된다.
본 발명의 일 실시예에 따라 구리 플렉스(flex) 서킷 테이프의 콘택트 랜드 상에 금속층 및 경질 입자를 도금하는 예시적 도금 공정을 이제 설명하기로 한다. 도 13에 예시된 공정은 예를 들어, 기판 상의 콘택트 랜드 상에 경질 입자를 도금하여, 도 9F 및 도 9G에서의 스마트 카드의 안테나 콘택트(932)와 같은 "범프된" 전기 콘택트를 형성하는 데 사용될 수 있다.
제1 공정 단계에서, 구리 플렉스 서킷 테이프(1350)는 분류 릴(dispense reel)에 의해 분류되어, 테이크-업(take-up) 릴(1354)에 의해 일련의 공정 단계를 통해 인출된다. 분류 릴(1352)로 서킷 테이프(1350)를 감기 전에, 포토리소그래피 공정이 수행되어서 서킷 테이프(1350)를 덮는 패턴화된 포토레지스트층(도시되지 않음)을 형성한다. 상기 포토레지스트층은 서킷 테이프(1350) 상에 상술된 것과 유사한 콘택트 랜드를 노출하여, 그 위에 콘택트 개구를 갖는다. 공정 중에, 먼저 서킷 테이프(1350)이 분류 릴(1352)에서 세정 탱크(1356)로 운반된다. 세정 탱크(1356)는 산성 세정액 및 습윤제(wetting agent)를 포함한다. 예를 들어, 포토레지스트층에 의해 노출된 서킷 테이프(1350) 상의 콘택트 랜드 표면을 씌우는 유기막을 제거하는데, 포름산 및 아황산의 혼합물이 사용될 수 있다. 세정 탱크(1356)를 나갈 때, 서킷 테이프(1350)는 제1 세정(rinse) 단계(1358)를 통과한다. 제1 세정 단계(1358)는 수용성 세정액에 서킷 테이프(1350)를 노출하여 잔류 세정액 및 미립자를 씻어낸다. 제1 세정 단계(1358)는, 후속하여 설명되는 세정 단계와 마찬가지로, 서킷 테이프(1350)의 저면 상부 또는 둘 다에 대하여 압력 워시 시스템(pressure wash system)을 포함할 수 있다.
세정 이후, 서킷 테이프(1350)는 에칭 탱크(1350)로 운반된다. 에칭 탱크(1350)는 콘택트 랜드의 표면위에 위치한 다른 유전체막과 구리 및 산화 구리를 제거하는 구리 에칭액을 포함한다. 바람직하게는, 에칭 탱크(1360)는 과황산칼륨(potassium persulphate) 용액으로 채워진다. 에칭 이후, 서킷 테이프(1350)는 잔류 에칭액 및 미립물이 수용액에 노출됨으로써 제거되는 제2 세정 단계(1362)를 통과한다.
유전체 에칭 단계에 후속하여, 서킷 테이프(1350)는 제1 금속 도금조(plating bath)(1364)에 들어간다. 제1 금속 도금조(1364)에서, 서킷 테이프(1350) 상의 콘택트 랜드는 바람직하게는, 약 25 내지 100 마이크론의 두께로 니켈층으로 도금된다. 도금된 니켈층의 특정 두께는 서킷 테이프(1350)를 사용하여 제조될 수 있는 전자 소자 어셈블리의 특정 타입에 따라 변할 수 있다. 바람직하게는, 제1 금속 도금조(1364)는 붕산액에 니켈 설파메이트 및 니켈 브로마이드를 포함한 저응력의 니켈 도금 용액을 포함한다. 제1 금속 도금조(1364)에서 니켈을 도금한 이후, 서킷 테이프(1350)는 제3 세정 단계(1366)를 통과하며, 상기 단계에서 수용성 세정액은 제1 금속 도금조(1364)로부터 잔류 화학물질 및 미립자를 제거한다.
다음으로, 서킷 테이프(1350)는 입자 도금조(1368)로 공급된다. 입자 도금조(1368)에서, 니켈-도금된 다이아몬드 입자층이 도금된 니켈 베이스층에 도금된다. 이후에 보다 상세히 설명하겠지만, 입자 도금조(1368)에서, 니켈-도금된 다이아몬드 입자는, 서킷 테이프(1350) 상의 콘택트 랜드와 접촉하기 전에 도금조에 위치한 메시 애노드(mesh anode)를 통과한다. 바람직하게는, 메시 애노드는 백금 코팅된 티타늄 금속으로 구성된다. 입자층을 도금한 이후, 서킷 테이프(1350)는 제4 세정 단계(1370)로 통과하여 입자 도금조(1358)로부터 잔류 화학물질 및 미립자를제거한다.
입자층을 도금한 이후, 서킷 테이프(1350)는 제2 금속 도금조(1372)로 공급된다. 제2 금속 도금조(1372)에서, 제2 니켈층은 입자층 상방으로 도금되어 콘택트 랜드에 입자를 밀봉하는 입자 앵커층(anchor layer)을 형성한다. 입자 앵커층은 대체로 특정 경질 입자의 절반 크기의 두께로 도금될 수 있다. 예를 들어, 약 20 마이크론의 크기를 갖는 입자에 대하여, 입자 앵커층은 약 10 마이크론의 두께로 도금된다. 니켈 오버코트층(overcoat layer)을 도금한 이후, 서킷 테이프(1350)는 제6 세정 단계(1374)를 통과하여 제2 금속 도금조(1372)로부터 잔류 화학물질 및 미립자를 제거한다. 마지막으로, 서킷 테이프(1350)는 건조 시스템(1376)에 의해 건조되어, 테이크-업 릴(1354)에 의한 서킷 테이프(1359)의 회수 이전에, 서킷 테이프(1350)로부터 수분 및 잔류 용매를 제거한다.
일단 서킷 테이프(1350) 상의 콘택트 랜드가 금속화되어 경질 입자로 부착되면, 제2 공정 단계가 수행되어 포토레지스트를 제거하고 서킷 테이프(1350) 상의 니켈 및 금 오버코트층을 형성한다. 본 발명에서는 전체 공정을 2단계로로 설명하였으나, 이들 단계들은 하나의 공정 라인으로 결합되어, 건조 시스템(1376) 및 테이크-업 릴(1364)에 대한 필요성을 제거할 수 있다. 단일 공정 라인에서, 서킷 테이프는 제6 세정 단계(1374)로부터 포토레지스트 스트리핑 탱크(1380)로 직접 연결된다. 본 발명에서 설명된 2 단계의 실시예는, 예를 들어, 공간적 한계를 수용하거나 또는 소망하는 처리 결과에 따라 보다 큰 유연성을 제공하기 위해, 단지 공정이 다 단계로 나뉘어질 수 있다는 것을 설명하기 위해 도시되었다. 또한, 포토레지스트를 스트립하거나 또는 동시에 추가의 금속화를 제공할 필요 없이, 금속화 공정에서 경질 입자를 콘택트 랜드에 단순히 부착하기를 희망할 수 있다.
예시된 실시예에서의 제2 공정 단계는 일련의 처리 단계를 통해 테이크-업 릴(1354)로부터 서킷 테이프(1350)를 분류하고, 마지막으로 테이크-업 릴(1378)에 의해 서킷 테이프(1350)를 인출함으로써 계속된다. 서킷 테이프(1350)는 테이크-업 릴(1354)에 의해, 우선, 모노에틸라민(monoethylamine) 및 부티셀루솔브(butycelluslove)의 알칼리 용액과 같은 포토레지스트 분해액을 포함하는 레지스트 스트리핑 탱크(1380)로 분류된다. 일단 포토레지스트가 제거되면, 서킷 테이프(1350)는 제7 세정 단계(1382)를 통과하여 세정 탱크(1384)로 운반된다. 세정 탱크(1384)는 서킷 테이프(1350)로부터 잔류 유기물의 제거를 위해 세정 탱크(956)에 포함된 유사한 용액을 포함한다.
제8 세정 단계(1386)에서 잔류 화학물질을 세정한 이후, 서킷 테이프는 에칭 탱크(1388)로 통과한다. 에칭 탱크(1388)는 전술한 구리 에칭액을 포함한다. 에칭 탱크(1388)에서 자연 산화물을 제거할 때, 서킷 테이프(1350)는 니켈 도금조(1392)로 운반되기 전에 제10 세정 단계(1390)를 통과한다. 바람직하게는, 니켈 도금조(1392)는 니켈 도금조(1364 및 1372)에 대해 상술한 것과 유사한 니켈 도금 용액을 포함한다. 니켈 도금조(1392)에서, 하부 금속화에 대한 확산 배리어로서 기능하기에 충분한 두께를 갖는 니켈층이 형성된다. 바람직하게는, 약 2 마이크론 내지 약 25 마이크론, 보다 바람직하게는 약 5 내지 15 마이크론의 두께를 갖는 니켈층이 서킷 테이프(1350)상으로 도금된다.
제11 세정 단계(1394)에서 니켈 도금조(992)로부터 잔류 화학물질 및 미립자를 세정한 후, 서킷 테이프(1350)는 금 도금조(1396)로 이송된다. 금 도금조(1396)는 포타슘 오로시아나이드(potassium orocyanide)를 포함하는 테크닉 오로센(Technic Orosene)(80)과 같은 금 도금 용액을 포함한다. 금 도금조(1396)에서, 금 층은, 바람직하게는 약 10 내지 40 마이크로인치, 보다 바람직하게는 약 30 마이크로인치의 두께를 갖는 서킷 테이프(1350) 상에 퇴적된다.
제12 세정 단계(1398)에서 금 도금조(1396)로부터 화학물질 및 미립자를 세정한 이후, 서킷 테이프(1350)는 테이크-업 릴(1378)에 의해 회수되기 전에 공기 건조기(1348)에서 건조된다. 바람직하게는, 공기 건조기 시스템(1348 및 1376)은 테이크-업 릴(1354 및 1378)로 회수 및 저장되기 이전에, 서킷 테이프(1350)로부터 수분 및 잔류 용매를 제거하도록 동작한다.
구리 플렉시블 서킷(copper flexible circuit) 상의 니켈 도금에 대하여 위에서 설명하였으나, 본 기술 분야에서 숙련된 자라면 상술된 공정을 사용하여 다른 금속화 콘택트 구조물이 형성될 수 있음을 알 수 있을 것이다. 예를 들어, 구리 및 주석-납 솔더 등과 같은 다양한 금속, 금속간 화합물, 및 합금이, 단단한 기판 및 플렉시블 서킷 테이프 상에 도금될 수 있다. 또한, 단단한 기판 및 플렉시블 기판 모두는 예를 들어, 에폭시, 에폭시-글래스, 폴리이미드, 테프론, 및 비스말리이미드 트라아진(bismalyimide triazine; BT)과 같은 재료일 수 있다.
플렉시블 기판이 플렉스 서킷일 필요는 없다. 또한, 경질 입자를 금속화하여, 세라믹 회로 보드, 모듈, 삽입물(interposer), 및 다른 작은 회로 보드와 같은작고 단단한 소자에 부착하는 데 상기 공정이 사용될 수 있다. 전형적으로 금속화 및 이러한 단단한 소자에의 경질 입자의 퇴적은 배치 처리(batch process)에서 행해진다. 그러나, 이들 작고 단단한 소자들은 바람직하게는 금속성 접착제로 플렉시블 테이프에 일시적으로 부착 또는 접착될 수 있다. 캐리어와 같은 플렉시블 테이프를 사용하면, 작고 단단한 소자들이 본 발명에 개시된 금속화 및 경질 입자 퇴적 공정을 통해 인출될 수 있다. 작고 단단한 소자를 도금할 캐소드 서킷에 전기적으로 접속하기 위해서는 금속성 접착제가 바람직하다. 또한, 경질 입자들은 본 명세서 임의의 곳에 설명된 재료들 중 어느 것일 수 있다. 또한, 본 기술에서 숙련된 자라면 다양한 도금, 에칭, 및 세정 용액의 화학적 조성이 금속화된 콘택트를 형성하는데 사용되는 특정 금속에 따라 변할 수 있다는 것을 이해할 것이다.
본 발명의 일 실시예에 따라 구성된 입자 도금조(1368)의 개략도가 도 14A에 도시되어 있다. 입자 도금조(1368)는 도금 탱크(1402) 및 용액 저수조(solution reservoir)(1404)를 포함한다. 도금 탱크(1402)는 도르래(1406)에 의해 가이드되면서 서킷 테이프(1350)가 인출되는 도금 용액(1408)을 포함한다. 도금 탱크(1402)에 담그기 전에, 서킷 테이프(1350)는 약 1 내지 2 볼트의 전압으로 네가티브로 충전되어, 서킷 테이프(1350)는 금속 도금 공정을 촉진시키는 캐소드로서 기능한다. 바람직한 실시예에서, 서킷 테이프(1350)의 각각의 에지는 전기적으로 도전성이며 도금될 서킷 테이프(1350)의 표면부의 일부분과 전기적으로 접속된다.
도르래(1406)는 바람직하게는, 서킷 테이프(1350)의 각각의 에지를 지지하는 서킷 테이프(1350)의 각 측면 상에 쌍으로 된 가이드 휠 또는 트랙을 포함한다.핀치 롤러(pinch roller)(1407)는 제1 셋트의 도르래(1406) 맞은편의 서킷 테이프(1350)의 에지에 압력을 가한다. 핀치 롤러(1407)는 전기적으로 도전성이고 서킷 테이프(1350)의 도전성 에지들과 전기적으로 접속되으로써, 서킷 테이프(1350)에 전압을 제공한다. 바람직하게는, 핀치 롤러(1407)를 지지하는 악셀(axel)(1436)은 전기적으로 도전성이고 도 14B에 잘 도시된 금속 브러쉬 접속(1438)을 통해 전원에 접속한다. 쌍을 이룬 도르래(1406)의 각 쌍과 핀치 롤러(1407)는 바람직하게는, 마찰 맞물림에 의해 개별적인 공통 악셀 상에 장착되어서, 각 가이드 휠 쌍이 서로 더 가깝게 이격되거나 더 멀리 이격되도록 하여 서킷 테이프(1350)의 가변 폭을 수용할 수 있게 한다.
백금 코팅된 티타늄 금속의 메시 애노드(1410)는 서킷 테이프(1350) 상방의 도금 탱크(1402)의 일부분에 위치하고 약 1 내지 2 볼트의 전압으로 포지티브로 충전된다. 애노드(1410)의 주요면은 바람직하게는, 균일한 금속 도금 및 경질 입자 퇴적을 촉진하기 위해, 서킷 테이프(1350)의 주요면과 평행하게 위치한다. 경질 입자를 도금할 때, 서킷 테이프(1350)는 바람직하게는, 경질 입자의 퇴적을 최대화하도록 수평화되며, 경질 입자는 중력 흐름에 의해 도금 용액을 통해 낙하한다. 일반적으로, 경질 입자 흐름은 이상적으로는, 서킷 테이프(1350)(또는 도금될 소망하는 임의의 다른 기판)의 표면에 수직이다. 실제로, 서킷 테이프(1350)는 경질 입자 흐름과 45°각도까지 될 수 있으며, 여전히 적당한 입자 퇴적을 달성할 수 있다. 경질 입자를 애노드를 통해 흘려 서킷 테이프(1350) 상에 퇴적하게 하는 메시 애노드(1410)가 바람직하다. 여전히 가능하기는 하지만, 솔리드(solid) 애노드는서킷 테이프(1350) 상의 경질 입자 퇴적을 더욱 어렵게 만든다.
니켈-입자 도금 동안, 다이아몬드 입자는 메시 애노드(1410) 내의 개구(도시되지 않음)를 통과하여 서킷 테이프(1350) 상에 퇴적한다. 앞서 설명한 바와 같이, 도금 용액(1408)은 바람직하게는, 수용성 붕산 용액에서의 니켈 설파메이트와 니켈 브로마이드의 혼합물이다. 바람직하게는, 도금 용액(1408)은 약 300 내지 약 500 g/l(그램/리터)의 니켈 설파메이트 농도와, 약 10 내지 20 g/l의 니켈 브로마이드 농도를 가진다. 붕산의 양이 첨가되어, 약 3 내지 4.5 pH를 얻을 수 있다. 또한, 도금 용액(1408)은 습윤제 및 안티-포말제(anti-foaming agent)를 포함하며, 바람직하게는 약 50℃ 내지 약 60℃의 온도로 유지된다.
서킷 테이프(1350) 상에 형성된 니켈-입자층의 두께는 여러 공정 파라미터에 따라 다를 것이다. 예를 들어, 퇴적 속도는 주어진 도금조(bath) 조성에 대한 전류 밀도를 가지고 변화할 것이다. 또한, 테이프의 전송 속도 및 도금조 내의 체류 시간이 금속 두께에 영향을 줄 것이다. 서킷 테이프(1350)의 전송 속도는 바람직하게는 0.13 mm/sec와 1.13mm/sec 사이이다. 이 범위는 약 100A/ft2와 200A/ft2사이의 입자 도금조(1368)에서의 전류 밀도에 기초한다. 경질 입자 퇴적 전에 25 내지 100 마이크론 사이의 두께를 갖는 소망하는 니켈층을 제공하는 바람직한 전송 속도는 약 100A/ft2의 전류 밀도에서 약 0.3mm/sec이다. 본 발명의 바람직한 실시예에 따라, 입자 도금조(1368)에서의 입자 밀도는 다른 공정 파라미터들이 조정되는 바와 같이 조정되어서, 바람직하게는 10 내지 100 퍼센트 단일층(monolayer),보다 바람직하게는 약 50 퍼센트 단일층의 입자가 서킷 테이프(1350) 상에 도금된다.
도금 용액(1408) 내의 입자 농도는 용액 저수조(1404)로부터의 재순환에 의해 유지된다. 용액 저수조(1404)는 도금조(1402)로부터 회귀하는 용액(return solution)을 재순환 튜브(1412)를 통해 받는다. 용액 저수조(1404)에서, 입자의 농도는 입자 공급 시스템(1414)에 의해 유지된다. 입자 공급 시스템(1414)은 튜브(1418)를 통해 메이크-업 용액(make-up solution)(1416)으로 입자를 주입한다. 메이크-업 용액(1416)에 첨가되는 입자들의 양은 튜브(1418)에 배치된 제한기 밸브(restrictor valve)(1420)에 의해 조절된다.
메이크-업 용액(1416)은 기계적 교반(agitation) 시스템(1422)에 의해 지속적으로 교반되어 메이크-업 용액(1416)내의 입자의 균일한 분포를 보장한다. 용액의 부피는 액체-레벨 스위치(1424)에 의해 용액 저수조(1404)에서 지속적으로 모니터링된다. 또한, 황산화 니켈 및 니켈 브로마이드의 농도는 농도 센서1426(에 의해 지속적으로 모니터링된다.
도금 탱크(1402) 내에서 제어된 니켈-입자 퇴적 속도를 유지하기 위해, 메이크-업 용액(1416)은 재순환 라인(1428)을 통해 도금 탱크(1402)로 지속적으로 재순환된다. 도금 탱크(1402)내의 레벨 스위치(1430)는 도금 용액(1408)의 체적을 지속적으로 모니터링한다. 도금 용액(1408)이 도금 탱크(1402)에서 고갈되면, 펌프(1432)가 레벨 스위치(1430)에 의해 활성화되어 노즐(1434)을 통해 메이크-업 도금 용액(1416)을 도금 탱크(1402)로 공급한다.
중요한 것은, 도 14A에 예시한 입자 도금조(1368)의 소자 구성은 단순히 하나의 가능한 소자 구성의 예일 뿐임을 주목해야한다는 점이다. 당 기술에서의 숙련된 자라면 입자 도금조(1368)내에서 비교적 일정한 도금 조건을 유지하기 위해 다양한 구성들이 가능하다는 것을 이해할 것이다. 예를 들어, 도금 탱크(1402) 및 용액 저수조(1404)는 입자 구성, 농도 조절 및 교반 서브시스템의 조합에 의해 도금 조건이 유지되는 단일 유닛일 수 있다.
입자를 콘택트 표면에 부착하기 위한 다른 바람직한 방법은 향상된 전자 결합을 위해 동시 퇴적된(co-deposite) 금속-입자 표면을 생성하는 무전해(electroless) 공정이다. 통상적으로, 본 방법에 의해 만들어진 결과 표면은 동시 퇴적된 금속 입자층, 동시 퇴적 이전에 사용된 동일한 금속의 오버코트, 및 얇은 침지 금 층을 포함한다. 도 15A-15D는 본 발명의 공정의 일련의 과정을 개략적으로 예시한다. 도 15A는 예를 들어, 구리 또는 알루미늄 기판의 원래의 단일의 절연 콘택트 표면(1500)을 도시한다. 도 15B는 제1 무전해 금속-입자 용액에 의해 도금된 콘택트 표면(1500) 상에 금속-입자 동시 퇴적의 결과를 도시한다. 입자(1504)는 부분적으로 트랩핑되어, 콘택트 표면(1500) 상에 무전해적으로 퇴적된 제1 금속층(1502)에 의해 콘택트 표면(1500) 상에서 보유된다. 도 15C는 제2 무전해 금속 도금 단계의 결과를 도시한다. 제2 금속층(1506)은 콘택트 표면(1500) 상의 미리 동시 퇴적된 제1 금속층(1502) 및 입자(1504) 상에 퇴적된다. 일반적으로, 상기 입자(1504)를 제2 금속층(1506)으로 덮기 위해, 입자(1504)는 우선 제2 무전해 금속 퇴적을 수용하도록 활성화되어야만 한다. 도 15D는 침지 금에 의해제2 금속층(1506)의 상부 상에 얇은 금 오버코트(1508) 층을 도시한다. 도 15D는 본 발명의 금속-입자 동시 퇴적 방법에 의해 처리된 이후에, 콘택트 표면의 평면도의 통상적인 단면도를 나타낸다.
종래 기술의 화합물 무전해 도금 공정과는 대조적으로, 본 발명의 동시 퇴적 공정의 목적은 고유한 도전성의 사포와 같은 표면 설계를 형성하고, 강화된 전기적 콘택트 및 열 전달을 제공하는 것이다. 종래의 화합물 퇴적에서 미립자의 조밀한 함유에 대해 주역으로서 기능하는 대신에, 본 발명의 무전해 금속-입자 동시 퇴적은 접착제, 표면 콘택트로의 경질 입자의 본딩에 가까운 기능을 한다. 입자는 실제로 용액내의 그들 위치의 우연성에 의해 금속 퇴적으로 트랩된다. 공정은 임의의 두께를 갖는 동시-퇴적 금속-입자 표면을 생성할 수 있으나, 최적화된 전기적, 기계적, 및 열적 접속에 대해 단일-입자층을 갖는 평균 입자 크기 정도에서의 표면은 바람직하다.
본 발명에 의해 예상되는 경질 입자는 다이아몬드(다결정 또는 단결정 타입), 세라믹, 금속, 산화물, 실리사이드, 카보네이트, 붕소화물, 실리케이트, 질화물, 및 입자가 적용가능한 기판 콘택트보다 더 단단한 한 여러 다른 화합물로부터 선택되어서, 바람직하게는 기판 콘택트로 관통할 수 있다. 이 공정에서 사용될 수 있는 입자는 넓은 범위의 입자 크기 및 밀도를 포함한다. 바람직하게는, 입자 크기는 0.5 내지 50 마이크론이며, 밀도 범위는 1.5 와 8 g/cmm3사이이다.
본 발명에 의해 준비되는 콘택트 표면은, 2개의 표면들이 결합되었을 때 콘택트 표면 그 자체 및 임의의 종류의 대향면 상의 임의의 전기적 배리어를 관통할 수 있다. 임의의 추가 단계, 예를 들어, 다른 방법에서의 금속화된 범프의 리플로우 또는 솔더링 없이도 우수한 전기 도전성이 제공될 수 있다. 본 발명의 일 애플리케이션으로, 예를 들어 기판에 대한 칩의 부착, 그 콘택트 표면 상의 동시 퇴적한 입자를 가진 칩을 사용하는 기판에 대한 칩 장착이, 칩과 기판 간의 보다 강한 결합을 제공하기 위해 보통의 비도전성 접착제로 완성될 수 있어서 도전성 접착제의 언더필(underfill)의 필요성을 제거할 수 있다.
도 16에 도시된 개략적 도면은 본 발명의 바람직한 실시예의 원리를 예시한다. 개념적으로, 포괄적인 무전해 동시-퇴적 과정(1600)은 기판 패드의 표면 준비, 변형된 무전해 니켈-입자 동시-퇴적, 제2 무전해 니켈-도금, 및 침지 금 처리를 포함한다. 니켈이 금속-입자 동시-퇴적 공정에서 사용하기 위한 바람직한 금속인 반면, 코발트, 구리, 철, 금, 은, 아연, 팔라듐, 백금, 로듐, 및 루테늄과 같은 다른 금속이, 적합한 무전해 촉매 공정을 가지고 사용될 수 있다.
좋은 도금은 콘택트 표면의 적절한 표면 준비를 가지고 시작한다는 것은 잘 알려져 있다. 적절한 준비로는, 표면의 오염이 제거되어 세정되고 산화되지 않은 표면이 남는 것이다. 콘택트 표면 및 오염의 타입에 따라, 다른 사전 처리가 필요하다. 전형적으로, 도금 전에 제거되어야만 되는 표면 오염은 이하의 것들 중 하나 이상을 포함한다: 유기 오염(예를 들어, 오일 및 윤활유), 버퍼링 화합물, 산화막, 먼지, 및 용매제.
알루미늄 콘택트 표면이 강화되는(1610) 실시예에서, 콘택트 표면은 이온제거된 수분 세정(1614)이 후속하는 알칼리 세정액에 의해 먼저 표면-세정된다(1612). 알칼리 침액(soak) 세정 재료는 수산화물, 탄산염, 인산염, 및/또는 계면 활성제와 같은 알칼리 나트륨 화합물의 혼합물을 포함할 수 있다. 세정제의 선택은 표면 오염의 성질에 따라 조정될 수 있다. 알칼리 세정은 또한, 표면 세정 및 탈산화를 동시에 수행하기 위해 유기 킬레이팅(organic chelating)제 및 시안화 나트륨(sodium cyanide)을 포함할 수 있다. 그러나, 산성 탈산화제를 사용한 개별 탈산화 공정(1616)이 또한 본 실시예에서 사용될수 있다. 조합된 질산(바람직하게는 부피로 50%) 및 이플루오르화암모늄액(ammonium bifluoride solution)을 사용한 산성 절임(pickling)은 무전해 도금을 위한 콘택트 표면의 초기화 및 활성화에 도움을 주어 이로울 것으로 믿는다. 실제로, 이러한 조건화는 본 실시예에서 기판 표면으로부터 합금 소자를 제거하여 균일한 아연산염화를 위해 그것을 준비는 것이 소망된다. 이러한 단계는 강한 질산 기본액속에서의 침지에 의해 행해질 수 있다. 질산 작용은 산성에 의한 추가적인 참주로부터 그것을 보호하는 알루미늄 콘택트 표면 상의 얇고 광을 발하며 균일한 산화막을 형성한다. 후속 아연산염화 공정은 이 막을 쉽게 제거한다. 높은 퍼센트의 실리콘을 함유할 수 있는 수분에 대하여, 이플루오르화산 또는 플루오르물은 실리콘을 용해하기 위해 질산에 추가될 수 있다.
세정제 및 탈산화제로부터의 잔여물은 무전해 도금을 개시하지 않을 콘택트 표면 상의 세정 패시브 스팟에 의해 무전해 니켈판의 다공성을 증가시킬 수 있다. 이것은 경질 입자에 대한 퇴적 문제를 차례로 만들어낸다. 다라서, 본 실시예에서, 탈산화된 수분 세정(1618)는 탈산화 이후의 바람직한 단계이고, 이 실시예의 공정을 통해 좋은 세정가 희망될 수 있다. 세정화 이후, 콘택트 표면은 보통 적합한 온도 즉, 콘택트 표면을 하우징하는 기판 타입에 따라 선택되는 건조 온도에서 건조되어야만 하여서 상기 온도는 기판에 해롭지는 않다.
탈산화 이후, 아연산염화(1620), 중간 분자 아연층이 콘택트 표면 상의 표면 알루미늄을 대체하는 공정은 임의의 전달 동안 탈산화로부터 또한 무전해 니켈액으로부터 탈산화되며 활성된 알루미늄 표면을 보호하는 공통 단계이다. 아연층은 무전해 니켈 퇴적을 더 촉진시킨다. 독점적인 아연산염화액, 예를 들어 충실도(3116)(화학적 충실도, 뉴어크, NJ)는 본 실시예에서 아연산염화를 위해 사용된다. 대안적인 실시예로서, 이중 아연산염화 처리 또한 본 발명에서 고려된다. 이러한 공정에서, 초기 아연층은 50% 질산에 담겨짐으로써 제거되어 제2 아연층이 아연산염화액에서의 짧은 침지에 의해 퇴적된다. 이러한 처리의 이점은 콘택트 표면을 탈산화하여 합금 함유물을 제거하는 데 작은 임계적 제1 아연산염화 단계의 사용으로부터 얻을 수 있는 반면, 제2 아연산염화 처리는 균일한 조건의 콘택트 표면 상에 퇴적한 얇고 단단한 아연을 생성하도록 조정될 수 있다. 그러나, 이러한 이중 아연산염화 공정은 보통, 1000 nm보다 큰 더 두꺼운 알루미늄 콘택트 표면을 필요로 한다.
다른 실시예에서, 구리 콘택트 표면(1630)을 가진 기판이 사용될 수 있다. 구리 콘택트 표면의 무전해 입자-증가용 표면 처리는 알루미늄용과는 상이하다. 먼저, 구리 콘택트 표면은 산성액(1632)을 사용함으로써 세정된다. ATO TechAFR2(베를린, 독일) 시스템은 후에 이온이 제거된 수분(1634)으로 세정화를 행함으로써 표면 처리용으로 사용될 수 있다. 구리는 차아인산염 무전해 니켈액을 촉진적으로 초기화하지 않는 금속으로, 이것은 상술된 실시예의 무전해 니켈액에 사용될 수 있는 다른 충실도 타당 시스템(충실도 9002)의 화학적 작용을 나타낸다. 구리 촉매를 주기 위해, 상업적으로 이용가능한 방법 중 하나는 희석한 팔라듐 염화물액에 침지함으로써 촉매로서 각 콘택트 표면(236)을 활성화하는 것이다. 이 실시예에서, 충실도(9025) 타당액이 사용될 수 있으나, 임의의 적용가능한 화학 시스템이 공정에서의 다른 단계에 대한 큰 영향을 미치지 않으면서 사용될 수 있다. 촉진된 구리는 이온 제거된 수반(1638)에서 다시 세정화된다.
본 발명의 초점은 무전해 니켈 입자 동시 퇴적(electroless nikel-particle co-deposition)이다. 마이크론 크기의 경질 입자들은 무전해 니켈 입자 동시 퇴적에 의해 접촉면들 상에서 도금된다. 입자들은 원하는 입자 농도에서, 무전해 니켈 용액, 일 실시예에서는 피델리티(Fidelity) 9002 전용액에 도입된다. 농도는 퇴적된 표면에서 어떤 입자수 농도가 예상되는 가에 따라 다소 변하만, 일반적으로 1 g/L의 레벨이다. 바람직하게는, 무전해 동시 퇴적법은 드문드믄하고, 하지만 균일하게 분산되며, 좁은 밴드(예를 들면, 입자 크기 또는 직경 사이의 변경의 분포는 매우 작다)의 경질 입자들의 단일층을 기판의 접촉면 상에서 도금한다. 최적의 표면 접합을 위해, 동시 퇴적 후에 입자들에 의해 커버되지 않는 접촉면들의 영역에 있는 결과로서의 금속층은 이상적으로 표면 함볼부가 없이 평평해야 한다. 이 바람직한 단일층 및 매우 균일하게 분산된 입자 퇴적 설계는 경질 입자 상의 우수한도전성 니켈 및 금 오버코트(overcoat)를 통한 최단 전기적 경로, 및 예를 들면 다이아몬드 입자의 경질 입자들의 우수한 열적 도전율에 의한 최적의 역적 도전성 매체 모두에 제공한다.
접촉면 상에 동시 퇴적된 입자들은 제2 무전해 니켈 도금 단계 전에 준비되는 것이 바람직하다. 해리된 물에 의한 세척(1652)에 이어 동시 퇴적 공정 단계 후에, 제2 니켈 도금 처리시 입자들에 걸쳐 일관되고 포괄적인 니켈 피복을 달성하기 위해, 예를 들면 촉매의 사용을 통해 입자들의 표면들을 활성화(1654)시키는 것이 바람직하다. 이 단계에서 활성화가 미약하면 퇴적된 다이이몬드 입자들에 대한 니켈의 부착이 저하되고 전도도가 낮은 다공성 니켈 퇴적이 발생된다. 입자 활성화에 사용될 수 있는 하나의 용액은 피델리티 9025 용액이고, 또한 상기한 바와 같이 구리 접촉면을 촉매화시키는데 사용된다. 활성화 후에, 도금된 접촉면들이 해리된 물에서 세척(1656)된다.
제2 무전해 니켈 도금 단계(1658)의 목적은 얇은 니켈층을 동시 퇴적된 니켈 입자 표면에 캐스트(cast)하는 것이다. 일 실시예에서는 피델리티 9002 전용액인 제2 니켈 도금 용액은 어떤 형태의 입자들에 의해서도 충전되지 않는다. 니켈 캐스트는 퇴적된 비도전성 입자들에 도전성 금속 오버코트를 제공한다. 양호한 니켈 적용은 이어지는 침지 금(immersion gold) 공정에 의해 양호한 금층을 제공하기 때문에, 접합 표면에 대한 전반적인 전기적 도전성이 좋아진다. 이 단계에서 사용된 화학적 시스템은 입자들을 제외하고 제1 무전해 니켈 용액에 사용되는 것과 동일할 수 있다. 니켈 입자 도금을 갖는 기판은 제2 니켈 도금 처리 후에 해리된 물에서다시 세척(1660)된다.
침지 금은 일반적으로 마지막 단계(1662)이다. 이 공정은 그 메카니즘과 그 결과들 모두에 있어서 자동촉매 니켈 도금과는 상이하다. 침지 금 공정은 실제로 제2 니켈 도금의 표면상의 니켈 분자들을 금 분자들로 대체하여, 얇은 금층을 형성한다. 오로머스(oromerse) MN(Technic, Inc., Cranston, RI) 전용액이 사용될 수 있다. 제2 니켈 도금은 기판에 입자를 고정하기 위해 도전성 경로 및 강한 기계적 결합 세기를 제공하는 반면, 조밀한 침지 금의 마지막층은 표면 열화로부터의 지속적 보호 및 긴 기간에 걸친 우수한 전기전도성을 확보한다.
경질 입자들에 칩 본드 패드들을 부착하기 위해 무전해 입자 동시 퇴적 공정을 이용하는 주요 장점은, 웨이퍼 레벨에서 입자 부착이 발생할 수 있는 것이다. 이는, 웨이퍼가 다이싱되기 전에 웨이퍼상의 모든 수백개의 칩들의 모든 본드 패드들이 경질 입자들로 "범프(bumped)"될 수 있다는 것을 의미한다. 이 공정은 무전해이기 때문에, 임의의 칩들 또는 각각의 본드 패드들 사이의 전기적 분리가 필요없다. 이 공정은 단지 금속의 얇은 층들만이 도금되기 때문에 매우 효율적이며; "범프"는 금속에 트랩된(trapped) 입자들에 의해 생성된다. 이는 표준 무전해 금속 퇴적 공정에 의해 금속 범프를 만드는 데 걸리는 상당한 양의 시간과 대조적이다.
실험적 관찰들
1. 일반
구성 요소 부착을 위한 본 발명의 가능성을 검증하는 광범위한 실험들은 독일, 뮤니크의 GmbH, 콜로라도 스프링스의 나노피어스 테크놀러지, 콜로라도와 나노피어스 카드 테크놀러지에서 수행되었다. 전체 공정에 대한 검증을 포함하는 실험들은 3개의 그룹들, 즉 a) 웨이퍼, 기판들, 또는 안테나 구조 상의 입자 배치; b) 각종 비도전성 접착제를 사용한 본딩 테스트; 및 c) 본 발명에 개시된 방법들을 사용하여 본딩된 요소들에 대한 특성들 및 신뢰도 테스팅으로 카테고리화된다.
2. 검증 테스트에 사용되는 재료들 및 공정의 설명
2.1 칩
스마트 인레이(inlay) 어플리케이션에 대한 다이 본딩(die bonding) 공정의 개발을 위해, 특별한 테스트 칩이 개발되었다. 이 칩은 필립스에 의해 개발된 "i-코드"라 명명되는 스마트 인레이 어플리케이션용의 가장 흔한 칩과 같이 동일한 치수들 및 본드 패드 위치들을 갖는다. 이 테스트 칩은 단지 측정용으로 구성되어 있고 콘택트 저항 측정을 위한 2개의 4-포이트-캘빈 구조들(4-point-Kelcin structures) 및 추가 한정을 위한 부가의 다이시-체인 구조(daisy-chain structure)를 포함한다.
2.2 기판
칩 부착 테스트를 위해 선택된 테스트 기판들은 스마트 카드 및 스마트 인레이 어플리케이션에서 공통으로 사용된 것들과 유사했다. 견고한 보드 및 유연한 회로 기판들 모두가 선택되었다. 테스트 기판들은 구리 트랙들을 갖는 견고한 보드, Ni/Au 도금된 구리 트랙들을 갖는 견고한 보드, 구리 구조들을 갖는 유연한 회로, 및 알루미늄 구조들을 갖는 유연한 회로를 포함한다.
2.3 접착제들
우수한 신뢰성을 달성하기 위해, 상이한 기판들에 대해 각종 접착제들을 이용하는 스크린 테스트가 수행되었다. 최고의 본딩 신뢰성 및 우수한 전기적 성능을 갖는 접착제를 찾기 위해, 접착제들의 선택을 위한 다음의 특정 기준이 결정되었다. 기준은 다음을 포함한다:
ㆍ 낮은 온도에서의 빠른 경화;
ㆍ 낮은 습윤;
ㆍ 경화시 비교적 높은 수축;
ㆍ 칩 및 기판과의 호환성 열팽창 계수; 및
ㆍ 칩과 기판 사이의 이동이 방지되는 경화시의 충분한 경도.
스크린 테스트에서 고려되는 접착되는 시아노아크릴레이트 접착제, 에폭시 기반의 접착제, 자외선 경화 아크릴레이트 기반의 접착제, 및 광 활성화 에폭시 기반의 접착제를 포함한다.
3. 입자 배치 공정
2개의 입자 배치 방법, 즉 수정된 전해질 도금법 및 수정된 무전해 방법을 본 발명에 나타내었다. 이 테스트에서 사용된 칩들로는, 2001년 6월 15일에 출원된 "입자 증가형 전기적 콘택트면들의 준비를 위한 무전해 공정"이라는 제목의 미국 특허 출원 제09/883,012호에 개시된 바와 같이 2단계 무전해 공정이 사용되었다. 입자 배치에 대한 상세한 절차는 다음과 같다.
웨이퍼는 135˚F에서 3분동안 알칼리성의 용액에 의해 세정되고, 이어서 50% 질산에서 에칭되었다. 그 후, 웨이퍼는 피델리티 3116(Fidelity Chemical,Newark, NJ) 용액에서 20초동안 아연산염화되었다(zincated). 웨이퍼는 다시 50% 질산에서 에칭된 후, 또 다른 10분 동안 피델리티 3116 용액에서 제2 아연산염화(zincation)(종종 더블 아연산염화)된다. 더블 아연산염화 후에, 웨이퍼는 3분 동안 피델리티 9002(Newark, NJ) 전용 니켈 용액에서 3분동안 침지되었다. 니켈 도금 용액은 0.5%의 고체 농도에서 6 내지 12 마이크론 크기의 다이아몬드 입자들(GE Superabrasive, Worthington, OH)을 포함했다. 입자들이 웨이퍼상에서 도금된 후, 웨이퍼는 피델리티 9025(Newark, NJ) 전용 팔라듐 용액에 의해 활성화되었다. 그 후 다른 니켈층이 피델리티 9002(Newark, NJ) 전용 니켈 용액에 의해 도금된 후, 침지 금 종결 공정이 행해진다. 대표적인 입자-증가형 웨이퍼 본드 패드가 도 17에 도시되어 있다.
4. 칩 본딩 공정
신뢰성 테스트를 위한 본딩 힘을 결정하기 위해 칩이 상이한 기판 재료들에 본딩되었다. 칩은 수동적으로 겔 팩(gel pack)으로부터 취해져서 다이 본더(die bonder)용 표시(presentation) 기판 상에 하향 배치된다. 이 표시 기판으로부터 다이 본더는 프로그램가능한 힘과 지연 시간으로 칩을 선택한다. 빔 분할기 분량기(optic)와 함께, 칩은 손으로 기판에 정렬된다. 접착제는 핀 전송에 의해 수동으로 분배된다. 그 후 칩은 정의된 본드 힘 및 압력 시간으로 목표 기판에 본딩된다. 이 테스트에서 사용된 다이 본더는 300℃까지 본드 툴을 가열시킬 수 있다. 접착제의 최종 경화를 위해, 전체 조립된 테스트 보드들이 150℃에서 필요한 시간동안 오븐에 배치되었다.
다이 본딩 공정 동안 입자-증가형 표면 상의 입자들이 반대 콘택트 위치의 도전체로 침투할 수 있도록 특정 힘이 가해져야 했다. 견고한 테스트 기판 상의 칩을 다른 힘으로 가압함으로써, 10개의 본드 패드들 모두가 기판과의 접촉을 질 때 최소 본드 힘이 결정되었다. 안전성의 이유를 위한 추가의 힘을 부가함으로써 견고한 테스트 기판에 대한 최적 본드 힘이 250 그램으로 설정되었다. 본드 패드당 본드 힘을 계산함으로써, 상대적인 접촉 힘이 모든 패드들에 걸쳐 균일하고, 큰 패드들은 대략 50 그램의 본딩 힘을 갖고 더 작은 패드들은 대략 20 그램의 본딩 힘을 갖는다고 가정한다. 이는 이방성 접착제 본딩과 스터드 범핑(stud bumping) 공정에 비해 비교적 낮고, 유사한 크기의 본드 패드들에 대해서는, 큰 패드에는 약 100 그램, 작은 패드에는 약 50 그램의 본딩 힘이 필요했다.
알루미늄 트랙들을 갖는 유연한 기판에서 본드 힘은 콘택트 저항의 현저한 증가 없이 100 그램으로 낮춰질 수 있djT다. 50 그램의 본딩 힘에서 콘택트 저항의 증가는 맹백했다. 이 결과에 추가의 테스트가 수행된다.
테스트된 접착제들에 대해 다음과 같은 본드 파라미터들이 사용되었다:
공정 접착제
쓰리본드 2217H 쓰리본드 2271B EPO-TEC 353 ND
선택 16 gr, 50 ms, 150℃ 16 gr, 50 ms, 150℃ 16 gr, 50 ms, 130℃
분배 수동 핀 전송 수동 핀 전송 수동 핀 전송
배치 250 gr, 10 s, 150℃ 250 gr, 15 s, 150℃ 270 gr, 15-20 s, 130℃
접착제의 경화 오븐에서 150℃, 5분 오븐에서 150℃, 2시간 오븐에서 150℃, 5분
공정 접착제
쓰리본드 22X-330 쓰리본드 3372C
선택 16 gr, 50 ms, 150℃ 16 gr, 50 ms, 150℃
분배 수동 핀 전송 수동 핀 전송
배치 250 gr, 10 s, 150℃ 250 gr, 10 s, 150℃
접착제의 경화 오븐에서 150℃, 10분 오븐에서 150℃, 1시간
접착제를 경화한 후, 각 조합의 시어(shear) 세기를 정하기 위해 절반의 샘플들에서 시어 테스트가 실행되었다. 다른 절반의 샘플들은 온도 사이클에서 압박된 후 시어 테스트가 수행되었다. 테스트에 의해 다음과 같은 결과가 발생했다.
접착제의 종류 견고한 보드 유연한 회로
시아노 아크릴레이트(3 종류) 열팽창 계수에서의 큰 불일치 및 낮은 동작 온도 제한에 의해 요건들을 충족시키지 않았음 열팽창 계수에서의 큰 부정합 및 낮은 동작 온도 제한에 의해 요건들을 충족시키지 않았음
증가된 온도에 의해 경화된 에폭시 기반의 접착제(4 종류) 시어 세기에서는 양호한 결과가 나왔지만 비교적 높은 경화 온도 및 긴 본딩 및 경화 시간이 필요함 시어 세기에서는 양호한 결과가 나왔지만 비교적 높은 경화 온도 및 긴 본딩 및 경화 시간이 필요함
자외선 경화 아크릴레이트 기반의 접착제 자외선은 기판 또는 칩을 통과할 수 없기 때문에 견고한 보드상에서는 경화될 수 없음 비교적 본딩 성능은 양호하지만, 도전성 트랙(섀도우)을 갖는 영역에서는 충분히 경화되지 않음
광이 활성화된 에폭시 기반의 접착제 견고한 보드에 의해 유발되는 접착제의 화학적 억제 때문에 경화되지 않음 본딩 성능이 우수하고 경화가 매우 빠름
5. 테스트
모든 샘들들은 전기적으로 테스트되기 전에 광학 검사가 행해진다. 애질런트(Agilent) 34420A 나노-전압계가 콘택트 저항을 측정하는데 사용되었다. 테스트 샘플들 가운데, 입자 증가형 칩들이 3개의 에폭시 기반의 접착제들을 각각 사용하여 2개의 견고한 기판에 본딩되었다. 비교를 위해, 이방성 도전형 접착제, 등방성 도전형 접착제, 또는 솔더 본드 중 하나를 사용한 Ni/Au 피니시를 갖는 입자 증가가 없는 추가의 다이들도 견고한 기판에 조립되었다. 초기 컨택트 저항의 측정 후, 샘플들은 온도 사이클링(cycling)에 의해 압박되었다. 샘플들은 100 온도 사이클마다 다시 측정되었다. 온도 사이클들의 주요 파라미터들이 이하 그래프에 도시된다.
콘택트 저항의 측정은 다음 결과들을 야기시켰다:
1) 입자 증가형 콘택트들은 산화 구리를 용이하게 침투할 수 있다.
2) 칩 및 구리 트랙들을 갖는 견고한 기판 사이의 콘택트 저항은 Ni/Au 도금된 보드들에서 보다 낮다. 평균 저항은 구리 트랙 콘택트들에 대해서는 대략 10 mOhms이고 Ni/Au 피니시드 보드들에 대해서는 20 nOhms이다.
3) 콘택트 저항은 400 온도 사이클 이상에 걸쳐 일정했고, 본 발명에 개시된 방법을 사용하여 만들어진 테스트 샘플에 대해서는 양호한 신뢰성을 나타낸다. 테스트는 게속 진행된다.
4) 각종 접착제들을 사용하여 만들어진 콘택트들에 대한 콘택트 저항들 사이에 작은 차이가 있었지만, 입자 증가형 표면들을 갖는 비도전성 접착제에 의해 만들어진 콘택트들이 이방성 접착제 및 솔더 커넥션들에 의해 처리되지 않은 표면 본딩과 동일한 레벨에 있다.
5) 비교 샘플들에서 사용된 바와 같이, 등방성의 도전형 접착제는 200 마이크론 이하의 본드 패드 피치들을 갖는 칩들에서 사용될 수 없다.
결론
본 발명에 따라 제공된 방법 및 제품들은 종래 기술에 비해 많은 이점을 갖는다. 첫째, 날카롭고, 뾰족하며 경질인 입자들은 도전성 콘택트 표면을 용이하게 침투할 수 있기 때문에, 칩 또는 칩 모듈이 기판 또는 안테나 구조에 본딩되는 동안과 본딩된 후에는 단지 낮은 본딩 힘만이 필요하다. 도전성 접착제 본딩과 같은 종래의 칩 부착 방식들에서 발생되는 높은 스트레스에 비해 칩 또는 칩 모듈에 대한 이 낮은 잔류 스트레스는, 더 얇은 칩 또는 칩 모듈이 스마트 카드 및 스마트 인레이 디바이스 등의 보다 작고, 보다 유연하며, 이동의 RFID 디바이스들을 만드는데 사용되게 한다.
둘째, 카드들과 라벨들을 제조하는 비용은 제조 단계의 제거 및 저비용의 재료들을 사용함으로써 상당히 감소된다. 솔더링 또는 와이어 본딩에서와 같이 구성 요소들을 접속시킬 때 고온이 채용되지 않기 때문에, 간단하고, 저비용의 기판 재료, 예를 들면, 폴리비닐 클로라이드, 폴리에틸렌테레프탈라트("PET/PETP"), 글리콜-개량된 PET("PET-G), 아크릴로니트릴-부타딘-스티렌 코폴리머("ABS"), 폴리스티롤("PS"), 폴리프로필린("PP"), 셀룰로스 또는 페이퍼 및 블렌드들, 적층체들, 또는 이들 재료들의 공동 압출된 조합들이 채용될 수 있다. 이들 재료들은 또한 용이하게 프린트될 수 있다. 특별한 처리 또는 경화 단계가 필요하지 않다.
세째, 칩 본드 패드들이 입자 증가형이면, 설계 구조를 만들 수 있어 칩의배치가 매우 중요하지는 않다. 대조적으로, 도전형 접착제가 채용되면, 칩이 작기 때문에, 칩상의 접착제의 프틴팅이 매우 정확해야 한다. 본 발명에 의하면, 간단하며 저가의 제조 설비가 사용될 수 있고 고속에서 동작할 수 있다. 또한, 카드 또는 라벨의 제조는, 본딩된 구성 요소들 간의 전기적 접속의 존재 가능성에 관여하지 않고 비도전형 접착제가 다소 무차별적으로 인가될 수 있다는 점에서 간단하다. 이 이점은 작은 구성 요소들 및 피치 거리 부착에 있어서 보다 중요하다. 등방성의 도전형 접착제와 비교하면, 초과 접착제를 뿌림으로써 경로들을 단축시킬 위험이 없기 때문에, 비도전형 접착제의 프린팅 또는 분배가 더 간단하다. 이는 또한 제조 라인 속도를 크게 증가시키고 필요한 제조 설비의 비용을 감소시킨다. 비도전형 접착제들은 또한 저가이다. 또한, 스마트 카드 및 스마트 인레이의 전기적 및 열적 성능은 개선되면서 신뢰도는 유지된다.
네째, 입자 증가형 콘택트가 칩 캐리어 기판 또는 안테나 구조 상에 형성되면, 칩은 처리가 필요하지 않다. 이것은 간단히 비도전형 접착제에 의해 칩 캐리어 기판 또는 안테나 구조에 본딩될 수 있다.
다섯째, 입자 증가형 콘택트가 칩에 형성되면, 웨이퍼의 수백 또는 수천 개의 칩들이 하나의 처리로 도금될 수 있다. 다이싱 후에 칩들은 비도전형 접착제를 갖는 간단한 본딩에 의해 용이하게 사용될 수 있다. 또한, 무전해 도금 공정이 칩 또는 웨이퍼에 입자 증가형 표면을 만드는데 사용되면, 무전해 공정이 선택적이기 때문에 도금을 위한 마스킹(masking)이 필요하지 않다.
여섯째, 입자 커넥션들이 칩과 안테나 사이의 매우 낮은 저항 경로를 제공하기 때문에, 본 발명의 비도전성 접착제들은 급속히 설정되고, 구성 요소들 사이의 전기적 커넥션은 즉시 테스트될 수 있다. 따라서, 제조 결점들이 신속히 검출될 수 있어, 본 제조 공정에 존재하는 지연된 검출에 의한 과도한 낭비와 제조 손실을 피할 수 있다.
일곱번째, 본 발명을 사용한 전기적 커넥션들을 형성하는 공정은 다른 저가의 안테나 및 코일 재료들을 사용할 수 있다. 현재 공정들은 예를 들면, 급속히 산화하는(즉, minutes에 관해서는) 알루미늄 코일 등의 코일 기술의 각종 형태들과 호환성이 없고 전기적 커넥션을 불가능하게 하는 단단한 산화층을 형성한다. 이들 재료는 현재 채택된 접착제들의 느린 성형 본드들에 사용될 수 없다. 대조적으로, 본 발명의 방법들은 산화 알루미늄 또는 다른 절연성 막들을 침투하여 전기적 커넥션을 형성한다. 입자 증가형 콘택트와 접속할 수 있는 알루미늄 패턴들을 형성하는데 사용될 수 있는 다른 재료들은, 예를 들면, 구리, 알룹미늄, 금, 다른 금속들, 도전성 잉크들, 도전성 페이스트들, 금속박, 및 그래파이트를 포함한다.
여덟번째, 칩들의 본드 패드들이, 예를 들면 다이싱되기 전에 웨이펑 상의 모든 칩들을 증가시키는 것에 의해 입자 증가형이면, 칩들은 칩과 반대의 접촉면들의 구성에 관계 없이, 목록에 저장되고 임의의 모듈 또는 안테나에 사용될 수 있다. 예를 들면, 스마트 인레이에서 칩들은 안테나가 도전성 페이스트 또는 잉크로 형성되는 지의 여부, 또는 금속박이 알루미륨, 구리, 또는 다른 금속인 지의 여부에 관계없이 임의의 안테나 시트로 사용될 수 있었다.
본 발명의 각종 실시예들이 어느 정도 상세하게, 또는 하나 이상의 개별적인실시예들을 참조하여 설명되었지만, 당업자들은 본 발명의 정신 또는 범위를 벗어나지 않고 개시된 실시예들에 수많은 변경들을 할 수 있다. 상기 설명에 포함되고 첨부 도면에 도시된 모든 문제들은 특정 실시예들의 설명으로서만 해석되고 제한되지 않도록 의도된다. 다음의 특허청구범위에 정의된 바와 같이 발명의 기본적 요소들로부터 벗어나지 않고 상세한 사항 또는 구조의 변경이 이루어질 수 있다.

Claims (93)

  1. 제1 전기적 도전성 콘택트를 갖는 RFID 장치의 제1 전기 소자를 제2 전기적 도전성 콘택트를 갖는 RFID 장치의 제2 전기 소자에 물리적 및 전기적으로 영구히 부착하는 방법에 있어서 -상기 제1 및 제2 전기적 도전성 콘택트 사이에 전기 접속이 형성됨-,
    적어도 하나의 전기적 도전성 경질 입자를 상기 제1 및 제2 전기적 도전성 콘택트들 중 적어도 하나에 부착하는 단계 -상기 적어도 하나의 전기적 도전성 경질 입자는 적어도 상기 제1 및 제2 전기적 도전성 콘택트들 중 적어도 하나의 경도(hardness)만큼 큰 경도를 가짐-;
    상기 제1 및 제2 전기적 도전성 콘택트들 사이에 비도전성 접착제를 배치하는 단계;
    상기 제1 및 제2 전기적 도전성 콘택트들을 서로 정렬하여 배치하는 단계;
    상기 제1 및 제2 전기적 도전성 콘택트들을 함께 수용하기 위하여 압력을 인가하는 단계; 및
    상기 비도전성 접착제를 경화하는 단계
    를 포함하여,
    상기 제1 및 제2 전기적 도전성 콘택트들 간의 영구적인 전기 접속을 생성하는 단계; 및
    상기 제1 전기 소자를 상기 제2 전기 소자에 영구히 물리적으로 부착하는 단계
    를 포함하는 부착 방법.
  2. 제1항에 있어서,
    상기 인가된 압력은 상기 적어도 하나의 전기적 도전성 경질 입자가 상기 제1 및 제2 전기적 도전성 콘택트들 중 적어도 하나의 표면을 관통하기에 충분한 부착 방법.
  3. 제1항에 있어서,
    상기 비도전성 접착제를 배치하는 단계는 상기 제1 전기 소자와 상기 제2 전기 소자 사이에 상기 비도전성 접착제를 배치하는 단계를 더 포함하는 부착 방법.
  4. 제1항 또는 제3항에 있어서,
    상기 경화 단계의 적어도 일부분 동안에 상기 제1 및 제2 전기 소자들에 압력을 인가하는 단계를 더 포함하는 부착 방법.
  5. 제1항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자들 상에 전기적 도전성 금속층을 퇴적하는 단계를 더 포함하는 부착 방법.
  6. 제5항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자를 부착하는 단계 및 상기 전기적 도전성 금속층을 퇴적하는 단계는 동시에 발생하는 부착 방법.
  7. 제1항에 있어서,
    상기 제1 전기 소자는 칩이고 상기 제2 전기 소자는 칩 캐리어이며,
    상기 부착 단계는 상기 적어도 하나의 전기적 도전성 경질 입자를 상기 칩 상의 본드 패드에 부착하는 단계를 더 포함하는 부착 방법.
  8. 제1항에 있어서,
    상기 제1 전기 소자는 칩이고 상기 제2 전기 소자는 칩 캐리어이며,
    상기 부착 단계는 상기 적어도 하나의 전기적 도전성 경질 입자를 상기 칩 캐리어 상의 콘택트 랜드에 부착하는 단계를 더 포함하는 부착 방법.
  9. 제1항에 있어서,
    상기 제1 전기 소자는 모듈이고 상기 제2 전기 소자는 전기적 도전 영역이며,
    상기 부착 단계는 상기 적어도 하나의 전기적 도전성 경질 입자를 상기 모듈상의 콘택트 랜드에 부착하는 단계를 더 포함하는 부착 방법.
  10. 제1항에 있어서,
    상기 제1 전기 소자는 모듈이고 상기 제2 전기 소자는 전기적 도전 영역이며,
    상기 부착 단계는 상기 적어도 하나의 전기적 도전성 경질 입자를 상기 전기적 도전 영역 상의 콘택트 영역에 부착하는 단계를 더 포함하는 부착 방법.
  11. 제1항에 있어서,
    상기 제1 전기 소자는 칩이고 상기 제2 전기 소자는 전기적 도전 영역이며,
    상기 부착 단계는 상기 적어도 하나의 전기적 도전성 경질 입자를 상기 칩 상의 본드 패드에 부착하는 단계를 더 포함하는 부착 방법.
  12. 제1항에 있어서,
    상기 제1 전기 소자는 칩이고 상기 제2 전기 소자는 전기적 도전 영역이며,
    상기 부착 단계는 상기 적어도 하나의 전기적 도전성 경질 입자를 상기 전기적 도전 영역 상의 콘택트 영역에 부착하는 단계를 더 포함하는 부착 방법.
  13. 제9항, 제10항, 제11항, 제12항 중 어느 한 항에 있어서,
    상기 전기적 도전 영역은 도전 경로를 포함하는 부착 방법.
  14. 제9항, 제10항, 제11항, 제12항 중 어느 한 항에 있어서,
    상기 전기적 도전 영역은 안테나를 포함하는 부착 방법.
  15. 제9항, 제10항, 제11항, 제12항 중 어느 한 항에 있어서,
    상기 전기적 도전 영역은 구리, 알루미늄, 금, 금속 호일, 도전성 잉크, 도전성 페이스트(paste), 및 흑연 중 적어도 하나를 포함하는 도전성 재로를 포함하는 부착 방법.
  16. 제1항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 구리, 알루미늄, 니켈, 주석, 비스무스, 은, 금, 백금, 팔라듐, 리듐, 베릴륨, 붕소, 나트륨, 마그네슘, 칼륨, 칼슘, 갈륨, 게르마늄, 루비듐, 스트론튬, 인듐, 안티몬, 세슘, 및 바륨, 및 이들 금속의 합금 및 금속간 화합물들 중 적어도 하나를 포함하는 금속 입자인 부착 방법.
  17. 제1항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 금속층에 의해 둘러싸인 전기적 비도전성(non-electrically-conductive) 입자 코어를 포함하며,
    상기 비도전성 입자 코어는 다이아몬드, 가넷, 세라믹, 실리사이드, 실리케이트, 카바이드, 카보네이트, 붕소화물(borides), 붕소 파이버, 및 질화물 중 적어도 하나를 포함하는 부착 방법.
  18. 제1항 또는 제17항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자를 부착하는 단계는 전해질 금속-입자 동시퇴적(co-deposition) 공정을 포함하는 부착 방법.
  19. 제1항 또는 제17항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자를 부착하는 단계는 무전해질 금속-입자 동시퇴적 공정을 포함하는 부착 방법.
  20. 제17항에 있어서,
    상기 금속층은 니켈층을 포함하며, 상기 전기적 비도전성 입자 코어는 다이아몬드를 포함하는 부착 방법.
  21. 제17항에 있어서,
    상기 금속층은 구리, 알루미늄, 니켈, 주석, 비스무스, 은, 금, 백금, 팔라듐, 리듐, 베릴륨, 붕소, 나트륨, 마그네슘, 칼륨, 칼슘, 갈륨, 게르마늄, 루비듐, 스트론튬, 인듐, 안티몬, 세슘, 및 바륨, 및 이들 금속의 합금 및 금속간 화합물들 중 적어도 하나를 포함하는 부착 방법.
  22. 제1항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 복수의 전기적 도전성 경질 입자들을 포함하는 부착 방법.
  23. 제1항에 있어서,
    상기 RFID 장치는 스마트 카드인 부착 방법.
  24. 제1항에 있어서,
    상기 RFID 장치는 스마트 인레이(inlay)인 부착 방법.
  25. 제24항에 있어서,
    상기 스마트 인레이는 스마트 라벨과 스마트 페이퍼 중 적어도 하나를 포함하는 부착 방법.
  26. RFID 장치에 있어서,
    제1 전기적 도전성 콘택트를 갖는 제1 전기 소자;
    제2 전기적 도전성 콘택트를 갖는 제2 전기 소자 -상기 제1 및 제2 전기적 도전성 콘택트는 서로 정렬되어 있음-;
    상기 제1 및 제2 전기적 도전성 콘택트들 중 적어도 하나에 부착되어 있는 적어도 하나의 전기적 도전성 경질 입자 -상기 적어도 하나의 전기적 도전성 경질 입자는 상기 제1 및 제2 전기적 도전성 콘택트들 중 적어도 하나의 경도만큼 큰 경도를 가짐-; 및
    상기 제1 및 제2 전기적 도전성 콘택트들 사이에 배치된 비도전성 접착제
    를 포함하며,
    상기 비도전성 접착제가 경화되면 상기 비도전성 접착제에 의해 상기 제1 및 제2 전기적 도전성 콘택트들이 함께 수용되며;
    상기 제1 및 제2 전기적 도전성 콘택트들 간에 영구적인 전기적 접속이 생성되며;
    상기 제1 전기 소자와 제2 전기 소자 사이에 영구적인 물리적 부착이 생성되는 RFID 장치.
  27. 제26항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 상기 제1 및 제2 전기적 도전성 콘택트들 중 적어도 하나의 표면을 관통하는 RFID 장치.
  28. 제26항에 있어서,
    상기 비도전성 접착제는 상기 제1 전기 소자와 상기 제2 전기 소자 사이에 더 배치되는 RFID 장치.
  29. 제26항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자 상에 퇴적된 전기적 도전성 금속층을 더 포함하는 RFID 장치.
  30. 제26항에 있어서,
    상기 제1 전기 소자는 칩이고 상기 제2 전기 소자는 칩 캐리어이며,
    상기 적어도 하나의 전기적 도전성 경질 입자는 상기 칩 상의 본드 패드에 부착되어 있는 RFID 장치.
  31. 제26항에 있어서,
    상기 제1 전기 소자는 칩이고 상기 제2 전기 소자는 칩 캐리어이며,
    상기 적어도 하나의 전기적 도전성 경질 입자는 상기 칩 캐리어 상의 콘택트 랜드에 부착되어 있는 RFID 장치.
  32. 제26항에 있어서,
    상기 제1 전기 소자는 모듈이고 상기 제2 전기 소자는 전기적 도전 영역이며,
    상기 적어도 하나의 전기적 도전성 경질 입자는 상기 모듈 상의 콘택트 랜드에 부착되어 있는 RFID 장치.
  33. 제26항에 있어서,
    상기 제1 전기 소자는 모듈이고 상기 제2 전기 소자는 전기적 도전 영역이며,
    상기 적어도 하나의 전기적 도전성 경질 입자는 상기 전기적 도전 영역 상의 콘택트 영역에 부착되어 있는 RFID 장치.
  34. 제26항에 있어서,
    상기 제1 전기 소자는 칩이고 상기 제2 전기 소자는 전기적 도전 영역이며,
    상기 적어도 하나의 전기적 도전성 경질 입자는 상기 칩 상의 본드 패드에 부착되어 있는 RFID 장치.
  35. 제26항에 있어서,
    상기 제1 전기 소자는 칩이고 상기 제2 전기 소자는 전기적 도전 영역이며,
    상기 적어도 하나의 전기적 도전성 경질 입자는 상기 전기적 도전 영역 상의 콘택트 영역에 부착되어 있는 RFID 장치.
  36. 제32항, 제33항, 제34항, 제35항 중 어느 한 항에 있어서,
    상기 전기적 도전 영역은 도전 경로를 포함하는 RFID 장치.
  37. 제32항, 제33항, 제34항, 제35항 중 어느 한 항에 있어서,
    상기 전기적 도전 영역은 안테나를 포함하는 RFID 장치.
  38. 제32항, 제33항, 제34항, 제35항 중 어느 한 항에 있어서,
    상기 전기적 도전 영역은 구리, 알루미늄, 금, 금속 호일, 도전성 잉크, 도전성 페이스트(paste), 및 흑연 중 적어도 하나를 포함하는 도전성 재료를 포함하는 RFID 장치.
  39. 제26항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 구리, 알루미늄, 니켈, 주석, 비스무스, 은, 금, 백금, 팔라듐, 리듐, 베릴륨, 붕소, 나트륨, 마그네슘, 칼륨, 칼슘, 갈륨, 게르마늄, 루비듐, 스트론튬, 인듐, 안티몬, 세슘, 및 바륨, 및 이들 금속의 합금 및 금속간 화합물들 중 적어도 하나를 포함하는 금속 입자인 RFID 장치.
  40. 제26항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 금속층에 의해 둘러싸인 전기적 비도전성 입자 코어를 포함하며,
    상기 비도전성 입자 코어는 다이아몬드, 가넷, 세라믹, 실리사이드, 실리케이트, 카바이드, 카보네이트, 붕소화물, 붕소 파이버, 및 질화물 중 적어도 하나를 포함하는 RFID 장치.
  41. 제26항 또는 제40항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 전해질 금속-입자 동시퇴적 공정에 의해 상기 제1 및 제2 전기적 도전성 콘택트 중 적어도 하나에 부착되어 있는 RFID 장치.
  42. 제26항 또는 제40항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 무전해질 금속-입자 동시퇴적 공정에 의해 상기 제1 및 제2 전기적 도전성 콘택트 중 적어도 하나에 부착되어 있는 RFID 장치.
  43. 제40항에 있어서,
    상기 금속층은 니켈층을 포함하며, 상기 전기적 비도전성 입자 코어는 다이아몬드를 포함하는 RFID 장치.
  44. 제40항에 있어서,
    상기 금속층은 구리, 알루미늄, 니켈, 주석, 비스무스, 은, 금, 백금, 팔라듐, 리듐, 베릴륨, 붕소, 나트륨, 마그네슘, 칼륨, 칼슘, 갈륨, 게르마늄, 루비듐, 스트론튬, 인듐, 안티몬, 세슘, 및 바륨, 및 이들 금속의 합금 및 금속간 화합물들 중 적어도 하나를 포함하는 RFID 장치.
  45. 제26항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 복수의 전기적 도전성 경질 입자들을 포함하는 RFID 장치.
  46. 제26항에 있어서,
    상기 RFID 장치는 스마트 카드를 포함하는 RFID 장치.
  47. 제26항에 있어서,
    상기 RFID 장치는 스마트 인레이를 포함하는 RFID 장치.
  48. 제47항에 있어서,
    상기 스마트 인레이는 스마트 라벨과 스마트 페이퍼 중 적어도 하나의 소자를 포함하는 RFID 장치.
  49. RFID 장치용 복수의 전기 소자들을 제조하는 방법-상기 복수의 전기 소자들 각각은 제1 전기적 도전성 콘택트를 가지고, 상기 복수의 전기 소자들 각각은 RFID 장치의 추가의 전기 소자에 물리적 및 전기적으로 접속되어 있으며, 상기 추가의 전기 소자는 상기 제1 전기적 도전성 콘택트와 전기 접속을 형성하는 제2 전기적 도전성 콘택트를 가짐-으로서,
    상기 복수의 전기 소자들을 어레이로 제공하는 단계;
    적어도 하나의 전기적 도전성 경질 입자들을 상기 복수의 전기 소자들 각각의 상기 제1 전기적 도전성 콘택트에 부착하는 단계 -상기 적어도 하나의 전기적 도전성 경질 입자는 작아도 상기 제2 전기적 도전성 콘택트의 경도 만큼 큰 경도를 가짐-; 및
    상기 복수의 전기 소자들 각각을 상기 어레이로부터 분리하는 단계
    를 포함하는 방법.
  50. 제49항에 있어서,
    상기 어레이는 반도체 웨이퍼, 플렉시블 서킷 테이프, 복수의 칩 캐리어를 포함하는 시트(sheet), 복수의 칩 모듈을 포함하는 시트, 및 기판 상에 복수의 안테나를 포함하는 시트 중 적어도 하나를 포함하는 방법.
  51. 제49항에 있어서,
    상기 복수의 전기 소자는 복수의 칩, 복수의 칩 캐리어, 복수의 칩 모듈, 및 복수의 도전 영역 중 적어도 하나를 포함하는 방법.
  52. 제51항에 있어서,
    상기 복수의 칩은 복수의 이산 회로 장치, 복수의 집적 회로 장치, 복수의 메모리 장치, 복수의 마이크로프로세서 장치, 복수의 트랜시버 장치, 및 복수의 전기광학 장치 중 적어도 하나를 더 포함하는 방법.
  53. 제51항에 있어서,
    상기 복수의 전기적 도전 영역은 복수의 도전성 경로를 포함하는 방법.
  54. 제51항 또는 제53항에 있어서,
    상기 복수의 전기적 도전 영역은 복수의 안테나를 포함하는 방법.
  55. 제51항에 있어서,
    상기 복수의 전기적 도전 영역은 구리, 알루미늄, 금, 금속 호일, 도전성 잉크, 도전성 페이스트(paste), 및 흑연 중 적어도 하나를 포함하는 도전성 재료를 포함하는 방법.
  56. 제49항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 구리, 알루미늄, 니켈, 주석, 비스무스, 은, 금, 백금, 팔라듐, 리듐, 베릴륨, 붕소, 나트륨, 마그네슘, 칼륨, 칼슘, 갈륨, 게르마늄, 루비듐, 스트론튬, 인듐, 안티몬, 세슘, 및 바륨, 및 이들 금속의 합금 및 금속간 화합물들 중 적어도 하나를 포함하는 금속 입자인 방법.
  57. 제49항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 금속층에 의해 둘러싸인 전기적 비도전성 입자 코어를 포함하며,
    상기 비도전성 입자 코어는 다이아몬드, 가넷, 세라믹, 실리사이드, 실리케이트, 카바이드, 카보네이트, 붕소화물, 붕소 파이버, 및 질화물 중 적어도 하나를 포함하는 방법.
  58. 제49항 또는 제57항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 전해질 금속-입자 동시퇴적 공정에 의해 상기 제1 전기적 도전성 콘택트에 부착되어 있는 방법.
  59. 제49항 또는 제57항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 무전해질 금속-입자 동시퇴적 공정에 의해 상기 제1 전기적 도전성 콘택트에 부착되어 있는 방법.
  60. 제57항에 있어서,
    상기 금속층은 니켈층을 포함하며, 상기 전기적 비도전성 입자 코어는 다이아몬드를 포함하는 방법.
  61. 제57항에 있어서,
    상기 금속층은 구리, 알루미늄, 니켈, 주석, 비스무스, 은, 금, 백금, 팔라듐, 리듐, 베릴륨, 붕소, 나트륨, 마그네슘, 칼륨, 칼슘, 갈륨, 게르마늄, 루비듐,스트론튬, 인듐, 안티몬, 세슘, 및 바륨, 및 이들 금속의 합금 및 금속간 화합물들 중 적어도 하나를 포함하는 방법.
  62. 제49항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 복수의 전기적 도전성 경질 입자들을 포함하는 방법.
  63. 제49항에 있어서,
    상기 RFID 장치는 스마트 카드를 포함하는 방법.
  64. 제49항에 있어서,
    상기 RFID 장치는 스마트 인레이를 포함하는 방법.
  65. 제64항에 있어서,
    상기 스마트 인레이는 스마트 라벨과 스마트 페이퍼 중 적어도 하나의 소자를 포함하는 방법.
  66. 무선 주파수 인식 장치(RFID 장치)에서 사용하기 위한 전기 소자에 있어서 -상기 전기 소자는 RFID 장치의 추가의 전기 소자에 물리적 전기적으로 접속하기 위한 것이고, 상기 추가의 전기 소자는 상기 제1 전기적 도전성 콘택트와 전기 접속을 형성하는 제2 전기적 도전성 콘택트를 가짐-;
    소자 베이스 -상기 소자 베이스는 상기 추가의 전기 소자 상에 제2 전기적 도전성 콘택트와 전기적 접속을 형성하는 제1 전기적 도전성 콘택트를 포함함-; 및
    상기 제1 전기적 도전성 콘택트에 부착되어 있는 적어도 하나의 전기적 도전성 경질 입자
    를 포함하며,
    상기 전어도 하나의 전기적 도전성 경질 입자는 상기 제2 전기적 도전성 콘택트에서의 경도 만큼 큰 경도를 가지는 전기 소자.
  67. 제66항에 있어서,
    상기 전기 소자는 복수의 입자 강화(particle-enhanced) 전기 소자들을 포함하는 어레이로부터 분리된 복수의 입자 강화 전기 소자들 중의 하나인 전기 소자.
  68. 제67항에 있어서,
    상기 복수의 입자 강화 전기 소자들은 동일한 전기 소자.
  69. 제67항에 있어서,
    상기 어레이는 반도체 웨이퍼, 플렉시블 서킷 테이프, 복수의 칩 캐리어를 포함하는 시트(sheet), 복수의 칩 모듈을 포함하는 시트, 및 기판 상에 복수의 안테나를 포함하는 시트 중 적어도 하나를 포함하는 전기 소자.
  70. 제66항에 있어서,
    상기 전기 소자는 칩, 칩 캐리어, 칩 모듈, 및 도전 영역 중 적어도 하나를 포함하는 전기 소자.
  71. 제70항에 있어서,
    상기 칩은 이산 회로 장치, 집적 회로 장치, 메모리 장치, 마이크로프로세서 장치, 트랜시버 장치, 및 전기광학 장치 중 적어도 하나를 더 포함하는 전기 소자.
  72. 제70항에 있어서,
    상기 전기적 도전 영역은 도전성 경로를 포함하는 전기 소자.
  73. 제70항 또는 제72항에 있어서,
    상기 전기적 도전 영역은 안테나를 포함하는 전기 소자.
  74. 제70항에 있어서,
    상기 전기적 도전 영역은 구리, 알루미늄, 금, 금속 호일, 도전성 잉크, 도전성 페이스트(paste), 및 흑연 중 적어도 하나를 포함하는 도전성 재료를 포함하는 전기 소자.
  75. 제66항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 구리, 알루미늄, 니켈, 주석, 비스무스, 은, 금, 백금, 팔라듐, 리듐, 베릴륨, 붕소, 나트륨, 마그네슘, 칼륨, 칼슘, 갈륨, 게르마늄, 루비듐, 스트론튬, 인듐, 안티몬, 세슘, 및 바륨, 및 이들 금속의 합금 및 금속간 화합물들 중 적어도 하나를 포함하는 금속 입자인 전기 소자.
  76. 제66항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 금속층에 의해 둘러싸인 전기적 비도전성 입자 코어를 포함하는 전기 소자.
  77. 제76항에 있어서,
    상기 전기적 비도전성 입자 코어는 다이아몬드, 가넷, 세라믹, 실리사이드, 실리케이트, 카바이드, 카보네이트, 붕소화물, 붕소 파이버, 및 질화물 중 적어도 하나를 포함하는 전기 소자.
  78. 제66항 또는 제76항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 전해질 금속-입자 동시퇴적 공정에 의해 상기 제1 전기적 도전성 콘택트에 부착되어 있는 전기 소자.
  79. 제66항 또는 제76항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 무전해질 금속-입자 동시퇴적 공정에 의해 상기 제1 전기적 도전성 콘택트에 부착되어 있는 전기 소자.
  80. 제76항에 있어서,
    상기 금속층은 니켈층을 포함하며, 상기 전기적 비도전성 입자 코어는 다이아몬드를 포함하는 전기 소자.
  81. 제76항에 있어서,
    상기 금속층은 구리, 알루미늄, 니켈, 주석, 비스무스, 은, 금, 백금, 팔라듐, 리듐, 베릴륨, 붕소, 나트륨, 마그네슘, 칼륨, 칼슘, 갈륨, 게르마늄, 루비듐, 스트론튬, 인듐, 안티몬, 세슘, 및 바륨, 및 이들 금속의 합금 및 금속간 화합물들 중 적어도 하나를 포함하는 전기 소자.
  82. 제66항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자는 복수의 전기적 도전성 경질 입자들을 포함하는 전기 소자.
  83. 제66항에 있어서,
    상기 RFID 장치는 스마트 카드를 포함하는 전기 소자.
  84. 제66항에 있어서,
    상기 RFID 장치는 스마트 인레이를 포함하는 전기 소자.
  85. 제84항에 있어서,
    상기 스마트 인레이는 스마트 라벨과 스마트 페이퍼 중 적어도 하나의 소자를 포함하는 전기 소자.
  86. 제1 전기적 도전성 콘택트를 갖는 제1 전기 소자를 기판 상의 전기적 도전 영역에 물리적 및 전기적으로 영구히 부착하기 위한 방법에 있어서,
    적어도 하나의 전기적 도전성 경질 입자를 상기 전기적 도전성 콘택트 및 상기 전기적 도전 영역의 콘택트 영역 중 적어도 하나에 부착하는 단계 -상기 적어도 하나의 전기적 도전성 경질 입자는 적어도 상기 전기적 도전성 콘택트와 상기 콘택트 영역 중 적어도 하나의 경도만큼 큰 경도를 가짐-;
    상기 전기적 도전성 콘택트와 상기 콘택트 영역 사이에 비도전성 접착제를 배치하는 단계;
    상기 전기적 도전성 콘택트를 상기 콘택트 영역과 정렬하여 배치하는 단계;
    상기 전기적 도전성 콘택트와 상기 콘택트 영역을 함께 수용하기 위하여 압력을 인가하는 단계; 및
    상기 비도전성 접착제를 경화하는 단계
    를 포함하여,
    상기 전기적 도전성 콘택트와 상기 콘택트 영역 사이에 영구적인 전기 접속을 생성하는 단계; 및
    상기 전기 소자를 상기 전기적 도전 영역에 영구히 물리적으로 부착하는 단계
    를 포함하는 부착 방법.
  87. 제86항에 있어서,
    상기 인가된 압력은 상기 적어도 하나의 전기적 도전성 경질 입자가 상기 전기적 도전성 콘택트와 상기 콘택트 영역 중 적어도 하나의 표면을 관통하기에 충분한 부착 방법.
  88. 제86항에 있어서,
    상기 경화 단계의 적어도 일부분 동안에 상기 전기 소자 및 상기 기판에 압력을 인가하는 단계를 더 포함하는 부착 방법.
  89. 제86항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자들 상에 전기적 도전성 금속층을 퇴적하는 단계를 더 포함하는 부착 방법.
  90. 제89항에 있어서,
    상기 적어도 하나의 전기적 도전성 경질 입자를 부착하는 단계 및 상기 전기적 도전성의 금속층을 퇴적하는 단계는 동시에 발생하는 부착 방법.
  91. 제86항에 있어서,
    상기 전기적 도전 영역은 도전 경로를 포함하는 부착 방법.
  92. 제86항에 있어서,
    상기 전기적 도전 영역은 안테나를 포함하는 부착 방법.
  93. 제86항에 있어서,
    상기 전기적 도전 영역은 구리, 알루미늄, 금, 금속 호일, 도전성 잉크, 도전성 페이스트, 및 흑연 중 적어도 하나를 포함하는 도전성 재료를 포함하는 부착 방법.
KR10-2003-7003997A 2000-09-19 2001-09-19 무선 주파수 인식 장치의 소자와 안테나 어셈블리 방법 KR20030060894A (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US23356100P 2000-09-19 2000-09-19
US60/233,561 2000-09-19
US68423800A 2000-10-05 2000-10-05
US09/684,238 2000-10-05
US09/812,140 2001-03-19
US09/812,140 US20020027294A1 (en) 2000-07-21 2001-03-19 Electrical component assembly and method of fabrication
US09/883,012 US6630203B2 (en) 2001-06-15 2001-06-15 Electroless process for the preparation of particle enhanced electric contact surfaces
US09/883,012 2001-06-15
PCT/US2001/042252 WO2002025825A2 (en) 2000-09-19 2001-09-19 Method for assembling components and antennae in radio frequency identification devices

Publications (1)

Publication Number Publication Date
KR20030060894A true KR20030060894A (ko) 2003-07-16

Family

ID=27499691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7003997A KR20030060894A (ko) 2000-09-19 2001-09-19 무선 주파수 인식 장치의 소자와 안테나 어셈블리 방법

Country Status (8)

Country Link
US (1) US6853087B2 (ko)
EP (1) EP1325517A2 (ko)
JP (1) JP2004509479A (ko)
KR (1) KR20030060894A (ko)
CN (1) CN1498417A (ko)
AU (1) AU2001293304A1 (ko)
TW (1) TW504864B (ko)
WO (1) WO2002025825A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180032128A (ko) * 2016-09-21 2018-03-29 전자부품연구원 음향 광학 변조기 및 그 제조 방법

Families Citing this family (235)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2775810B1 (fr) * 1998-03-09 2000-04-28 Gemplus Card Int Procede de fabrication de cartes sans contact
US7239226B2 (en) 2001-07-10 2007-07-03 American Express Travel Related Services Company, Inc. System and method for payment using radio frequency identification in contact and contactless transactions
US7837116B2 (en) 1999-09-07 2010-11-23 American Express Travel Related Services Company, Inc. Transaction card
US7889052B2 (en) * 2001-07-10 2011-02-15 Xatra Fund Mx, Llc Authorizing payment subsequent to RF transactions
US8543423B2 (en) * 2002-07-16 2013-09-24 American Express Travel Related Services Company, Inc. Method and apparatus for enrolling with multiple transaction environments
US8429041B2 (en) 2003-05-09 2013-04-23 American Express Travel Related Services Company, Inc. Systems and methods for managing account information lifecycles
WO2001067355A2 (en) * 2000-03-07 2001-09-13 American Express Travel Related Services Company, Inc. System for facilitating a transaction
AU2002253875A1 (en) * 2001-01-22 2002-09-04 Nanopierce Technologies, Inc. Optical device module and method of fabrication
FR2823310B1 (fr) * 2001-04-05 2004-05-14 Arjo Wiggins Sa Document autocollant incorporant un dispositif d'identification radiofrequence
US7542942B2 (en) * 2001-07-10 2009-06-02 American Express Travel Related Services Company, Inc. System and method for securing sensitive information during completion of a transaction
US7650314B1 (en) 2001-05-25 2010-01-19 American Express Travel Related Services Company, Inc. System and method for securing a recurrent billing transaction
US6606247B2 (en) * 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US7996324B2 (en) * 2001-07-10 2011-08-09 American Express Travel Related Services Company, Inc. Systems and methods for managing multiple accounts on a RF transaction device using secondary identification indicia
US8001054B1 (en) 2001-07-10 2011-08-16 American Express Travel Related Services Company, Inc. System and method for generating an unpredictable number using a seeded algorithm
US7503480B2 (en) * 2001-07-10 2009-03-17 American Express Travel Related Services Company, Inc. Method and system for tracking user performance
US9454752B2 (en) 2001-07-10 2016-09-27 Chartoleaux Kg Limited Liability Company Reload protocol at a transaction processing entity
US9031880B2 (en) 2001-07-10 2015-05-12 Iii Holdings 1, Llc Systems and methods for non-traditional payment using biometric data
US20040236699A1 (en) 2001-07-10 2004-11-25 American Express Travel Related Services Company, Inc. Method and system for hand geometry recognition biometrics on a fob
US8279042B2 (en) 2001-07-10 2012-10-02 Xatra Fund Mx, Llc Iris scan biometrics on a payment device
US8548927B2 (en) * 2001-07-10 2013-10-01 Xatra Fund Mx, Llc Biometric registration for facilitating an RF transaction
US7746215B1 (en) 2001-07-10 2010-06-29 Fred Bishop RF transactions using a wireless reader grid
US7925535B2 (en) 2001-07-10 2011-04-12 American Express Travel Related Services Company, Inc. System and method for securing RF transactions using a radio frequency identification device including a random number generator
US8635131B1 (en) 2001-07-10 2014-01-21 American Express Travel Related Services Company, Inc. System and method for managing a transaction protocol
US8960535B2 (en) * 2001-07-10 2015-02-24 Iii Holdings 1, Llc Method and system for resource management and evaluation
US7735725B1 (en) 2001-07-10 2010-06-15 Fred Bishop Processing an RF transaction using a routing number
US7827106B2 (en) * 2001-07-10 2010-11-02 American Express Travel Related Services Company, Inc. System and method for manufacturing a punch-out RFID transaction device
US7668750B2 (en) 2001-07-10 2010-02-23 David S Bonalle Securing RF transactions using a transactions counter
US7762457B2 (en) 2001-07-10 2010-07-27 American Express Travel Related Services Company, Inc. System and method for dynamic fob synchronization and personalization
US9024719B1 (en) 2001-07-10 2015-05-05 Xatra Fund Mx, Llc RF transaction system and method for storing user personal data
US7805378B2 (en) 2001-07-10 2010-09-28 American Express Travel Related Servicex Company, Inc. System and method for encoding information in magnetic stripe format for use in radio frequency identification transactions
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
US6969667B2 (en) * 2002-04-01 2005-11-29 Hewlett-Packard Development Company, L.P. Electrical device and method of making
US20050132408A1 (en) * 2003-05-30 2005-06-16 Andrew Dahley System for controlling a video display
FR2841892B1 (fr) * 2002-07-05 2005-05-06 Commissariat Energie Atomique Nano-objets metalliques, formes sur des surfaces de carbure de silicium, et procede de fabrication de ces nano-objets
CZ2005209A3 (cs) * 2002-09-10 2005-12-14 Ivi Smart Technologies, Inc. Bezpečné biometrické ověření identity
US6805287B2 (en) 2002-09-12 2004-10-19 American Express Travel Related Services Company, Inc. System and method for converting a stored value card to a credit card
US6861991B2 (en) * 2002-11-19 2005-03-01 Delphi Technologies, Inc. Independently mounted on-glass antenna module
DE10256692A1 (de) * 2002-12-04 2004-06-24 Infineon Technologies Ag Test-Gerät, Test-System und Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement und einem Carrier
US6940408B2 (en) 2002-12-31 2005-09-06 Avery Dennison Corporation RFID device and method of forming
US7224280B2 (en) 2002-12-31 2007-05-29 Avery Dennison Corporation RFID device and method of forming
JP3772983B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置の製造方法
US7253735B2 (en) * 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
US20070105253A1 (en) * 2003-05-14 2007-05-10 Koninklijke Philips Electronics N.V. Method of producing a plurality of bodies
FI20030833A0 (fi) * 2003-06-04 2003-06-04 Rafsec Oy Älytarra ja menetelmä älytarran valmistamiseksi
US7795076B2 (en) * 2003-06-12 2010-09-14 Symbol Technologies, Inc. Method, system, and apparatus for transfer of dies using a die plate having die cavities
US7672872B2 (en) 2003-08-22 2010-03-02 Smurfit-Stone Container Enterprises, Inc. Point-of-purchase display with RFID inventory control
US7762470B2 (en) * 2003-11-17 2010-07-27 Dpd Patent Trust Ltd. RFID token with multiple interface controller
DE10353676B4 (de) * 2003-11-17 2007-11-29 Siemens Ag Verfahren zur Herstellung eines ultradünnen Moduls mit rauen Kontakten
EP1733337A4 (en) * 2004-01-12 2008-06-25 Symbol Technologies Inc INLAY SORTING AND MODULE OF A HIGH FREQUENCY IDENTIFICATION LABEL
US7298235B2 (en) * 2004-01-13 2007-11-20 Raytheon Company Circuit board assembly and method of attaching a chip to a circuit board with a fillet bond not covering RF traces
DE102004006457A1 (de) * 2004-02-04 2005-08-25 Bielomatik Leuze Gmbh + Co Kg Verfahren und Vorrichtung zum kontinuierlichen Herstellen elektronischer Folienbauteile
TWI226119B (en) * 2004-03-11 2005-01-01 Advanced Semiconductor Eng Semiconductor package
US8918900B2 (en) * 2004-04-26 2014-12-23 Ivi Holdings Ltd. Smart card for passport, electronic passport, and method, system, and apparatus for authenticating person holding smart card or electronic passport
JP4134949B2 (ja) * 2004-05-26 2008-08-20 松下電器産業株式会社 電子部品モジュールの組立方法およびプラズマ処理方法
US20060000914A1 (en) * 2004-06-30 2006-01-05 Chen Chien-Yuan Memory card capable of wireless transmission
US7318550B2 (en) 2004-07-01 2008-01-15 American Express Travel Related Services Company, Inc. Biometric safeguard method for use with a smartcard
US7307527B2 (en) 2004-07-01 2007-12-11 Avery Dennison Corporation RFID device preparation system and method
US20060012482A1 (en) * 2004-07-16 2006-01-19 Peter Zalud Radio frequency identification tag having an inductively coupled antenna
DE102004034768B4 (de) * 2004-07-19 2007-11-15 Infineon Technologies Ag Identifikations-Datenträger
US7229018B2 (en) * 2004-08-03 2007-06-12 Kurz Arthur A Manufacture of RFID tags and intermediate products therefor
CN101036166B (zh) * 2004-08-04 2011-03-16 Nxp股份有限公司 乘客运输系统及在此系统中获得票的方法
US7616076B2 (en) * 2004-09-02 2009-11-10 E.I. Du Pont De Nemours And Company Radio frequency coupling structure for coupling a passive element to an electronic device and a system incorporating the same
WO2006047008A2 (en) * 2004-09-02 2006-05-04 E.I. Dupont De Nemours And Company Method for coupling a radio frequency electronic device to a passive element
US7530166B2 (en) * 2004-09-02 2009-05-12 E.I. Du Pont De Nemours And Company Method for making a radio frequency coupling structure
US20060057763A1 (en) * 2004-09-14 2006-03-16 Agency For Science, Technology And Research Method of forming a surface mountable IC and its assembly
KR100689016B1 (ko) * 2004-09-15 2007-03-02 주식회사 와이비엘 아이씨 카드
US7221277B2 (en) * 2004-10-05 2007-05-22 Tracking Technologies, Inc. Radio frequency identification tag and method of making the same
DE102004049663B3 (de) * 2004-10-11 2006-04-13 Infineon Technologies Ag Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben
US7353598B2 (en) * 2004-11-08 2008-04-08 Alien Technology Corporation Assembly comprising functional devices and method of making same
US7615479B1 (en) * 2004-11-08 2009-11-10 Alien Technology Corporation Assembly comprising functional block deposited therein
US20060109130A1 (en) * 2004-11-22 2006-05-25 Hattick John B Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7385284B2 (en) * 2004-11-22 2008-06-10 Alien Technology Corporation Transponder incorporated into an electronic device
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
JP4669270B2 (ja) * 2004-12-02 2011-04-13 富士通株式会社 Ｒｆｉｄタグおよびその製造方法
KR100599174B1 (ko) * 2004-12-16 2006-07-12 삼성전자주식회사 프로파일 정보를 이용한 서비스 제공방법 및 서비스제공시스템
DE102004062212A1 (de) * 2004-12-23 2006-07-13 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung, Chipkontaktierungsverfahren und Kontaktierungsvorrichtung
FR2880160B1 (fr) * 2004-12-28 2007-03-30 K Sa As Module electronique double face pour carte a puce hybride
US20060151615A1 (en) * 2005-01-12 2006-07-13 Taiwan Name Plate Co., Ltd. Radio identifiable mark
US7545272B2 (en) 2005-02-08 2009-06-09 Therasense, Inc. RF tag on test strips, test strip vials and boxes
US20060212141A1 (en) * 2005-02-25 2006-09-21 Abraham Thomas C Jr Radio frequency identification-detect ranking system and method of operating the same
US7570165B2 (en) * 2005-02-28 2009-08-04 Xterprise, Incorporated Radio frequency identification application system
US20060205113A1 (en) * 2005-03-14 2006-09-14 Rcd Technology Corp. Radio frequency identification (RFID) tag lamination process
US7456506B2 (en) * 2005-03-14 2008-11-25 Rcd Technology Inc. Radio frequency identification (RFID) tag lamination process using liner
JP4526983B2 (ja) * 2005-03-15 2010-08-18 新光電気工業株式会社 配線基板の製造方法
KR101162557B1 (ko) * 2005-03-15 2012-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 갖는 전자 장치
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
JP2006268090A (ja) * 2005-03-22 2006-10-05 Fujitsu Ltd Ｒｆｉｄタグ
DE102005013323A1 (de) * 2005-03-22 2006-10-05 Infineon Technologies Ag Kontaktierungsvorrichtung zum Kontaktieren einer integrierten Schaltung, insbesondere eines Chips oder eines Wafers, mit einer Testervorrichtung, entsprechendes Testverfahren und entsprechendes Herstellungsverfahren
US7607586B2 (en) * 2005-03-28 2009-10-27 R828 Llc Semiconductor structure with RF element
KR101287813B1 (ko) * 2005-03-31 2013-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩 및 무선 칩을 갖는 전자 기기
FR2888022B1 (fr) * 2005-07-01 2007-10-12 Prospection Et D Inv S Techniq Dispositif d'identification de cartouche de gaz pour appareil de fixation a gaz, l'appareil comportant le dispositif et la cartouche pour l'appareil
EP1902493A1 (en) * 2005-07-08 2008-03-26 Cypak AB Use of heat-activated adhesive for manufacture and a device so manufactured
KR100723491B1 (ko) * 2005-07-14 2007-05-30 삼성전자주식회사 범용 인쇄 회로 기판 및 이를 사용한 스마트 카드
US7169248B1 (en) * 2005-07-19 2007-01-30 Micron Technology, Inc. Methods for releasably attaching support members to microfeature workpieces and microfeature assemblies formed using such methods
DE102005036824A1 (de) * 2005-08-04 2007-03-29 Siemens Ag Chipmodul zum Einbau in Sensorchipkarten für fluidische Anwendungen sowie Verfahren zur Herstellung eines derartigen Chipmoduls
US20070040686A1 (en) * 2005-08-16 2007-02-22 X-Cyte, Inc., A California Corporation RFID inlays and methods of their manufacture
US20070040688A1 (en) * 2005-08-16 2007-02-22 X-Cyte, Inc., A California Corporation RFID inlays and methods of their manufacture
ES2609505T3 (es) 2005-08-22 2017-04-20 Avery Dennison Retail Information Services, Llc Método para realizar dispositivos RFID
DE102005041886B3 (de) * 2005-09-02 2007-03-22 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
WO2007059797A1 (en) * 2005-11-25 2007-05-31 Fci Method to weld conductive tracks together
ATE498872T1 (de) * 2005-11-28 2011-03-15 Nxp Bv Verfahren zur herstellung eines transponders und transponder
JP4854675B2 (ja) 2005-11-28 2012-01-18 富士通セミコンダクター株式会社 半導体装置及びその製造方法
ATE500568T1 (de) * 2005-11-28 2011-03-15 Nxp Bv Vorrichtung umfassend ein substrat mit einem elektrischen kontakt und transponder
KR100719905B1 (ko) * 2005-12-29 2007-05-18 삼성전자주식회사 Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
KR100747336B1 (ko) * 2006-01-20 2007-08-07 엘에스전선 주식회사 이방성 도전 필름을 이용한 회로기판의 접속 구조체, 이를위한 제조 방법 및 이를 이용한 접속 상태 평가방법
US20070178864A1 (en) * 2006-02-01 2007-08-02 Oliver Kiehl Electronic subsystem assembly including radio frequency interface
US7749349B2 (en) * 2006-03-14 2010-07-06 Micron Technology, Inc. Methods and systems for releasably attaching support members to microfeature workpieces
US20070229284A1 (en) * 2006-03-17 2007-10-04 Richard Keith Svalesen Radio frequency identification tag and method of forming the same
KR100746635B1 (ko) 2006-03-21 2007-08-06 삼성전기주식회사 Ｒｆｉｄ 시스템의 태그 및 그 제조 방법
DE102006028692B4 (de) * 2006-05-19 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
DE602007004001D1 (de) * 2006-06-09 2010-02-04 Arjobex America Laminierungsvorrichtung mit lückenhafter struktur zum tragen eines elektronischen elements, wie z. b. eines etiketts für einen rfid-tag
US20080094223A1 (en) * 2006-10-23 2008-04-24 Svalesen Richard K Asset Including a Radio Frequency Identification Tag and Method of Forming the Same
JP4860436B2 (ja) * 2006-11-07 2012-01-25 トッパン・フォームズ株式会社 Ｉｃカードおよびその製造方法
WO2008061554A1 (de) * 2006-11-24 2008-05-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektronische, insbesondere mikroelektronische funktionsgruppe und verfahren zu deren herstellung
US20080129460A1 (en) * 2006-12-01 2008-06-05 Abraham Thomas C Radio Frequency Identification Systems
US20080143221A1 (en) * 2006-12-01 2008-06-19 Richard Keith Svalesen Modular Reader Portal
US20080129461A1 (en) * 2006-12-01 2008-06-05 Abraham Thomas C Radio Frequency Identification Reader and Method of Operating the Same
US7444737B2 (en) * 2006-12-07 2008-11-04 The Boeing Company Method for manufacturing an antenna
US7388756B1 (en) * 2006-12-12 2008-06-17 The Boeing Company Method and system for angled RF connection using a flexible substrate
US20080218356A1 (en) * 2007-02-16 2008-09-11 Frew Dean L Radio Frequency Identification Objects and Systems Employing the Same
US20100131414A1 (en) * 2007-03-14 2010-05-27 Gavin Randall Tame Personal identification device for secure transactions
US8330579B2 (en) * 2007-07-05 2012-12-11 Baxter International Inc. Radio-frequency auto-identification system for dialysis systems
KR100838647B1 (ko) * 2007-07-23 2008-06-16 한국과학기술원 Ａｃｆ／ｎｃｆ 이중층을 이용한 웨이퍼 레벨 플립칩패키지의 제조방법
US20090033495A1 (en) * 2007-08-03 2009-02-05 Akash Abraham Moldable radio frequency identification device
US7973722B1 (en) 2007-08-28 2011-07-05 Apple Inc. Electronic device with conductive housing and near field antenna
DE102007050102A1 (de) * 2007-10-16 2009-04-23 Smartrac Ip B.V. Verfahren zur Herstellung eines Übertragungsmoduls sowie Übertragungsmodul
CN101971194A (zh) * 2007-12-19 2011-02-09 谢玉莲 非接触式和双界面嵌体及其生产方法
FI20085121A0 (fi) * 2008-02-11 2008-02-11 Intune Circuits Oy Menetelmä metallikalvojohteeseen muodostettavan sähköisen liitoksen sähkönjohtokyvyn ja adheesion parantamiseksi, sekä komponentinkiinnitysliima, sähköisesti johtava pasta ja sähköisesti johtava pinnoite
JP2009246006A (ja) * 2008-03-28 2009-10-22 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置の実装構造
US20090273439A1 (en) * 2008-05-01 2009-11-05 Richard Selsor Micro-chip ID
CN101308367B (zh) * 2008-07-04 2010-06-16 华中科技大学 一种具有可视化监控功能的混流装配线智能料架装置
US8162213B2 (en) * 2008-07-25 2012-04-24 G&K Services, Inc. Article identification system with faraday screens
US7754533B2 (en) * 2008-08-28 2010-07-13 Infineon Technologies Ag Method of manufacturing a semiconductor device
TWI388866B (zh) * 2008-10-09 2013-03-11 Mutual Pak Technology Co Ltd 無線射頻辨識晶片之測試模組及其使用方法
US8466792B2 (en) * 2008-10-29 2013-06-18 Xterprise, Incorporated Portable radio frequency identification system
US8008754B2 (en) * 2008-12-10 2011-08-30 Hynix Semiconductor Inc. Semiconductor package having an antenna with reduced area and method for fabricating the same
US8072337B2 (en) * 2009-02-23 2011-12-06 Bae Systems Information And Electronic Systems Integration Inc. Method and apparatus for tracking and locating explosives and explosive materials worldwide using micro RF transponders
JP5265411B2 (ja) * 2009-02-24 2013-08-14 富士通株式会社 アンテナ装置及び電子機器
JP5285144B2 (ja) * 2009-03-26 2013-09-11 シャープ株式会社 チップ部品実装構造、チップ部品実装方法および液晶表示装置
WO2010138493A1 (en) 2009-05-28 2010-12-02 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
WO2014011232A1 (en) 2012-07-12 2014-01-16 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
EP2445322B1 (en) * 2009-06-01 2013-07-10 Sumitomo Electric Industries, Ltd. Connection method
US8618649B2 (en) 2009-06-02 2013-12-31 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
WO2010141297A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
WO2010141311A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
WO2012078493A1 (en) 2010-12-06 2012-06-14 Hsio Technologies, Llc Electrical interconnect ic device socket
US9414500B2 (en) 2009-06-02 2016-08-09 Hsio Technologies, Llc Compliant printed flexible circuit
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
US9231328B2 (en) * 2009-06-02 2016-01-05 Hsio Technologies, Llc Resilient conductive electrical interconnect
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
WO2012061008A1 (en) 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
WO2012074963A1 (en) 2010-12-01 2012-06-07 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US8637379B2 (en) * 2009-10-08 2014-01-28 Infineon Technologies Ag Device including a semiconductor chip and a carrier and fabrication method
DE102009052160A1 (de) * 2009-11-06 2011-05-12 Infineon Technologies Ag Smartcard-Modul mit Flip-Chip montiertem Halbleiterchip
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
CN101847090B (zh) * 2010-02-05 2014-11-12 广州市花都区中山大学国光电子与通信研究院 一种rfid智能卡专用微控制器
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
DE102010039156A1 (de) * 2010-08-10 2012-02-16 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Schaltung und elektrische Schaltung
JP5234071B2 (ja) * 2010-09-03 2013-07-10 株式会社村田製作所 Ｒｆｉｃモジュール
FR2964786B1 (fr) * 2010-09-09 2013-03-15 Commissariat Energie Atomique Procédé de réalisation d'éléments a puce munis de rainures d'insertion de fils
US8830689B2 (en) * 2010-09-16 2014-09-09 Samsung Electro-Mechanics Co., Ltd. Interposer-embedded printed circuit board
US8555067B2 (en) 2010-10-28 2013-10-08 Apple Inc. Methods and apparatus for delivering electronic identification components over a wireless network
WO2012106365A1 (en) * 2011-01-31 2012-08-09 American Bank Note Company Dual-interface smart card
US20120248201A1 (en) * 2011-01-31 2012-10-04 American Bank Note Company Dual-interface smart card
US8620271B2 (en) * 2011-04-29 2013-12-31 Apple Inc. Compact form factor integrated circuit card and methods
JP5649511B2 (ja) * 2011-05-13 2015-01-07 株式会社秀峰 アンテナおよび通信機器並びにアンテナの製造方法
EP2573717B1 (en) * 2011-09-22 2014-04-23 Oberthur Technologies A method of incorporating an element in a data carrier
US8669873B2 (en) * 2011-09-30 2014-03-11 Joseph Joseph Inventory and anti-theft alarm system
TWI453677B (zh) * 2011-12-01 2014-09-21 Mutual Pak Technology Co Ltd 射頻識別標籤與具有其之衣物
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US9472131B2 (en) * 2012-11-02 2016-10-18 Apple Inc. Testing of integrated circuit to substrate joints
US9064880B2 (en) 2012-12-28 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Zero stand-off bonding system and method
US20140224882A1 (en) * 2013-02-14 2014-08-14 Douglas R. Hackler, Sr. Flexible Smart Card Transponder
FR3002108A1 (fr) * 2013-02-14 2014-08-15 Ask Sa Procede de fabrication d'une antenne pour dispositif radiofrequence sur support mince et dispositif comprenant une antenne ainsi obtenue
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
DE102013102718A1 (de) 2013-03-18 2014-09-18 Infineon Technologies Ag Chipkartenmodulanordnung
US8763912B1 (en) * 2013-03-29 2014-07-01 Identive Group, Inc. Dual interface module and dual interface card having a dual interface module
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US9093563B2 (en) * 2013-07-11 2015-07-28 International Business Machines Corporation Electronic module assembly with patterned adhesive array
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US9404842B2 (en) * 2013-08-15 2016-08-02 Apple Inc. Methodology and apparatus for testing conductive adhesive within antenna assembly
JP6262968B2 (ja) * 2013-09-09 2018-01-17 Ｄｏｗａメタルテック株式会社 電子部品搭載基板およびその製造方法
US9373588B2 (en) * 2013-09-24 2016-06-21 Intel Corporation Stacked microelectronic dice embedded in a microelectronic substrate
FR3012644B1 (fr) * 2013-10-25 2017-03-24 Linxens Holding Procede de realisation d'un circuit electrique et circuit electrique realise par ce procede
EP2871595A1 (fr) * 2013-11-12 2015-05-13 Gemalto SA Carte à puce comprenant un module électronique électriquement connecté à un circuit électrique
FR3013504B1 (fr) * 2013-11-18 2022-06-10 Interplex Microtech Procede de fabrication d'un support d'une puce electronique, support de puce et ensemble de tels supports
US20150257278A1 (en) * 2014-03-06 2015-09-10 Tactotek Oy Method for manufacturing electronic products, related arrangement and product
CN106576427A (zh) 2014-08-13 2017-04-19 R.R.当纳利父子公司 生产电子器件的方法和设备
US9514432B2 (en) 2014-08-19 2016-12-06 R.R. Donnelley & Sons Company Apparatus and method for monitoring a package during transit
JP2016162714A (ja) * 2015-03-05 2016-09-05 セイコーエプソン株式会社 照明装置、表示装置および携帯用電子機器
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
WO2016163872A1 (en) * 2015-04-09 2016-10-13 MDT Innovations SdN Bhd Method for manufacturing an rfid tag
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US9595501B1 (en) 2015-10-30 2017-03-14 Automated Assembly Corporation Wire bonded electronic devices to round wire
WO2017120226A1 (en) 2016-01-04 2017-07-13 R.R. Donnelley & Sons Company Multiple detector apparatus and method for monitoring an environment
US9785881B2 (en) 2016-02-15 2017-10-10 R.R. Donnelley & Sons Company System and method for producing an electronic device
DE102016114199B4 (de) 2016-08-01 2021-07-22 Infineon Technologies Ag Chipkartenmodul, chipkarte, chipkartenanordnung, verfahren zum ausbilden eines chipkartenmoduls und verfahren zum ausbilden einer chipkarte
US10342136B2 (en) 2016-09-23 2019-07-02 R.R. Donnelley & Sons Company Monitoring device
US11023702B2 (en) 2016-12-15 2021-06-01 Fingerprint Cards Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US10395164B2 (en) 2016-12-15 2019-08-27 Fingerprint Cards Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US11610429B2 (en) 2016-12-15 2023-03-21 Fingerprint Cards Anacatum Ip Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US10445692B2 (en) 2017-03-06 2019-10-15 Cryovac, Llc Monitoring device and method of operating a monitoring device to transmit data
US10909338B2 (en) * 2017-03-15 2021-02-02 Hong Kong R&D Centre for Logistics and Supply Chain Management Enabling Technologies Limited Radio frequency communication guiding device
US11240916B2 (en) 2017-05-31 2022-02-01 Cryovac, Llc Electronic device, method and apparatus for producing an electronic device, and composition therefor
US10381325B1 (en) 2017-08-04 2019-08-13 Automated Assembly Corporation Guide posts for wire bonding
WO2019033608A1 (zh) * 2017-08-18 2019-02-21 华进半导体封装先导技术研发中心有限公司 雷达组件封装体及其制造方法
US11203501B2 (en) 2017-09-29 2021-12-21 Avery Dennison Retail Information Services Llc Systems and methods for transferring a flexible conductor onto a moving web
EP3688668B8 (en) * 2017-09-29 2022-08-24 Avery Dennison Retail Information Services LLC Strap mounting techniques for wire format antennas
US10171133B1 (en) 2018-02-20 2019-01-01 Automated Assembly Corporation Transponder arrangement
CN110828327A (zh) * 2018-08-13 2020-02-21 鹏鼎控股(深圳)股份有限公司 组件的电性连接方法和设备
CN109888454B (zh) * 2018-12-29 2021-06-11 瑞声精密制造科技(常州)有限公司 一种封装天线模组及电子设备
JP6885513B2 (ja) * 2019-01-25 2021-06-16 株式会社村田製作所 無線通信デバイスおよびその製造方法
US20200315023A1 (en) * 2019-03-25 2020-10-01 Intel Corporation Copper interface features for high speed interconnect applications
TWI689019B (zh) * 2019-05-29 2020-03-21 力成科技股份有限公司 天線整合式封裝結構及其製造方法
CN110581344B (zh) * 2019-08-16 2021-06-29 华为技术有限公司 移动终端的壳体、移动终端和壳体的制备方法
CN113690149A (zh) * 2020-05-16 2021-11-23 佛山市国星光电股份有限公司 一种芯片键合结构、方法及设备
US11462497B2 (en) * 2020-10-14 2022-10-04 Western Digital Technologies, Inc. Semiconductor device including coupled bond pads having differing numbers of pad legs
TWI844043B (zh) * 2022-06-21 2024-06-01 德商Ｓｅｓ Ｒｆｉｄ解決方案有限公司 晶片封裝結構
TWI836460B (zh) * 2022-06-07 2024-03-21 韋僑科技股份有限公司 無線射頻識別裝置

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3100933A (en) 1956-10-15 1963-08-20 Gen Motors Corp Method of cold welding aluminum
US3203083A (en) 1961-02-08 1965-08-31 Texas Instruments Inc Method of manufacturing a hermetically sealed semiconductor capsule
US3330982A (en) 1964-08-14 1967-07-11 Sylvania Electric Prod Hermetically encased electroluminescent display device
US3482726A (en) 1967-02-13 1969-12-09 Arthur Henry Schroeder Jr Pressure weld seal for a composite glass body and method of forming said seal
GB1198257A (en) 1967-04-29 1970-07-08 Int Computers Ltd Improvements in Methods of Bonding Electrical Conductors
JPS4836071B1 (ko) 1968-07-30 1973-11-01
US3700427A (en) 1969-07-11 1972-10-24 Gen Electric Powder for diffusion bonding of superalloy members
US3632319A (en) 1969-07-11 1972-01-04 Gen Electric Diffusion bonding of superalloy members
US3701021A (en) 1970-11-27 1972-10-24 Signetics Corp Apparatus for testing circuit packages
US3921885A (en) 1973-06-28 1975-11-25 Rca Corp Method of bonding two bodies together
JPS5417359A (en) 1977-07-08 1979-02-08 Hitachi Ltd Manufacture of clad
US4233103A (en) 1978-12-20 1980-11-11 The United States Of America As Represented By The Secretary Of The Air Force High temperature-resistant conductive adhesive and method employing same
SU893469A1 (ru) 1980-01-04 1981-12-30 Предприятие П/Я Р-6476 Способ диффузионной сварки
JPS57107501A (en) 1980-12-25 1982-07-05 Sony Corp Conduction material
US4485153A (en) 1982-12-15 1984-11-27 Uop Inc. Conductive pigment-coated surfaces
DE3339751A1 (de) 1983-11-03 1985-05-15 BBC Aktiengesellschaft Brown, Boveri & Cie., Baden, Aargau Fuegeverfahren
HU192884B (en) 1984-05-14 1987-07-28 Pal Gal Method for cohesive bonding metal pieces by deformation indirect material particularly for members of small material thickness
GB8425299D0 (en) 1984-10-06 1984-11-14 Young D N Heating oven
SU1333511A1 (ru) 1986-04-10 1987-08-30 Предприятие П/Я Х-5332 Способ диффузионной сварки через промежуточную прокладку
JPS6349382A (ja) 1986-08-18 1988-03-02 Nippon Kokan Kk <Nkk> 拡散接合用インサ−ト材
JPS63264283A (ja) 1987-04-22 1988-11-01 Kobe Steel Ltd 耐熱材料の接合方法
SU1447611A1 (ru) 1987-05-14 1988-12-30 Московский вечерний металлургический институт Способ локального плакировани алюмини и его сплавов
JPS6487087A (en) 1987-09-30 1989-03-31 Okuma Machinery Works Ltd Method for increasing joining force in shearing direction of joining face
US4926118A (en) 1988-02-22 1990-05-15 Sym-Tek Systems, Inc. Test station
JPH0275902A (ja) 1988-09-13 1990-03-15 Seiko Instr Inc ダイヤモンド探針及びその成形方法
US5130833A (en) 1989-09-01 1992-07-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal device and manufacturing method therefor
US5012187A (en) 1989-11-03 1991-04-30 Motorola, Inc. Method for parallel testing of semiconductor devices
US5180523A (en) 1989-11-14 1993-01-19 Poly-Flex Circuits, Inc. Electrically conductive cement containing agglomerate, flake and powder metal fillers
US5001829A (en) 1990-01-02 1991-03-26 General Electric Company Method for connecting a leadless chip carrier to a substrate
US5100338A (en) 1990-08-31 1992-03-31 Foxconn International, Inc. Contact for circuit board socket
US5007842A (en) 1990-10-11 1991-04-16 Amp Incorporated Flexible area array connector
US5037312A (en) 1990-11-15 1991-08-06 Amp Incorporated Conductive gel area array connector
US5061191A (en) 1990-12-21 1991-10-29 Amp Incorporated Canted coil spring interposing connector
US5336096A (en) 1991-03-22 1994-08-09 Enplas Corporation IC socket and its contact pin
US5288430A (en) 1991-04-12 1994-02-22 Nec Corporation Conductive pastes
US5302891A (en) 1991-06-04 1994-04-12 Micron Technology, Inc. Discrete die burn-in for non-packaged die
US5163837A (en) 1991-06-26 1992-11-17 Amp Incorporated Ordered area array connector
US5226226A (en) 1991-07-29 1993-07-13 Fierkens Richard H J Tube-shaped package for a semiconductor device and method therefor
US5173055A (en) 1991-08-08 1992-12-22 Amp Incorporated Area array connector
US5616520A (en) 1992-03-30 1997-04-01 Hitachi, Ltd. Semiconductor integrated circuit device and fabrication method thereof
US5402077A (en) 1992-11-20 1995-03-28 Micromodule Systems, Inc. Bare die carrier
US5475317A (en) 1993-12-23 1995-12-12 Epi Technologies, Inc. Singulated bare die tester and method of performing forced temperature electrical tests and burn-in
US5492266A (en) 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
US5551627A (en) 1994-09-29 1996-09-03 Motorola, Inc. Alloy solder connect assembly and method of connection
US5493075A (en) 1994-09-30 1996-02-20 International Business Machines Corporation Fine pitch solder formation on printed circuit board process and product
TW336371B (en) 1995-07-13 1998-07-11 Motorola Inc Method for forming bumps on a substrate the invention relates to a method for forming bumps on a substrate
US5834335A (en) 1995-09-28 1998-11-10 Texas Instruments Incorporated Non-metallurgical connection between an integrated circuit and a circuit board or another integrated circuit
DE19607212C1 (de) 1996-02-26 1997-04-10 Richard Herbst Verbundkörper, Verfahren und Kunststoff-Spritzgießwerkzeug zur Herstellung eines solchen
US5741430A (en) 1996-04-25 1998-04-21 Lucent Technologies Inc. Conductive adhesive bonding means
WO1997047426A1 (en) 1996-06-12 1997-12-18 International Business Machines Corporation Lead-free, high tin ternary solder alloy of tin, silver, and indium
JP4080030B2 (ja) 1996-06-14 2008-04-23 住友電気工業株式会社 半導体基板材料、半導体基板、半導体装置、及びその製造方法
JP3296543B2 (ja) 1996-10-30 2002-07-02 スズキ株式会社 めっき被覆アルミニウム合金、及びそのシリンダーブロック、めっき処理ライン、めっき方法
JP4236292B2 (ja) 1997-03-06 2009-03-11 日本碍子株式会社 ウエハー吸着装置およびその製造方法
JP3926424B2 (ja) 1997-03-27 2007-06-06 セイコーインスツル株式会社 熱電変換素子
US6051489A (en) 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
US5953210A (en) 1997-07-08 1999-09-14 Hughes Electronics Corporation Reworkable circuit board assembly including a reworkable flip chip
US5921856A (en) 1997-07-10 1999-07-13 Sp3, Inc. CVD diamond coated substrate for polishing pad conditioning head and method for making same
US6037879A (en) * 1997-10-02 2000-03-14 Micron Technology, Inc. Wireless identification device, RFID device, and method of manufacturing wireless identification device
US6164551A (en) * 1997-10-29 2000-12-26 Meto International Gmbh Radio frequency identification transponder having non-encapsulated IC chip
US6156390A (en) 1998-04-01 2000-12-05 Wear-Cote International, Inc. Process for co-deposition with electroless nickel
US6189208B1 (en) 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
US6410415B1 (en) 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
US6395124B1 (en) 1999-07-30 2002-05-28 3M Innovative Properties Company Method of producing a laminated structure
US6250127B1 (en) 1999-10-11 2001-06-26 Polese Company, Inc. Heat-dissipating aluminum silicon carbide composite manufacturing method
US20020027294A1 (en) 2000-07-21 2002-03-07 Neuhaus Herbert J. Electrical component assembly and method of fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180032128A (ko) * 2016-09-21 2018-03-29 전자부품연구원 음향 광학 변조기 및 그 제조 방법

Also Published As

Publication number Publication date
CN1498417A (zh) 2004-05-19
US6853087B2 (en) 2005-02-08
EP1325517A2 (en) 2003-07-09
WO2002025825A2 (en) 2002-03-28
WO2002025825A3 (en) 2002-10-10
JP2004509479A (ja) 2004-03-25
AU2001293304A1 (en) 2002-04-02
US20020053735A1 (en) 2002-05-09
TW504864B (en) 2002-10-01

Similar Documents

Publication Publication Date Title
US6853087B2 (en) Component and antennae assembly in radio frequency identification devices
US6421013B1 (en) Tamper-resistant wireless article including an antenna
US5600175A (en) Apparatus and method for flat circuit assembly
US6404643B1 (en) Article having an embedded electronic device, and method of making same
TW508636B (en) Electrical component assembly and method of fabrication
KR102296702B1 (ko) 칩 카드 모듈을 위한 회로를 생성하는 방법 및 칩 카드 모듈을 위한 회로
KR100191975B1 (ko) 얇은 가요성 전자 무선 주파수 태그 장치
US20110011939A1 (en) Contact-less and dual interface inlays and methods for producing the same
WO2006041033A1 (ja) 非接触ｉｃラベル及びその製造方法並びに製造装置
JP2004504730A5 (ko)
EP1913801B1 (en) Method of manufacturing pattern-forming metal structures on a carrier substrate
CN203608443U (zh) 印刷电路和包括该印刷电路的电子模块
CN1622126A (zh) 用于制造ic卡的方法
CN1156793C (zh) 包括禁用装置的无接触型卡
TW200905573A (en) RFID tag having a transmitter / receiver exposed from an insulator surface and a method for manufacturing the same
US20080108181A1 (en) Method for attaching integrated circuit component to a substrate
US20060057763A1 (en) Method of forming a surface mountable IC and its assembly
US20060261456A1 (en) Micromodule, particularly for chip card
WO2001026180A1 (en) Tamper-resistant wireless article including an antenna
JP2003256798A (ja) 非接触式データキャリア及びその製造方法
JPH11317427A (ja) 集積回路部品のパッドの接続方法
KR20180007757A (ko) Rfid인식 안테나 장치
MX2008012339A (es) Metodos para sujetar un montaje de circuito integrado de un chip invertido a un sustrato.
JP2002536845A (ja) 電気的導通接続を形成する方法
KR20040067184A (ko) 루프코일 접점을 도전성 페이스트로 코팅한 스마트 카드및 그 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee