KR101162557B1 - 반도체 장치 및 이를 갖는 전자 장치 - Google Patents

반도체 장치 및 이를 갖는 전자 장치 Download PDF

Info

Publication number
KR101162557B1
KR101162557B1 KR1020077023654A KR20077023654A KR101162557B1 KR 101162557 B1 KR101162557 B1 KR 101162557B1 KR 1020077023654 A KR1020077023654 A KR 1020077023654A KR 20077023654 A KR20077023654 A KR 20077023654A KR 101162557 B1 KR101162557 B1 KR 101162557B1
Authority
KR
South Korea
Prior art keywords
layer
delete delete
thin film
film transistor
antenna
Prior art date
Application number
KR1020077023654A
Other languages
English (en)
Other versions
KR20070110444A (ko
Inventor
유키에 수주키
야수유키 아라이
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070110444A publication Critical patent/KR20070110444A/ko
Application granted granted Critical
Publication of KR101162557B1 publication Critical patent/KR101162557B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/2912—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29463—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32265—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Abstract

본 발명의 목적은 기계적 강도가 증가될 수 있는 무선 칩을 제공하는 것이다. 또한, 본 발명의 목적은 전자파가 차단되는 것을 방지할 수 있는 무선 칩을 제공하는 것이다. 본 발명은 박막 트랜지스터를 갖는 층이 이방성 도전 접착제 또는 도전층에 의해 안테나에 고착되고, 박막 트랜지스터가 안테나에 접속되는 무선 칩이다. 안테나는 유전체층, 제1 도전층, 제2 도전층을 갖는다. 유전체층은 제1 도전층과 제2 도전층 사이에 삽입된다. 제1 도전층은 방사 전극으로 기능하고, 제2 도전층은 접지체로서 기능한다.
무선 칩, 안테나, 접착제, 반도체 장치, 전자 장치

Description

반도체 장치 및 이를 갖는 전자 장치{SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE HAVING THE SAME}
본 발명은 무선 통신에 의해 데이터의 송수신이 가능한 무선 칩 및 상기 무선 칩을 갖는 전자 장치에 관한 것이다.
최근 복수의 회로들 및 안테나를 포함하는 무선 칩이 개발되고 있다. 그러한 무선 칩은 ID 태그, IC 태그, IC 칩, RF(Radio Frequency) 태그, 무선 태그, 전자 태그, RFID(Radio Frequency IDentification) 태그 등으로 불리며, 일부 시장에 이미 도입되고 있다.
현재 이용되는 많은 무선 칩들의 대부분은 실리콘 등의 반도체 기판들을 이용한 회로들(이 회로들은 또한 IC(Integrated Circuit)로도 불림) 및 안테나들을 갖는다. 안테나는 프린팅 방법, 도전성 박막을 에칭하는 방법, 도금 방법 등에 의해 형성된다(예, 특허 문서 1 : 일본 특허 출원 공개 번호 H9-1970).
전술한 방법에 의해 형성된 안테나는 박막 또는 후막이다. 종이 또는 플라스틱과 같은 가요성 재료에 부착된 안테나는 접힘이나 휨에 민감하기 때문에 안테나의 일부가 단선되기 쉽다는 문제가 있다.
또한, 반도체 기판을 사용하여 형성된 무선 칩의 경우, 반도체 기판이 도체 로서 기능하여 전자파를 차단하기 때문에, 송신되는 신호의 방향에 따라 신호가 감쇠하기 쉽다.
전술한 문제들을 고려하여, 본 발명의 목적은 기계적 강도가 증가될 수 있는 무선 칩을 제공하는 것이다. 또한, 본 발명의 목적은 전자파가 차단되는 것을 방지할 수 있는 무선 칩을 제공하는 것이다. 또한, 본 발명의 또 다른 목적은 무선 칩을 가진 물품을 제공하는 것이다.
본 발명의 특징은, 박막 트랜지스터를 갖는 층이 이방성 도전 접착제(anisotropic conductive adhesive) 또는 도전층에 의해 안테나에 고착되고, 박막 트랜지스터가 안테나에 접속되는 무선 칩과 같은 반도체 장치가다. 또한, 박막 트랜지스터를 포함하는 층들, 수동 소자, 및 안테나는 이방성 도전 접착제 또는 도전층에 의해 서로 고착되고, 박막 트랜지스터 또는 수동 소자는 안테나에 접속된다.
박막 트랜지스터를 갖는 층은 박막 트랜지스터들을 갖는 복수의 층들을 적층하여 형성될 수 있다. 대안적으로, 박막 트랜지스터들을 갖는 복수의 층들은 이방성 도전 접착제에 의해 서로 접착될 수 있다. 또한, 수동 소자는 인덕터, 커패시터, 및 저항과 같은 복수의 수동 소자로 구성될 수 있다.
안테나는 유전체층, 제1 도전층, 및 제2 도전층을 갖는다. 유전체층은 제1 도전층과 제2 도전층 사이에 삽입된다. 제1 도전층은 방사 전극(radiating electrode)으로 기능하고, 제2 도전층은 접지체(ground contact body)로 기능한다. 또한, 안테나는 전력 공급층 또는 전력 공급점을 갖는다.
또한, 본 발명은 이하의 구성들을 포함한다.
본 발명의 일 형태는, 박막 트랜지스터를 갖는 층; 박막 트랜지스터를 갖는 층의 표면상에 형성되고, 박막 트랜지스터에 접속되는 접속 단자; 방사 전극으로 기능하는 제1 도전층, 접지체로 기능하는 제2 도전층, 및 제1 도전층과 제2 도전층 사이에 삽입된 유전체층을 갖는 안테나; 안테나에 접속 단자를 접속시키는 도전성 입자들을 함유하는 유기 수지층을 포함하는 무선 칩이다.
본 발명의 또 다른 형태는, 박막 트랜지스터를 갖는 층; 박막 트랜지스터를 갖는 층의 표면상에 형성되고, 박막 트랜지스터에 접속되는 제1 접속 단자; 인덕터, 커패시터, 또는 저항 중 적어도 하나를 갖는 수동 소자를 포함하는 층; 수동 소자를 포함하는 층의 제1 표면에 형성되는 제2 접속 단자; 제1 표면에 대향하는 제2 표면에 형성되는 제3 접속 단자; 제1 접속 단자와 제2 접속 단자를 접속시키는 도전성 입자들을 함유하는 제1 유기 수지층; 방사 전극으로 기능하는 제1 도전층, 접지체로 기능하는 제2 도전층, 및 제1 도전층과 제2 도전층 사이에 삽입된 유전체층을 갖는 안테나; 제3 접속 단자와 안테나를 접속시키는 도전성 입자들을 함유하는 제2 유기 수지층을 포함하는 무선 칩이다.
본 발명의 또 다른 형태는, 박막 트랜지스터를 갖는 층; 박막 트랜지스터를 갖는 층의 표면 상에 형성되고, 박막 트랜지스터에 접속되는 제1 접속 단자; 인덕터, 커패시터, 또는 저항 중 적어도 하나를 갖는 수동 소자를 포함하는 층; 수동 소자를 포함하는 층의 제1 표면에 형성되는 제2 접속 단자; 제1 표면과 대향하는 제2 표면에 형성되는 제3 접속 단자; 제1 접속 단자와 제2 접속 단자를 접속시키는 도전성 입자들을 함유하는 유기 수지층; 방사 전극으로 기능하는 제1 도전층, 접지체로 기능하는 제2 도전층, 및 제1 도전층과 제2 도전층 사이에 삽입된 유전체층을 갖는 안테나; 제3 접속 단자와 안테나를 접속시키는 제3 도전층을 포함하는 무선 칩이다.
박막 트랜지스터를 갖는 층, 제1 층, 또는 제2층은 1μm 이상 10μm 이하의 두께, 바람직하게는, 1μm 이상 5μm 이하의 두께는 갖는다. 박막 트랜지스터를 갖는 층은 박막 트랜지스터들을 갖는 복수의 층들이 적층된 것일 수 있다. 또한, 박막 트랜지스터를 갖는 층은 가요성 절연 기판상에 형성되고, 박막 트랜지스터는 유기 반도체층을 가질 수 있다. 또한, 박막 트랜지스터를 갖는 층은 유기 수지를 통해 가요성 절연 기판에 고착될 수 있다.
본 발명의 또 다른 형태는, 제1 박막 트랜지스터를 갖는 제1층; 제1층의 표면에 형성되고, 제1 박막 트랜지스터에 접속되는 제1 접속 단자; 제2 박막 트랜지스터를 포함하는 제2층; 제2층의 제1 표면에 형성되는 제2 접속 단자; 제1 표면에 대향하는 제2 표면에 형성되는 제3 접속 단자; 제1 접속 단자와 제2 접속 단자를 접속시키는 도전성 입자들을 함유하는 제1 유기 수지층; 방사 전극으로 기능하는 제1 도전층, 접지체로 기능하는 제2 도전층, 및 제1 도전층과 제2 도전층 사이에 삽입된 유전체층을 갖는 안테나; 제3 접속 단자와 안테나를 접속시키는 도전성 입자들을 함유하는 제2 유기 수지층을 포함하는 무선 칩이다. 제2 접속 단자 또는 제3 접속 단자는 제2 박막 트랜지스터에 접속된다.
본 발명의 또 다른 형태는, 제1 박막 트랜지스터를 갖는 제1 층; 제1층의 표면에 형성되고, 제1 박막 트랜지스터에 접속되는 제1 접속 단자; 제2 박막 트랜지스터를 포함하는 제2층; 제2층의 제1 표면에 형성되는 제2 접속 단자; 제1 표면에 대향하는 제2 표면에 형성되는 제3 접속 단자; 제1 접속 단자와 제2 접속 단자를 접속시키는 도전성 입자들을 함유하는 제1 유기 수지층; 인덕터, 커패시터, 또는 저항 중 적어도 하나를 갖는 수동 소자를 포함하는 층; 수동 소자를 포함하는 층의 제1 표면에 형성되는 제4 접속 단자; 제1 표면에 대향하는 제2 표면에 형성되는 제5 접속 단자; 제3 접속 단자와 제4 접속 단자를 접속시키는 도전성 입자들을 함유하는 제2 유기 수지층; 방사 전극으로 기능하는 제1 도전층, 접지체로 기능하는 제2 도전층, 및 제1 도전층과 제2 도전층 사이에 삽입된 유전체층을 갖는 안테나; 제5 접속 단자와 안테나를 접속시키는 도전성 입자들을 함유하는 제3 유기 수지층을 포함하는 무선 칩이다. 제2 접속 단자 또는 제3 접속 단자가 제2 박막 트랜지스터에 접속된다.
본 발명의 또 다른 형태는, 제1 박막 트랜지스터를 갖는 제1 층; 제1층의 표면에 형성되고, 제1 박막 트랜지스터에 접속되는 제1 접속 단자; 제2 박막 트랜지스터를 포함하는 제2층; 제2 박막 트랜지스터를 포함하는 제2층의 제1 표면에 형성되는 제2 접속 단자; 제1 표면에 대향하는 제2 표면에 형성되는 제3 접속 단자; 제1 접속 단자와 제2 접속 단자를 접속시키는 도전성 입자들을 함유하는 제1 유기 수지; 인덕터, 커패시터, 또는 저항 중 적어도 하나를 갖는 수동 소자를 포함하는 층; 수동 소자를 포함하는 층의 제1 표면에 형성되는 제4 접속 단자; 제1 표면에 대향하는 제2 표면에 형성되는 제5 접속 단자; 제3 접속 단자와 제4 접속 단자를 접속시키는 도전성 입자들을 함유하는 제2 유기 수지; 제1 도전층, 접지체로 기능하는 제2 도전층, 및 제1 도전층과 제2 도전층 사이에 삽입된 유전체층을 갖는 안테나; 제5 접속 단자와 안테나를 접속시키는 제3 도전층을 포함하는 무선 칩이다. 제2 접속 단자 또는 제3 접속 단자는 제2 박막 트랜지스터에 접속된다.
제1 층 또는 제2층은 1μm 이상 10μm 이하의 두께, 바람직하게는, 1μm 이상 5μm 이하의 두께는 갖는다. 제1층은 박막 트랜지스터들을 갖는 복수의 층들이 적층된 것일 수 있다. 또한, 제1층은 가요성 절연 기판상에 형성되고, 박막 트랜지스터는 유기 반도체층을 가질 수 있다. 또한, 제1층은 유기 수지를 통해 가요성 절연 기판에 고착될 수 있다.
본 발명의 또 다른 형태는, 제1 박막 트랜지스터, 제2 박막 트랜지스터, 및 제1 박막 트랜지스터에 접속되는 제1 안테나를 포함하는 층; 제1 박막 트랜지스터, 제2 박막 트랜지스터, 및 제1 박막 트랜지스터에 접속되는 제1 안테나를 포함하는 층의 표면에 형성되고, 제2 박막 트랜지스터에 접속되는 접속 단자; 방사 전극으로 기능하는 제1 도전층, 접지체로 기능하는 제2 도전층, 및 제1 도전층과 제2 도전층 사이에 삽입된 유전체층을 갖는 제2 안테나; 및 접속 단자와 제2 안테나를 접속시키는 도전성 입자들을 함유하는 유기 수지층을 포함하는 무선 칩이다.
제1 박막 트랜지스터, 제2 박막 트랜지스터, 및 제1 박막 트랜지스터에 접속되는 제1 안테나를 포함하는 층은 가요성 절연 기판상에 형성되고, 제1 박막 트랜지스터 및 제2 박막 트랜지스터 각각은 유기 반도체층을 포함한다. 또한, 제1 박막 트랜지스터, 제2 박막 트랜지스터, 및 제1 박막 트랜지스터에 접속되는 제1 안테나를 포함하는 층은 유기 수지를 통해 가요성 절연 기판에 고착될 수 있다.
본 발명의 또 다른 형태는, 제1 박막 트랜지스터와 제2 박막 트랜지스터를 포함하는 층; 제1 박막 트랜지스터와 제2 박막 트랜지스터를 포함하는 층의 제1 표면에 형성되고, 제1 박막 트랜지스터에 접속되는 제1 접속 단자; 제1 표면에 대향하는 제2 표면에 형성되고, 제2 박막 트랜지스터에 접속되는 제2 접속 단자; 방사 전극으로 기능하는 제1 도전층, 접지체로 기능하는 제2 도전층, 및 제1 도전층과 제2 도전층 사이에 삽입된 제1 유전체층을 갖는 제1 안테나; 방사 전극으로 기능하는 제3 도전층, 접지체로 기능하는 제4 도전층, 및 제3 도전층과 제4 도전층 사이에 삽입된 제2 유전체층을 갖는 제2 안테나; 제1 안테나와 제1 접속 단자를 접속시키는 도전성 입자들을 함유하는 제1 유기 수지; 및 제2 안테나와 제2 접속 단자를 접속시키는 도전성 입자들을 함유하는 제2 유기 수지를 포함하는 무선 칩이다.
제1 층 또는 제2층을 갖는 층의 막 두께는 1μm 이상 10μm 이하, 바람직하게는, 1μm 이상 5μm 이하인 것을 주의해야 한다.
무선 칩은 고주파 회로 이외에 중앙 처리 유닛 및 검출부를 갖는다.
박막 트랜지스터를 갖는 층, 제1 박막 트랜지스터를 갖는 제1층, 제2 박막 트랜지스터를 갖는 제2층, 제1 박막 트랜지스터, 제2 박막 트랜지스터, 제1 박막 트랜지스터에 접속된 제1 안테나를 갖는 층, 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 갖는 층 중 적어도 하나는 부분적으로 전원 회로, 클록 발생 회로, 데이터 복조/변조 회로를 구성한다.
유전체층은 세라믹스, 유기 수지, 또는 세라믹스와 유기 수지의 혼합으로 형성된다. 세라믹스의 대표적은 예들로는 알루미나, 유리, 포르스테라이트(forsterite), 티탄산 바륨, 티탄산 납, 티탄산 스트론튬, 지르콘산 납, 니오브산 리튬, 및 티탄산 지르콘 납을 들 수 있다. 유전체층의 대표적인 예들로는 에폭시 수지, 페놀 수지, 폴리부타디엔 수지, 비스말레이미드 트리아진 수지, 비닐벤질, 및 폴리푸마레이트(polyfumarate)를 들 수 있다.
본 발명은 전술한 무선 칩을 갖는 전자 장치를 제공한다. 전자 장치의 대표적인 예들로는 액정 표시 장치, EL 표시 장치, 텔레비전 장치, 휴대 전화, 프린터, 카메라, 퍼스널 컴퓨터, 스피커 장치, 헤드폰, 네비게이션 장치, 자동차-탑재 ETC 장치, 및 전자 열쇠 등을 들 수 있다.
박막 트랜지스터를 갖는 층은 안테나와 거의 동일한 면적을 갖도록 형성될 수 있다. 안테나는 박막 트랜지스터를 갖는 층을 보호하는 역할을 한다. 따라서, 무선 칩의 기계적 강도가 향상된다.
패치 안테나는 높은 기계적 강도를 갖기 때문에, 패치 안테나는 재사용 가능하다. 따라서, 무선 칩은 반환 가능한 용기와 같이 재활용 용기로 제공될 수 있다.
또한, 본 발명의 무선 칩은 전기적으로-절연된 박막 집적 회로를 사용하여 형성되기 때문에, 반도체 기판을 사용하여 형성된 집적 회로를 갖는 무선 칩보다 전파가 차단되기가 더욱 곤란하며, 이에 따라 전파의 차단으로 인한 신호의 약화를 억제할 수 있다. 따라서, 데이터를 고효율로 송수신할 수 있다.
박막 트랜지스터 및 후막 패턴으로 형성된 수동 소자를 사용하여 형성된 집적 회로를 포함하는 무선 칩에서, 각 회로는 적절한 기능을 가진 소자를 사용하여 형성될 수 있다. 본 발명의 무선 칩을 배선 기판에 실장함으로써, 실장 부품들의 수가 감소될 수 있다; 따라서, 배선 기판의 크기가 감소될 수 있고, 따라서 배선 기판을 갖는 전자 장치가 소형화될 수 있다.
도 1A 및 1B는 각각 본 발명의 무선 칩을 나타내는 단면도들.
도 2는 본 발명의 무선 칩을 나타내는 단면도.
도 3A 및 3B는 각각 본 발명의 무선 칩을 나타내는 단면도들.
도 4는 본 발명의 무선 칩을 나타내는 단면도.
도 5는 본 발명의 무선 칩을 나타내는 단면도.
도 6A 및 6B는 각각 본 발명의 무선 칩을 나타내는 전개도 및 단면도.
도 7A 내지 7D는 각각 본 발명에 적용 가능한 패치 안테나를 나타내는 사시도들.
도 8A 내지 8C는 각각 본 발명에 적용 가능한 안테나를 나타내는 상면도들.
도 9A 내지 9C는 각각 본 발명의 무선 칩을 나타내는 도면.
도 10은 본 발명에 적용 가능한 중앙 처리 유닛을 나타내는 도면.
도 11A 내지 11F는 각각 본 발명의 무선 칩의 적용예를 나타내는 도면.
도 12A 내지 12D는 각각 본 발명의 무선 칩의 적용예를 나타내는 도면.
도 13은 본 발명의 무선 칩의 적용예를 나타내는 전개도.
도 14는 본 발명에 적용 가능한 고주파 회로를 나타내는 도면.
도 15A 내지 15C는 각각 본 발명의 무선 칩의 적용예를 나타내는 도면.
도 16A 및 16B는 각각 본 발명에 적용 가능한 박막 트랜지스터를 나타내는 단면도들.
도 17A 및 17B는 각각 본 발명에 적용 가능한 박막 트랜지스터를 나타내는 단면도들.
도 18A 및 18B는 각각 본 발명에 따른 무선 칩을 나타내는 단면도들.
도 19A 내지 19E는 각각 본 발명에 따른 무선 칩의 제작 공정들을 나타내는 단면도들.
도 20A 내지 20C는 각각 본 발명에 따른 무선 칩의 제작 공정들을 나타내는 단면도들.
도 21A 내지 21D는 각각 본 발명에 따른 무선 칩의 제작 공정들을 나타내는 단면도들.
도 22A 내지 22C는 각각 본 발명에 따른 무선 칩의 제작 공정들을 나타내는 단면도들.
도 23A 및 23B는 각각 본 발명에 따른 무선 칩의 제작 공정들을 나타내는 단면도들.
본 발명의 실시형태들 및 실시예들에 대해서는 도면들을 참조하여 설명하기로 한다. 본 발명은 많은 상이한 형태들로 구현될 수 있으며, 그 형태들 및 상세들이 본 발명의 정신 및 범위를 벗어나지 않고 다양하게 변경될 수 있음을 당업자라 면 용이하게 이해될 것이다. 따라서, 본 발명은 본 실시형태들 및 실시예들의 설명에 한정되어 해석되지 않는다. 본 실시형태들 및 실시예들을 설명하기 위한 모든 도면들에서, 동일한 참조 번호들은 유사한 기능 또는 동일한 기능을 갖는 부분들을 가리키며, 그 설명은 반복되지 않을 것이다.
[ 실시형태 1]
본 발명의 무선 칩의 일 실시형태가 도 1A 및 1B에 나타나 있다. 도 1A 및 1B는 각각 무선 칩을 나타내는 단면도들이다.
본 실시형태의 무선 칩에서, 박막 트랜지스터를 갖는 층(102)이 이방성 도전 접착제(104)로 안테나(103)에 고정된다. 또한, 박막 트랜지스터를 갖는 층(102)의 접속 단자(107) 및 안테나의 전력 공급층(107)은 이방성 도전 접착제(104)에 분산된 도전성 입자들(109)에 의해 전기적으로 접속된다. 또한, 도시되지 않았으나, 박막 트랜지스터를 갖는 층의 접지 배선은 이방성 도전 접착제(104)에 분산된 도전성 입자들(109)에 의해 안테나의 접지체로서 기능하는 도전층과 전기적으로 접속된다.
박막 트랜지스터를 갖는 층(102)은 절연층(105) 상에 형성된 박막 트랜지스터, 박막 트랜지스터(106) 상에 형성된 층간 절연층(108), 층간 절연층(108)의 표면에 노출되어 박막 트랜지스터(106)에 접속되는 접속 단자(107)를 포함한다. 박막 트랜지스터를 갖는 층(102)은 박막 트랜지스터(106) 이외에 저항 소자, 커패시터 등을 가질 수 있다.
박막 트랜지스터를 갖는 층은 안테나(103)와 동일한 크기를 갖는 것이 바람직하며, 이는 수mm × 수mm ~ 수십mm × 수십mm 이다. 또한, 박막 트랜지스터를 갖 는 층의 두께는 수μm ~ 수십μm, 대표적으로는 1μm ~ 10μm, 바람직하게는 2μm ~ 5μm의 범위를 갖는다.
절연층(105)은 박막 트랜지스터를 갖는 층(102)의 보호층으로 기능한다. 절연층(105)은 스퍼터링(sputtering)방법 또는 플라즈마 CVD법 등의 공지된 방법에 의해, 산화 규소, 산화 질화규소, 질화 산화 규소, 질화 규소 등으로 형성된다.
박막 트랜지스터(106)의 형태는 도 16A 및 16B를 참조하여 설명하기로 한다.도 16A는 탑 게이트 박막 트랜지스터의 예를 나타낸다. 박막 트랜지스터(106)는 절연층(105) 상에 설치된다. 박막 트랜지스터(106)에서, 반도체층(1302) 및 게이트 절연층으로 기능하는 절연층(1303)이 절연층(105) 상에 설치된다. 절연층(1303) 위에는, 반도체층(1302)에 대응하는 게이트 전극(1304)이 형성된다. 보호층으로 기능하는 절연층(1305) 및 층간 절연층으로 기능하는 절연층(1306)은 게이트 전극(1304) 상에 형성된다. 보호층으로 기능하는 절연층이 절연층(1306) 상에 더 형성될 수 있다.
반도체층(1302)은 결정질 구조를 가진 반도체를 이용하여 형성된 층이다. 비-단결정 반도체 또는 단결정 반도체가 사용될 수 있다. 특히, 레이저 조사에 의해 비정질 또는 미결정질 반도체를 결정화하여 얻은 결정질 반도체, 열처리에 의해 비정질 또는 미결정질 반도체를 결정화하여 얻은 결정질 반도체, 또는 열처리 및 레이저 조사를 혼합하여 비정질 또는 미결정질 반도체를 결정화하여 얻은 결정질 반도체를 사용하는 것이 바람직하다. 열처리에서, 실리콘 반도체의 결정화를 조장할 수 있는 니켈과 같은 금속 원소를 이용하는 결정화 방법이 사용될 수 있다.
레이저 조사에 의해 결정화하는 경우, 결정질 반도체가 용해된 용해 영역에 레이저 빛을 조사하고, 레이저 빛이 조사되는 방향으로 계속적으로 이동시키는 방법으로 결정화를 실시할 수 있으며, 여기서 레이저 빛은 연속 발진 레이저 빛 또는 10MHz 이상의 고반복율, 1 ns 이하의 펄스폭, 바람직하게는 1 ~ 100 ps인 초단파 펄스 레이저 빛이다. 이러한 결정화 방법을 사용함으로써, 한 방향으로 확장된 결정입계를 가진 큰 입자(grain) 지름을 가진 결정질 반도체가 얻어질 수 있다. 캐리어들의 드리프트 방향(drift direction)을 결정립계가 확장되는 방향에 맞춤으로써, 트랜지스터의 전계 효과 이동도를 증가시킬 수 있다. 예를 들어, 400cm²/V?sec 이상이 달성될 수 있다.
전술한 결정화 공정을 온도가 유리 기판의 내열 온도(약 600℃) 이하의 결정화 공정에 적용하는 경우, 대형 유리 기판이 사용될 수 있다. 따라서, 하나의 기판을 사용하여 대량의 무선 칩들이 제조될 수 있고, 비용이 감소될 수 있다.
반도체층(1302)은 유리 기판의 내열온도 이상인 온도로 가열하여 결정화 공정을 실시함으로써 형성될 수 있다. 대표적으로, 석영 기판이 절연 기판으로 사용될 수 있고, 반도체층(1302)을 형성하기 위해 비정질 또는 미결정질 반도체를 700℃ 이상으로 가열한다. 그 결과 높은 결정성을 가진 반도체가 형성될 수 있다. 따라서, 응답 속도, 이동도 등이 우수하고 고속 동작이 가능한 박막 트랜지스터가 제공될 수 있다.
또한, 단-결정 반도체가 반도체층(1302)을 형성하는데 이용될 수도 있다.
그러한 반도체층이 단결정 반도체로부터 형성되는 트랜지스터는 높은 응답 속도, 이동도 등을 가지기 때문에, 고속 동작이 가능한 트랜지스터가 제공될 수 있다. 또한, 트랜지스터가 그 특성이 낮은 변동(variation)을 갖기 때문에, 고 신뢰성을 실현한 무선 칩이 제공될 수 있다.
게이트 전극(1304)은 금속 또는 하나의 도전형(conductivity type)을 갖는 불순물이 첨가된 다결정질 반도체로 형성될 수 있다. 금속을 사용하는 경우, 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 알루미늄(Al) 등이 사용될 수 있다. 또한, 전술한 금속을 질화처리하여 얻은 금속 질화물이 또한 사용될 수 있다. 대안적으로, 금속 질화물을 포함하는 제1층 및 금속을 포함하는 제2층이 적층된 구조가 사용될 수도 있다. 적층된 구조의 경우, 제1층의 단부가 제2층의 단부로부터 튀어나올 수 있다. 금속 질화물을 사용하여 제1층을 형성함으로써, 제1층은 금속 배리어(metal barrier)로 사용될 수 있다. 즉, 제1층은 제2층의 금속이 절연층(1303) 및 절연층(1303) 아래의 반도체층(1302)으로 확산되는 것을 방지할 수 있다.
측벽(sidewall)(측벽 스페이서(side wall spacer))(1308)은 게이트 전극(1304)의 측면에 형성된다. 측벽은 CVD에 의해 기판상에 산화 규소를 함유하는 절연층을 형성하고, 반응성 이온 에칭(Reactive Ion Etching; RIE) 방법에 의해 절연층을 이방성 에칭함으로써 형성될 수 있다.
반도체층(1302), 절연층(1303), 게이트 전극(1304) 등을 조합하여 형성되는 트랜지스터는 단일 드레인 구조, LDD(Lightly Doped Drain) 구조, 또는 게이트-오버랩 드레인 구조(gate-overlapped drain structure)와 같은 임의의 구조를 가질 수 있다. 여기서, LDD 구조를 가진 박막 트랜지스터는 저농도 불순물 영역(1310)이 측벽과 겹쳐지는 반도체층의 부분에 형성되는 것으로 보여진다. 또한, 단일 게이트 구조, 동일한 전위를 가진 게이트 전압이 동일하게 인가되는 트랜지스터들이 직렬로 접속된 멀티-게이트 구조, 또는 반도체층이 상층 및 하층 게이트 전극 사이에 삽입된 듀얼 게이트 구조가 적용될 수 있다.
절연층(1306)은 산화 규소 또는 산화 질화 규소와 같은 무기 절연 재료, 또는 아크릴 수지 또는 폴리이미드 수지와 같은 유기 절연 재료로 형성된다. 스핀 코팅 또는 롤 코터(roll coater)를 이용하는 것과 같은 코팅 방법에 의해 절연층을 형성하는 경우, 유기 용매에 용해된 절연막 재료를 도포한 후, 절연층을 형성하기 위한 산화 규소를 형성하기 위해 열처리가 실시된다. 예를 들어, 코팅 방법에 의해 실록산 결합을 포함하는 막을 형성한 후, 200 ~ 400℃에서 열처리가 실시되고, 이에 따라 산화 규소로 된 절연층이 형성된다. 코팅 방법에 의해 형성된 절연층 또는 리플로우(reflow)에 의해 평탄해진 절연층을 절연층(1306)으로 사용함으로써, 층 상에 형성되는 배선들(wirings)이 단선되는 것을 방지할 수 있다. 또한, 절연층은 멀티층 배선을 형성하는데 유용하게 사용될 수도 있다.
절연층(1306) 상에 형성되는 배선(1307)은 게이트 전극(1304)과 동일한 층에 형성되는 배선과 교차하도록 설치될 수 있고, 멀티층 배선 구조를 갖는다. 멀티층 배선 구조는 절연층(1306)과 동일한 기능을 가진 복수의 적층된 절연층들 위에 배선들을 형성함으로써 얻어질 수 있다. 배선(1307)은 알루미늄과 같은 저-저항 재료와 티탄(Ti)과 몰리브덴(Mo)과 같은 난융금속(refractory metal) 재료를 이용한 금속 배리어를 조합하는 것이 바람직하다. 예를 들어, 티탄(Ti)과 알루미늄(Al)을 포 함하는 멀티층 구조, 몰리브덴(Mo)과 알루미늄(Al)을 포함하는 적층 구조 등이 주어진다.
도 18B는 바텀-게이트 박막 트랜지스터의 일 예를 나타낸다. 절연층(105)이 절연 기판상에 형성되고, 박막 트랜지스터(106)가 절연층(105)상에 설치된다. 박막 트랜지스터(106)에는, 게이트 전극(1304), 게이트 절연층으로 기능하는 절연층(1303), 반도체층(1302), 채널 보호층(1309), 보호층으로 기능하는 절연층(1305), 및 층간 절연층으로 기능하는 절연층(1306)이 설치된다. 또한, 보호층으로 기능하는 절연층이 그 위에 형성될 수도 있다. 배선(1307)은 절연층(1305) 또는 절연층(1306) 상에 형성될 수 있다. 바텀-게이트 박막 트랜지스터를 형성하는 경우, 절연층(105)을 형성할 필요가 없다.
도 1A에 도시된 절연층(108)은 절연층(1306)과 유사한 방법으로 형성된다. 접속 단자(107)는 배선(1307)과 유사한 방법에 의해 형성된다. 배선의 최상 표면에는 프린팅, 도금, 스퍼터링 등에 의해, 금, 은, 구리, 팔라듐, 및/또는 백금 중에서 선택된 하나 또는 복수의 원소로 층이 형성될 수 있다.
이방성 도전 접착제(104)는 도전성 입자들(각각은 약 수nm ~ 수μm의 입자 지름을 가짐)이 분산된 접착성 유기 수지이다. 에폭시 수지, 페놀 수지 등이 유기 수지로서 사용될 수 있다. 도전성 입자는 금, 은, 구리, 팔라듐, 및/또는 백금 중에서 선택된 하나 또는 복수의 원소들로 형성되고, 이들 원소들의 멀티층 구조를 가진 입자가 될 수도 있다. 또한, 수지로 형성된 도전성 입자의 표면은 금, 은, 구리, 팔라듐, 및/또는 백금 중에서 선택된 하나 또는 복수의 금속들로 형성된 박막 으로 코팅된 도전성 입자가 사용될 수 있다.
박막 트랜지스터를 가진 층(102)에 대해서, 박리층(release layer)이 기판상에 설치되고, 박막 트랜지스터를 가진 층(102)이 박리층상에 형성되고, 이후 박막 트랜지스터를 가진 층(102)을 박리층으로부터 분리하고 이방성 전도성 접착제(104)로 안테나에 접착시킨다. 분리 방법으로서 다음과 같은 방법들이 적절히 사용될 수 있음을 주목해야 한다: (1) 고 내열성 기판과 박막 트랜지스터를 가진 층 사이에 금속 산화층을 설치하고, 금속 산화층은 결정화에 의해 약화되어, 박막 트랜지스터를 가진 층이 분리되는 방법; (2) 규소를 함유한 비정질 규소막을 고 내열성 기판과 박막 트랜지스터를 갖는 층 사이에 설치하고, 비정질 규소막을 레이저 조사 또는 에칭하여 제거함으로써, 박막 트랜지스터를 갖는 층이 분리되는 방법; (3) 박막 트랜지스터가 형성된 고 내열성 기판(유리 기판, 규소 기판 등)을 기계적으로 제거 또는 용액 또는 NF3, BrF3, ClF3과 같은 플루오르화 할로겐을 이용하여 에칭함으로써 제거되는 방법; (4) 박리층 및 금속 산화층을 고 내열성 기판과 박막 트랜지스터를 가진 층 사이에 설치하고, 금속 산화층을 결정화하여 약화시켜서, 박리층 부분을 용액 또는 NF3, BrF3, ClF3과 같은 플루오르화 할로겐을 이용하여 에칭함으로 제거하며, 이후 분리가 약화된 금속 산화막에서 수행되는 방법; (5) 고 내열성 기판을 기판으로 사용하고, 박리층 및 금속 산화층을 기판과 절연층 사이에 설치하여, 제2 박막 트랜지스터를 가진 층(131)을 절연층 상에 형성하고 금속 산화층이 약화되어, 제2 박막 트랜지스터를 가진 층(131)의 절연층의 일부를 레이저 빛을 조 사하여 개구(박리층의 일부가 노출된 곳)를 형성하고, 기판막을 이후에 제2 박막 트랜지스터를 가진 층(131)에 부착하고, 이후 제2 박막 트랜지스터를 가진 층(131)을 약화된 금속 산화막을 이용하여 기판으로부터 물리적으로 분리한다.
이방성 도전 접착제(104)는 도전성 입자들(각각은 약 수nm ~ 수μm의 입자 지름을 가짐)이 분산된 접착성 유기 수지이다. 에폭시 수지, 페놀 수지 등이 유기 수지로서 사용될 수 있다. 도전성 입자는 금, 은, 구리, 팔라듐, 및/또는 백금 중에서 선택된 하나 또는 복수의 원소들로 형성되고, 이들 원소들의 멀티층 구조를 가진 입자가 될 수도 있다. 또한, 수지로 형성된 도전성 입자의 표면은 금, 은, 구리, 팔라듐, 및/또는 백금 중에서 선택된 하나 또는 복수의 금속들로 형성된 박막으로 코팅된 도전성 입자가 사용될 수 있다.
안테나(103)는 유전체층(110), 유전체층의 일 표면상에 형성되는 제1 도전층(111), 유전체층의 다른 표면상에 형성되고 그 사이에 유전체층(110)을 개입시켜 제1 도전층(111)과 대향되는 제2 도전층(112), 및 전력 공급층(113)을 갖는다. 이러한 구조를 갖는 안테나를 이후 패치 안테나로 부른다. 제1 도전층(111)은 방사 전극으로 기능한다. 제2 도전층(112)은 접지체로 기능한다. 전력 공급층(113)은 제1 도전층(111)과 제2 도전층(112)에 접촉되지 않도록 설치된다. 전력은 전력 공급층(113)을 통해 안테나로부터 박막 트랜지스터를 포함하는 회로 또는 박막 트랜지스터를 포함하는 회로로부터 안테나로 공급된다. 덧붙여, 전력을 공급하기 위한 것으로 전력 공급층 대신에 전력 공급점이 사용될 수도 있다.
본 실시형태에서, 접속 단자(107)는 이방성 도전 접착제(104)에 포함된 도전 성 입자(109)를 통해 전력 공급층(113)과 전기적으로 접속된다. 미도시 되었지만, 박막 트랜지스터를 포함하는 회로의 접지전극은 동일한 방법에 의해 도전성 입자(109)를 통해 안테나(103)의 제2 도전층(112)과 전기적으로 접속된다.
여기서, 안테나(103)로서 사용되는 패치 안테나의 구조를 설명하기로 한다.
패치 안테나의 유전체층(110)은 세라믹, 유기 수지, 세라믹과 유기 수지의 혼합물 등으로 형성될 수 있다. 세라믹의 대표적인 예로는, 알루미나, 유리, 포스테라이트(forsterite) 등을 들 수 있다. 또한, 복수의 세라믹이 혼합될 수도 있다. 고유전상수를 얻기 위해, 강유전성 재료를 이용하여 유전체층(110)을 형성하는 것이 바람직하다. 강유전성 재료의 대표적인 예로서, 티탄산 바륨(barium titanate; BaTiO3), 티탄산 납(lead titanate; PbTiO3), 티탄산 스트론튬(strontium titanate; SrTiO3), 지르콘산 납(lead zirconate; PbZrO3), 니오브산 리튬(lithium niobate; LiNbO3), 티탄산 지르콘 납(lead zirconate titanate; PZT) 등을 들 수 있다. 또한, 복수의 강유전성 재료들의 혼합물이 사용될 수도 있다.
유기 수지로는, 열강화성 수지 또는 열가소성 수지가 적절히 사용된다. 유기 수지의 대표적인 예로는, 에폭시 수지, 페놀 수지, 폴리부타디엔 수지(polybutadiene resin), 비스마레이미드 트리아진 수지(bismaleimide triazine resin), 비닐벤질(vinylbenzyl), 폴리퓨마레이트(polyfumarate), 플루오르화 수지 등과 같은 수지 재료가 사용될 수 있다. 또한, 복수의 유기 수지 재료들의 혼합물이 사용될 수도 있다.
유전체층(110)을 세라믹과 유기 수지의 혼합물로 형성하는 경우, 유전체층(110)은 세라믹 분자들을 유기 수지에 분산시키는 방법으로 형성하는 것이 바람직하다. 여기서, 유전체층(110)의 세라믹 분자들의 함유량은 20 vol% 이상 60 vol% 이하인 것이 바람직하다. 또한, 세라믹 분자의 지름은 1 ~ 50μm인 것이 바람직하다.
유전체층(110)의 유전상수는 2.6 ~ 150, 더욱 바람직하게는 2.6 ~ 40 사이의 범위인 것이 바람직하다. 고유전상수를 가진 강유전성 재료를 사용함으로써, 패치안테나의 용량이 감소될 수 있다.
패치 안테나의 제1 도전층(111), 제2 도전층(112), 및 전력 공급층(113)은 금, 은, 구리, 팔라듐, 백금, 또는 알루미늄 중에서 선택된 금속, 또는 상기 금속을 포함하는 합금 등으로 형성될 수 있다. 패치 안테나의 제1 도전층(111), 제2 도전층(112), 및 전력 공급층(113)은 프린팅 방법 또는 도금방법에 의해 형성될 수 있다. 이들 도전층 각각은 증착법 또는 스퍼터링법 등으로 유전체층 상에 도전막을 형성하고 이후 도전막을 부분적으로 에칭함으로써 형성될 수 있다.
패치 안테나는 수mm×수mm ~ 수십mm×수십mm의 크기를 갖는 것이 바람직하다. 대표적으로, 크기는 7mm x 7mm ~ 12mm x 12mm 이다. 또한, 패치 안테나의 두께는 1mm ~ 15mm, 대표적으로는, 1.5mm ~ 5mm 이다. 패치 안테나는 구형(rectangular)의 평판체인 것이 바람직하지만, 형상은 이에 한정되지 않는다. 원형의 평판체가 사용될 수도 있다.
패치 안테나에 대해서는 도 7A 내지 7D를 참조하여 설명하기로 한다.
도 7A는 방사 전극으로 기능하는 제1 도전층(202), 유전체층(201), 접지체로 기능하는 제2 도전층(203), 전력 공급점(204), 제1 도전층, 유전체층, 및 제2 도전층에 설치된 스루 홀들(through holes)에 형성되어 전력 공급점과 접속되는 전력 공급체를 갖는 패치 안테나가 도시되어 있다. 전력 공급체는 전력 공급점에서 제1 도전층과 접속한다. 그러나, 제2 도전층과는 접속하지 않는다. 방사 전극으로 기능하는 제1 도전층(202)이 원형이고, 점에 대해 대칭인 두 개의 영역들 각각에 축퇴성(degenerate) 분리 소자(205)가 나타나는 경우, 패치 안테나는 원형-편파(circularly-polarized wave) 안테나가 된다. 반면, 제1 도전층(202)이 원형인 경우, 패치 안테나는 선형-편파(linearly-polarized wave) 안테나가 된다.
도 7B는 방사 전극으로 기능하는 제1 도전층(212), 유전체층(211), 접지체로 기능하는 제2 도전층(213), 전력 공급점(214), 제1 도전층, 유전체층, 및 제2 도전층에 설치된 스루 홀들(through holes)에 형성되어 전력 공급점과 접속되는 전력 공급체를 갖는 패치 안테나가 도시되어 있다. 전력 공급체는 전력 공급점에서 제1 도전층과 접속된다. 그러나 제2 도전층과는 접속되지 않는다. 방사 전극으로 기능하는 제1 도전층(212)이 구형이고, 점에 대해 대칭인 두 개의 영역들 각각에 축퇴성 분리 소자(215)가 나타나는 경우, 패치 안테나는 원형-편파(circularly-polarized wave) 안테나가 된다. 반면, 제1 도전층(212)이 구형인 경우, 패치 안테나는 선형-편파(linearly-polarized wave) 안테나가 된다.
도 7C는 방사 전극으로 기능하는 제1 도전층(222), 유전체층(221), 접지체로 기능하는 제2 도전층(223), 및 전력 공급층(224)을 갖는 패치 안테나가 도시되어 있다. 방사 전극으로 기능하는 제1 도전층(222)이 구형이고, 점에 대해 대칭인 두 개의 영역들에 축퇴성 분리 소자(225)가 나타나는 경우, 패치 안테나는 원형-편파(circularly-polarized wave) 안테나가 된다. 반면, 제1 도전층(222)이 축퇴성 분리 소자(225)가 없이 구형인 경우, 패치 안테나는 선형-편파(linearly-polarized wave) 안테나가 된다. 방사 전극으로 기능하는 제1 도전층(222) 및 전력 공급층(224)은 갭을 통해 용량-결합되어 있다. 또한, 전력 공급층(224)이 유전체층의 측면상에 형성되기 때문에, 표면 실장이 가능하다.
도 7A 내지 7C에 도시된 패치 안테나들은 유전체층들(201, 211, 221)의 일 표면들에 접지체로서 기능하는 제2 도전층들(203, 213, 223)이 설치되기 때문에, 패치 안테나는 제1 도전층들(202, 212, 222)에 지향성을 갖는다.
도 7D는 방사 전극으로 기능하는 제1 도전층(242), 유전체층(241), 접지체로 기능하는 제2 도전층(243), 및 전력 공급층(244)을 갖는 패치 안테나가 도시되어 있다. 도 7D에 도시된 바와 같이, 제1 도전층(242)에서, 직교 슬릿들이 대각선으로 형성되어 있다. 즉, 방사 전극으로 기능하는 제1 도전층(242)에는 십자 절결들(crisscross cutouts)이 설치된다. 따라서, 유전체층(241)이 십자부분에 노출된다. 방사 전극으로 기능하는 제1 도전층(242) 및 전력 공급층(244)은 갭을 통해 용량-결합되어 있다. 이러한 형상을 갖는 패치 안테나의 대표적인 예로는 CABPB 1240, CABPB 0730, 및 CABPB 0715 (TDK 코포레이션에서 제작됨)를 들 수 있다. 또한, 전력 공급층(244)이 유전체층의 측면에 형성되어 있기 때문에, 표면 실장이 가능하다. 이러한 구조를 갖는 패치 안테나는 방사전극의 직교 슬릿들로 인해 무지향성 구조를 가지며, 실장 위치 및 실장 각도가 선택될 필요가 없다. 따라서, 전자 장치들을 설계하는데 있어서의 자유를 넓힐 수 있다.
도 7A 내지 7D에 도시된 패치 안테나 이외의 공지의 패치 안테나가 사용될 수도 있다.
원형 편파의 패치 안테나를 이용함으로써, 제3세대 데이터 통신, 패킷 통신, 및 GPS (Global Positioning System (1.5 GHz))의 송수신, 위성 디지털 방송(satellite digital broadcast (2.6 GHz)), 무선 랜(Local Area Network)(2.4 GHz, 5.2 GHz), 정보 기기들을 연결하기 위한 무선 통신 기술(블루투스(등록 상표)(2.4 GHz)), 또는 UWB (Ultra Wide Band) (3 ~ 10 GHz)과 같은 PAN(Personal Area Network) 등의 송수신을 수행할 수 있다.
도 1B에 도시된 바와 같이, 각각 복수의 박막 트랜지스터를 갖는 복수의 층들(121~123)이 박막 트랜지스터들을 갖는 층(120)에 적층될 수 있다. 구체적으로, 박막 트랜지스터를 갖는 제2층(122)은 박막 트랜지스터들을 갖는 제1층(121) 상에 형성된다. 박막 트랜지스터들을 갖는 제3층(123)은 박막 트랜지스터들을 갖는 제2층(122) 상에 형성된다. 박막 트랜지스터들을 갖는 제3층(123)에서, 절연층(127)이 박막 트랜지스터 위에 형성된다. 또한, 절연층(127)의 표면에는, 박막 트랜지스터들을 갖는 제1층 내지 박막 트랜지스터들을 갖는 제3층의 박막 트랜지스터들과 접속되는 접속 단자(126)가 형성된다.
박막 트랜지스터들을 갖는 제1층(121)에서, 제1 절연층(124)이 박막 트랜지스터 위에 형성된다. 제1 절연층(124)의 이용에서, 박막 트랜지스터들을 갖는 제1 층(121)의 박막 트랜지스터들은 박막 트랜지스터들을 갖는 제2층(122)의 박막 트랜지스터들과 전기적으로 절연된다. 또한, 박막 트랜지스터들을 갖는 제2층(122)에서, 제2 절연층(125)은 박막 트랜지스터 위에 형성된다. 제2 절연층(125)의 이용에서, 박막 트랜지스터들을 갖는 제2층(122)의 박막 트랜지스터들은 박막 트랜지스터들을 갖는 제3층(123)의 박막 트랜지스터들과 전기적으로 절연된다. 박막 트랜지스터들을 갖는 제3층(123)의 사용에서, 제3 절연층(127)이 박막 트랜지스터 위에 형성된다. 제3 절연층(127)에서, 박막 트랜지스터들을 갖는 제3층(123)의 박막 트랜지스터들은 접속 단자와 전기적으로 절연된다.
박막 트랜지스터들을 갖는 제1층 내지 박막 트랜지스터들을 갖는 제3층은 도 1B에 박막 트랜지스터들을 갖는 층(120)으로 도시되어 있다. 그러나, 본 발명은 이에 한정되지 않는다. 박막 트랜지스터들을 갖는 층(120)은 박막 트랜지스터들을 갖는 두 개의 층들을 포함할 수 있다. 또한, 박막 트랜지스터들을 갖는 층(120)은 박막 트랜지스터들을 갖는 4개 이상의 층들을 포함할 수 있다.
도 3A에 도시된 바와 같이, 박막 트랜지스터들을 갖는 층(102)은 그들 사이에 유기 수지층(101)을 개입시켜 가요성 기판(100)에 고착될 수 있다. 가요성 기판(100)의 대표적인 예로서, 박막의 경량의 플라스틱 기판을 사용하는 것이 바람직하다. 대표적으로, PET(polyethylene terephthalate), PEN(polyethylene naphthalate), PES(polyether sulfone), 폴리프로필렌 폴리카보네이트(polypropylene polycarbonate), 폴리에테르-이미드(polyether-imide), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리에틸렌 옥사이드(polyphenylene oxide), 폴리설폰(polysulfone), 폴리프탈아미드(polyphthalamide) 등이 사용될 수 있다. 또한, 박리지와 같은 막-코팅된 종이가 가요성 기판으로 사용될 수 있다.
또한, 유기 수지층(101)의 대표적인 예로서, 열경화성 접착제, 중합형 접착제, 감압형 접착제, 또는 핫멜트 접착제(hot melt adhesive) 등의 반응성 접착제가 경화된 유기 수지를 사용하는 것이 바람직하다. 일반적으로, 페놀 수지, 에폭시 수지, 실리콘 수지, 아크릴 수지, 폴리에스텔 수지, 또는 규소 수지 등이 사용될 수 있다.
가요성 기판(100)에 접착 수지층이 마련되는 경우, 가요성 기판이 박막 트랜지스터들을 가진 층(102)에 고착될 수 있음을 주의해야 한다.
여기서, 무선 칩은 도 1A에 도시된 박막 트랜지스터들을 가진 층(102)에 유기 수지를 개재한 가요성 기판이 설치되지만, 그 구조가 이에 한정되지 않음을 주의해야 한다. 가요성 기판은 도 1B에 도시된 바와 같이, 박막 트랜지스터들을 가진 복수의 층에 유기 수지를 개재시켜 설치될 수도 있다.
또한, 도 3B에 도시된 바와 같이, 가요성 기판(100) 상에 형성된 박막 트랜지스터들을 가진 층(141) 및 안테나(103)는 이방성 도전 접착제(104)로 고정될 수 있다.
층(141)의 표면에 형성된 접속 단자(107) 및 전력 공급층(113)은 이방성 도전 접착제의 도전성 입자들(109)을 통해 전기적으로 접속된다. 미도시 되었지만, 박막 트랜지스터들을 포함하는 회로의 접지 전극 및 안테나의 도전층(112)은 유사한 방법으로 도전성 입자들을 통해 전기적으로 접속된다.
가요성 기판(100)은 유리 기판과 같은 비-가요성 기판과 비교하여 낮은 내열성을 갖는다. 따라서, 박막 트랜지스터들은 유기 반도체를 사용하여 형성하는 것이 바람직하다. 유기 반도체로 형성된 박막 트랜지스터들을 가진 층에 대해, 박막 트랜지스터(142)가 가요성 기판(100) 상에 형성되고, 박막 트랜지스터(142)를 덮는 절연층(108)이 형성된다. 또한, 박막 트랜지스터(142)의 배선에 접속된 접속 단자(107)는 박막 트랜지스터들을 가진 층(141)의 표면에 형성된다.
여기서, 유기 반도체를 이용하는 박막 트랜지스터의 구조를 도 17A 및 17B를 참조하여 설명하고자 한다. 도 17A는 스태거(staggered) 박막 트랜지스터에 적용된 예를 나타낸다. 박막 트랜지스터(142)가 가요성 기판(1401)상에 설치된다. 박막 트랜지스터(142)에는, 게이트 전극(1402), 게이트 절연막으로 기능하는 절연층(1403), 게이트 전극 및 게이트 절연막으로 기능하는 절연층(1403)을 중첩하는 반도체층(1404), 반도체층(1404)에 접속된 배선들(1405, 1406)이 형성된다. 반도체층은 게이트 절연막으로 기능하는 절연층(1403) 및 배선들(1405, 1406)과 접함을 주의해야 한다.
게이트 전극(1402)은 게이트 전극(1304)과 동일한 재료 및 동일한 방법을 사용하여 형성될 수 있다. 그리고, 게이트 전극(1402)은 미립자들을 함유하는 조성물의 액적들을 미세한 구멍들로부터 토출하여 소정의 형상을 가진 패턴을 형성하는 방법(이하, 액적 토출 방법이라 함)을 사용하고 그 후에 건조 및 소성함으로써 형성될 수 있다. 또한 프린팅 방법으로 가요성 기판에 미립자들을 함유하는 페이스트로 프린팅을 수행하고, 건조 및 소성을 수행하여 게이트 전극(1402)을 형성한다. 미립자들은 금, 구리, 금과 은의 합금, 금과 구리의 합금, 은과 구리의 합금, 금, 은 및 구리의 합금 중 어느 하나를 주성분으로 하는 미립자들이 될 수 있다. 또한, 인듐 주석 산화물(ITO)과 같은 도전성 산화물을 주성분으로 하는 미립자들이 사용될 수도 있다.
게이트 절연막으로 기능하는 절연층(1403)은 절연층(1303)과 동일한 재료 및 동일한 방법을 사용하여 형성될 수 있다. 절연층이 유기 용매에 용해된 절연 재료를 적용한 후 열처리에 의해 형성되는 경우, 열처리는 가요성 기판의 내열 온도 보다 낮은 온도에서 수행됨을 주의해야 한다.
반도체층(1404)은 다환방향족 화합물(polycyclic aromatic compound), 공역 이중결합계 화합물(conjugated double bond compound), 프탈로시아닌(phthalocyanine), 또는 전하-이동형 착체(charge-transfer complex) 등이 될 수 있다. 예를 들어, 안트라센(anthracene), 테트라센(tetracene), 펜타센(pentacene), 6T(hexathiophene), TCNQ (tetracyanoquinodimethane), PTCDA(perylenetetracarboxylic dianhydride), 또는NTCDA(naphthalenetetracarboxylic dianhydride) 등이 사용될 수 있다. 구체적으로, π-공역계 폴리머 재료, 카본 나노튜브, 폴리비닐 피리딘, 또는 프탈로시아닌 금속 착체 등이 유기 폴리머 화합물 재료로 사용될 수 있다. 특히, 골격이 공역 이중 결합들로 형성되는 π-공역계 폴리머 재료인, 폴리아세틸렌(polyacetylene), 폴리아닐린(polyaniline), 폴리피롤(polypyrrole), 폴리티에닐렌(polythienylene), 폴리티오펜 유도체(polythiophene derivative), 폴리(3 알킬티오펜)(poly(3 alkylthiophene)), 폴리파라페닐렌 유도체(polyparaphenylene derivative) 또는 폴리파라페닐렌 비닐렌 유도체(polyparaphenylene vinylene derivative)를 사용하는 것이 바람직하다.
또한, 유기 반도체막은 막을 균일한 막 두께를 가지도록 하는 방법으로 형성될 수 있다. 막 두께는 1 nm 이상 1000 nm 이하, 바람직하게는 10 nm 이상 100 nm 이하인 것이 좋다. 구체적인 방법으로, 증착법, 코팅법, 스핀코팅법, 바코드법, 용액 캐스트법, 딥코팅법, 스크린프린팅법, 롤코팅법, 또는 액적 토출법이 사용될 수 있다.
배선들(1405, 1406)은 게이트 전극(1402)과 동일한 재료 및 동일한 방법을 사용하여 형성될 수 있다.
도 17B는 코-플래너(co-planar) 박막 트랜지스터를 적용하는 예를 나타낸다. 박막 트랜지스터(142)를 가요성 기판(1401) 상에 설치한다. 박막 트랜지스터(142)에서, 게이트 전극(1402), 게이트 절연막으로 기능하는 절연층(1403), 배선들(1405, 1406), 및 게이트 전극 및 게이트 절연막으로 기능하는 절연층(1403)에 중첩하는 반도체층(1404)이 형성된다. 또한, 배선들(1405, 1406)은 게이트 전극 및 절연막으로 기능하는 절연층(1403) 및 반도체층(1404)에 접한다.
여기서, 본 발명의 무선 칩의 구조를 도 9A 내지 9C 및 도 10을 참조하여 설명하기로 한다. 도 9A에 도시된 바와 같이, 본 발명의 무선 칩(20)은 접촉 없이 데이터를 송수신하는 기능을 가지며, 전원 회로(11), 클록 발생 회로(12), 데이터 복조/변조 회로(13), 다른 회로들을 제어하는 제어 회로(14), 인터페이스 회로(15), 메모리 회로(16), 버스(17), 및 안테나(18)를 포함한다.
또한, 도 9B에 도시된 바와 같이, 본 발명의 무선 칩(20)은 접촉 없이 데이터를 송수신하는 기능을 가지며, 전원 회로(11), 클록 발생 회로(12), 데이터 복조/변조 회로(13), 다른 회로들을 제어하는 제어 회로(14), 인터페이스 회로(15), 메모리 회로(16), 버스(17), 및 안테나(18)에 추가하여 중앙 처리 유닛(21)을 포함할 수 있다.
또한, 도 9C에 도시된 바와 같이, 본 발명의 무선 칩(20)은 접촉 없이 데이터를 송수신하는 기능을 가지며, 전원 회로(11), 클록 발생 회로(12), 데이터 복조/변조 회로(13), 다른 회로들을 제어하는 제어 회로(14), 인터페이스 회로(15), 메모리 회로(16), 버스(17), 안테나(18), 및 중앙 처리 유닛(21)에 추가하여, 검출 소자(31) 및 검출 제어 회로(32)를 포함하는 검출부(30)를 가질 수 있다.
본 실시형태의 무선 칩에 대해, 검출소자(31) 및 검출 제어 회로(32)를 포함하는 검출부(30) 등은 박막 트랜지스터들을 가진 층들(102, 120, 141)을 사용하여, 전원 회로(11), 클록 발생 회로(12), 데이터 복조/변조 회로(13), 다른 회로들을 제어하는 제어 회로(14), 인터페이스 회로(15), 메모리 회로(16), 버스(17), 안테나(18), 및 중앙 처리 유닛(21)에 추가하여 형성된다. 따라서, 소형의 멀티-기능 무선 칩이 형성될 수 있다.
전원 회로(11)는 안테나(18)로부터 입력된 교류 신호를 기초로, 무선 칩(20)의 각 회로들에 공급하는 각종 전원들을 생성하는 회로이다. 클록 발생 회로(12)는 안테나(18)로부터 입력된 교류 신호를 기초로, 무선 칩(20)의 각 회로들에 공급하 는 각종 클록 신호들을 발생하는 회로이다. 데이터 복조/변조 회로(13)는 리더/라이터(19)로부터 수신되는 또는 리더/라이터(19)로 송신되는 데이터를 복조/변조하는 기능을 갖는다. 제어 회로(14)는 메모리 회로(16)를 제어하는 기능을 갖는다. 안테나(18)는 리더/라이터(19)로/로부터의 전기장 또는 전파를 송수신하는 기능을 갖는다. 리더/라이터(19)는 무선 칩과 데이터를 교신하고, 무선 칩을 제어하며, 무선 칩으로부터/으로 데이터를 송수신하는 프로세스를 제어하는 기능을 갖는다. 무선 칩은 전술한 구성에 한정되지 않으며, 예컨대 전원 전압의 리미터 회로 또는 암호 처리를 위한 전용 하드웨어와 같은 다른 소자가 추가될 수 있다.
메모리 회로(16)는 DRAM, SRAM, FeRAM, 마스크 ROM, PROM, EPROM, EEPROM, 플래시 메모리, 또는 유기 메모리 중에서 선택된 하나 이상의 소자들을 갖는다.
유기 메모리는 한쌍의 전극들 사이에 유기 화합물을 함유하는 층을 갖는다. 또한, 유기 메모리는 한쌍의 전극들 사이에, 유기 화합물과 무기 화합물이 혼합된 층을 갖는다. 유기 화합물의 대표적인 예로서, 전기 작용 또는 빛 조사에 의해 그 형상, 도전성 또는 결정 상태가 변하는 물질을 이용한다. 대표적으로, 빛을 흡수하여 산을 발생하는 화합물(광산 발생제(photoacid generator))로 도포된 공역 폴리머, 높은 홀-수송성을 가진 유기 화합물, 또는 높은 전자-수송성을 가진 유기 화합물이 사용될 수 있다.
한쌍의 전극들 사이에 유기 화합물과 무기 화합물이 혼합된 층을 설치하는 경우, 높은 홀-수송성을 가진 유기 화합물과 전자들을 용이하게 수용하는 무기 화합물을 혼합하는 것이 바람직하다. 또한, 높은 전자-수송성을 가진 유기 화합물과 전자들을 용이하게 주는 무기 화합물을 혼합하는 것이 바람직하다. 그러한 구성에서는, 본래 내재적으로 거의 캐리어들을 갖고 있지 않은 유기 화합물에서 많은 홀 캐리어들 또는 전자 캐리어들이 발생되어, 유기 화합물은 극히 높은 홀-주입성/수송성 또는 전자-주입성/수송성을 나타낸다.
유기 메모리는 용량의 증가뿐만 아니라, 동시에 크기 및 막 두께의 감소를 달성할 수 있기 때문에, 유기 메모리를 사용하여 메모리 회로(16)를 형성함으로써, 무선 칩은 더욱 소형화되고 가벼워질 수 있다.
마스크 롬은 박막 트랜지스터와 동시에 형성될 수 있다. 마스크 롬은 복수의 트랜지스터들로 형성된다. 이때, 데이터는 예를 들어, 트랜지스터의 드레인 영역에 접속된 배선을 위한 컨택트홀(contact hole)이 열리고 열리지 않는지에 따라 기입될 수 있다. 예를 들어, 컨택트홀이 열리는 경우 1(온)의 데이터(정보), 컨택트홀이 열리지 않는 경우 0(오프)의 데이터(정보)가 메모리 셀에 기입될 수 있다.
예를 들어, 스테퍼(stepper)와 같은 노광 장치를 사용하여 레티클(reticle)(포토마스크)을 통해 포토레지스트를 빛에 노출시키는 공정 전에 또는 후에, 컨텍트홀이 설치되는, 도 1A에 도시된 박막 트랜지스터(106) 상의 층간 절연층(108) 상에 형성된 포토레지스트(photoresist)의 부분이 전자 빔 또는 레이저로 조사된다. 이후, 현상, 에칭, 및 포토레지스트 필링 등의 공정들이 통상 실시되어 배선이 형성된다. 이로 인해, 레티클(포토마스크)을 변경하지 않고 전자 빔 또는 레이저로 조사되는 영역들을 단지 선택함으로써, 컨텍트홀이 설치되는 패턴과 컨텍트홀이 설치되지 않는 패턴을 독립적으로 형성하는 것이 가능하다. 즉, 전자 빔 또는 레이저로 조사되는 영역을 선택함으로써, 제조시에 반도체 장치 각각에 대해 상이한 데이터가 기입된 마스크 롬이 제작될 수 있다.
각각의 반도체 장치 등에 대한 고유 식별자(Unique Identifier; UID) 등이 그러한 마스크 롬을 사용하여 제작될 수 있다.
여기서, 중앙 처리 유닛(21)의 구성은 도 10의 블록도를 참조하여 설명하기로 한다.
우선, 신호가 버스(17)로 입력되고, 이후 신호는 분석 회로(1003)(명령어 디코더로 불리기도 함)에서 디코팅되며, 디코팅된 신호는 제어 신호 발생 회로(1004)(CPU 타이밍 컨트롤러)로 입력된다. 신호가 입력되면, 제어 신호가 제어 신호 발생 회로(1004)로부터 연산 회로(이하, ALU(1009)로 부름) 및 메모리 회로(이하, 레지스터(1010)로 부름)로 출력된다.
제어 신호 발생 회로(1004)는 ALU(1009)를 제어하기 위한 ALU 컨트롤러(이하, ACON(1005)라 함), 레지스터(1010)를 제어하기 위한 회로(이하, RCON(1006)라 함), 타이밍을 제어하기 위한 타이밍 컨트롤러(이하, TCON(1007)라 함), 및 인터럽트를 제어하기 위한 인터럽트 컨트롤러(이하, ICON(1008)라 함)를 포함한다.
반면, 처리 신호가 버스(17)로 입력되고, 신호는 ALU(1009) 및 레지스터(1010)로 출력된다. 이후, 제어 신호 발생 회로(1004)로부터 입력된 제어 신호에 기초한 처리(예, 메모리 읽기 사이클, 메모리 기입 사이클, I/O 읽기 사이클, 또는 I/O 기입 사이클 등)가 수행된다.
레지스터(1010)는 범용 레지스터, 스택 포인터(stack pointer; SP), 및 프로 그램 카운터(PC) 등을 포함한다.
어드레스 컨트롤러(1011)는 16-비트 어드레스를 버스(17)로 출력한다.
본 실시예에 도시된 CPU의 구성은 본 발명의 구성에 한정되지 않는다. 전술한 구조 이외에 공지의 CPU의 구조가 적용될 수도 있다.
검출부(30)는 온도, 압력, 유량, 빛, 자성, 음파, 가속도, 습도, 기체성분, 액체성분, 및 그 밖의 특성들을 물리적 또는 화학적 수단들에 의해 검출할 수 있다. 또한, 검출부(30)는 물리량 및 화학량을 검출하기 위한 검출 소자(31) 및 검출 소자(31)에 의해 검출된 물리량 또는 화학량을 전기 신호와 같은 적절한 신호로 변환하기 위한 검출 제어 회로(32)를 갖는다. 검출 소자(31)로는, 레지스터 소자, 용량-결합 소자, 유도-결합 소자, 광기전력 소자, 광전 변환 소자, 열기전력소자, 트랜지스터, 서미스터, 다이오드, 정전 용량 소자, 또는 압전 소자 등을 사용할 수 있다. 검출부(30)의 개수는 이 경우 하나 이상이 될 수 있으며, 복수의 물리량들 또는 복수의 화학량들을 동시에 검출하는 것이 가능하다.
여기서 물리량은 온도, 압력, 유량, 빛, 자성, 음파, 가속도, 및 습도 등을 의미하며, 화학량은 가스 성분 또는 이온과 같은 액체 성분과 같은 화학 물질 등을 의미한다. 또한, 혈액, 땀, 또는 오줌에 포함된 특정 생체 물질(예를 들어, 혈액에 포함된 혈당 수치 등)과 같은 유기 화합물이 포함될 수도 있다. 특히, 화학량을 검출하는 경우, 특정 물질이 선택적으로 검출될 필요가 있기 때문에, 검출될 물질과 선택적으로 반응하는 물질을 미리 검출 소자(31)에 마련한다. 예를 들어, 생체 물질을 검출하는 경우, 검출 소자(31)에 의해 검출할 생체 물질과 선택적으로 반응하 는 효소, 항체 분자, 또는 미생물 세포 등을 폴리머 등에 고정하는 것이 바람직하다.
리더/라이터와 무선 칩 간의 통신 시, 온도, 압력, 유량, 빛, 자성, 음파, 가속도, 습도, 가스 성분, 액체 성분, 및 그 밖의 특성들을 검출부(30)를 사용하여 검출할 수 있다. 필름-형상 2차 전지가 무선 칩에 대해 사용될 수 있다. 필름-형상 2차 전지의 대표적인 예로는, 전기분해액이 침투된 겔을 가진 박형 2차 전지가 사용될 수 있다. 이 경우, 통신이 리더/라이터와 이루어질 때에도 전술한 특성들은 검출부(30)를 사용하여 검출될 수 있다.
본 실시형태의 무선 칩에서, 안테나 및 박막 트랜지스터를 가진 층은 거의 동일한 면적으로 형성될 수 있다. 패치 안테나는 박막 트랜지스터들을 가진 층을 보호하는 기능을 한다. 따라서, 무선 칩의 기계적 강도가 증가된다.
[ 실시형태 2]
본 발명의 무선 칩의 일 실시형태가 도 2에 도시되어 있다. 도 2는 무선 칩의 단면도이다. 본 실시형태에서는, 패치 안테나 및 층들이 서로 이방성 도전 접착제로 고착되는 박막 트랜지스터들을 가진 복수의 층들을 가진 무선 칩의 구조가 설명될 것이다.
본 실시행태의 무선 칩은, 박막 트랜지스터를 갖는 제1층(102) 및 박막 트랜지스터를 갖는 제2층(131)이 이방성 도전 접착제(133)에 의해 서로 고착된다.
박막 트랜지스터를 갖는 제1층(102)의 표면에 형성되는 제1 접속 단자는 이방성 도전 접착제(133)에 분산된 도전성 입자들을 통해 박막 트랜지스터를 갖는 제 2층(131)의 표면에 형성된 제2 접속단자와 전기적으로 접속된다.
박막 트랜지스터를 갖는 제1층(102) 및 박막 트랜지스터를 갖는 제2층(131)과 유사하게, 박막 트랜지스터를 갖는 제2층(131) 및 박막 트랜지스터를 갖는 제3층(132)이 이방성 도전 접착제(134)에 의해 서로 고착된다.
박막 트랜지스터를 갖는 제2층(131)의 표면에 형성되는 제3 접속 단자는 이방성 도전 접착제(134)에 분산된 도전성 입자들을 통해, 박막 트랜지스터를 갖는 제3층(132)의 표면에 형성된 제4 접속단자와 전기적으로 접속된다.
소형의 멀티-기능 무선 칩은 프로세서 유닛, 전원 회로, 클록 발생 회로, 데이터 복조/변조 회로, 제어 회로, 인터페이스 회로, 메모리 회로, 및 검출 회로 등 중 임의의 하나를 박막 트랜지스터를 갖는 제1층(102) 내지 박막 트랜지스터를 갖는 제3층(132)으로 형성함으로써 형성될 수 있다.
박막 트랜지스터를 갖는 제3층(132)의 표면에 형성된 제5 접속 단자는 이방성 도전 접착제의 도전성 입자들을 통해 안테나(103)와 전기적으로 접속된다. 여기서는 미도시 되었지만, 박막 트랜지스터에 형성된 회로의 접지 전극이 도전성 입자들을 통해 유사하게 안테나의 제2 도전층(112)과 전기적으로 접속된다.
박막 트랜지스터를 갖는 제1층 내지 박막 트랜지스터를 갖는 제3층이 서로 이방성 도전 접착제로 고착되는 무선 칩이 도시되었지만, 본 발명은 이에 한정되지 않으며, 박막 트랜지스터들을 갖는 두 개의 층들이 사용될 수 있다. 대안적으로, 박막 트랜지스터들을 갖는 4개 이상의 층들이 사용될 수 있다.
또한, 박막 트랜지스터를 갖는 층(102)이 실시형태 1과 같이 가요성 기판에 고착될 수도 있다.
또한, 본 실시형태는 실시형태 1과 적절히 결합할 수 있다.
본 실시형태의 무선 칩에서, 안테나 및 절연기판상에 형성되는 박막 트랜지스터를 갖는 층이 거의 동일한 면적을 갖도록 형성될 수 있다. 패치 안테나는 박막 트랜지스터를 갖는 층을 보호하는 기능을 한다. 따라서, 무선 칩의 기계적 강도가 증가된다.
또한, 본 실시형태의 무선 칩에서는 박막 트랜지스터를 갖는 복수의 층들이 패치 안테나에 고착되기 때문에, 무선 칩이 고 집적화된다.
[ 실시형태 3]
본 발명의 무선 칩의 일 실시형태가 도 4를 참조하여 설명될 것이다. 도 4는 무선 칩의 단면도이다. 본 실시형태는 박막 트랜지스터를 갖는 층, 수동 소자, 및 패치 안테나가 이방성 도전 접착제 또는 도전층 등에 의해 서로 고착되는 무선 칩의 구조가 설명될 것이다.
실시형태 1에 설명된 바와 같이, 박막 트랜지스터를 갖는 층(102)이 형성된다. 박막 트랜지스터를 갖는 층(102) 및 수동 소자(150)는 이방성 도전 접착제(104)에 의해 서로 고착된다. 여기서, 수동 소자(150)는 제1 수동 소자(151) 및 제2 수동 소자(152)로 도시되어 있다. 또한, 박막 트랜지스터를 갖는 층(102)의 표면에 노출된 접속 단자(107)는 이방성 도전 접착제(104)의 도전성 입자들에 의해 수동 소자(150)의 제1 접속 단자(160)와 전기적으로 접속된다.
수동 소자(150) 및 안테나(103)는 도전층들(171, 172)에 의해 서로 고착된 다. 안테나(103)의 전력 공급층(113), 수동 소자(150)의 제2 접속 단자(168), 패치 안테나의 접지체로 기능하는 제2 도전층(112), 및 수동 소자의 제3 접속 단자(169)가 도전층들(171, 172)을 통해 각각 전기적으로 접속된다. 도전층들(171, 172)은 도전성 페이스트를 경화하여 형성된다. 도전성 페이스트를 경화하여 형성되는 도전층의 대표적인 예로서, 주석(Sn), 은(Ag), 비스무스(Bi), 구리(Cu), 인듐(In), 니켈(Ni), 안티몬(Sb), 또는 아연(Zn) 중에서 선택된 복수의 원소들을 함유하는 합금이 사용될 수 있다. 이방성 도전 접착제가 도전층들(171, 172) 대신 사용될 수 있다.
제1 수동 소자(151)는 절연층들(154~157) 및 그 사이에 설치된 도전층들(162~164)을 이용하여 커패시터, 인덕터, 또는 저항 중 하나 이상을 포함한다. 유사하게, 제2 수동 소자(152)는 절연층들(157~160) 및 그들 사이에 설치된 도전층들(165~167)을 이용하여 커패시터, 인덕터, 또는 저항 중 하나 이상을 포함한다.
제1 수동 소자(151) 또는 제2 수동 소자(152)의 절연층들(154~160)의 유전상수는 2.6 ~ 40 범위를 갖는다. 도전층들(162~167)은 금, 은, 구리, 또는 알루미늄 또는 이들 중에서 선택된 복수의 원소들을 포함하는 합금과 같은 높은 도전성을 가진 금속으로 형성된다.
제1 수동 소자(151) 및 제2 수동 소자(152)를 형성하기 위한 방법이 이하에 설명되어 있다. 금, 은, 구리, 또는 알루미늄 또는 이들 금속들 중에서 선택된 복수의 원소들을 포함하는 합금과 같은 높은 도전성을 가진 금속을, 두께 10 ~ 150μm로 형성되는 산화 알루미늄 또는 산화 규소를 포함하는 시트-형상의 세라믹상에 (소위 그린 시트(green sheet)라 불림) 프린팅법에 의해 프린팅하여. 도전층을 형성한다. 필요하다면, 스루-홀을 그린 시트에 형성할 수 있으며, 스루-홀을 도전성 페이스트로 충전하여 다른 층에 형성된 도전층에 접속하기 위한 플러그를 형성할 수도 있다. 그린 시트는 실시형태 1에서 도시된 안테나(103)의 유전체층(110)을 형성하는 세라믹, 또는 유기 수지 등을 적절히 혼합하여 형성될 수 있다. 도전층이 프린팅된 복수의 그린 시트들은 적층 및 열-압착될 수 있고, 이후 소정의 크기를 갖도록 처리된다. 이후, 절연층 및 도전층은 800 ~ 1,300℃에서 소성하여, 제1 수동 소자(151) 및 제2 수동 소자(152)를 형성한다. 또한, 도전층은 절연층의 측면에 형성되어, 적층에서 각 도전층에 접속될 수 있다.
커패시터, 인덕터, 저항, 및 배선과 같은 복수의 수동 소자를 조합함으로써, 고주파 회로를 구성하는 커패시터, 듀플렉서, 및 저역통과필터를 포함하는 안테나 프론트-엔드 모듈; 아이솔레이터(isolator), 커플러, 감쇠기, 및 전력 증폭기를 포함하는 아이솔레이터 전력 증폭 모듈; 전압 제어 오실레이터(voltage control oscillator; VCO)); 대역통과필터(BPF); 멀티층 필터; 밸룬 트랜스포머(balun transformer); 유전체 필터; 커플러; 및 공진기 등을 형성할 수 있다.
전원 회로, 클록 발생 회로, 데이터 복조/변조 회로, 다른 회로를 제어하기 위한 제어 회로, 인터페이스 회로, 또는 메모리 회로와 같은 고주파 회로; 버스; 안테나; 중앙 처리 유닛; 및 검출 소자 및 검출 제어 회로를 포함하는 검출부 등은 박막 트랜지스터 및 수동 소자를 갖는 층을 사용하여 형성된다.
또한, 박막 트랜지스터를 갖는 층은 실시형태 1과 같이, 유기 수지층에 의해 가요성 기판에 고착될 수 있다.
본 실시형태는 실시형태 1 내지 3 중 임의의 것과 적절히 결합될 수 있다.
본 실시형태의 무선 칩은 후막 패턴으로 형성된 수동 소자 및 트랜지스터를 사용하여 형성된 집적 회로를 포함한다. 따라서, 각 회로는 적절한 기능들을 가진 소자를 사용하여 고 집적화된다. 본 발명의 무선 칩을 배선 기판에 실장함으로써, 실장 부품들의 수가 감소될 수 있다. 따라서, 배선 기판을 갖는 전자 장치의 크기뿐만 아니라 배선 기판의 면적이 감소될 수 있다.
[실시형태 4]
본 발명의 무선 칩의 일 실시형태가 도 5에 도시되어 있다. 도 5는 무선 칩의 단면도이다. 본 실시형태는 이방성 도전 접착제에 의해 서로 고착된 박막 트랜지스터들을 갖는 복수의 층들, 수동소자, 및 패치 안테나가 이방성 도전 접착제 또는 도전층 등에 의해 서로 고착되는 무선 칩의 구조를 설명할 것이다.
실시형태 2와 같이, 박막 트랜지스터를 갖는 제1층(102) 및 박막 트랜지스터를 갖는 제2층(131)은 이방성 도전 접착제(133)에 의해 서로 고착된다.
박막 트랜지스터를 갖는 제1층(102)의 표면에 형성된 제1 접속 단자는 이방성 도전 접착제(133)에 분산된 도전성 입자들을 사용하여, 박막 트랜지스터를 갖는 제2층의 표면에 형성된 제2 접속 단자와 전기적으로 접속된다.
박막 트랜지스터를 갖는 제1층(102) 및 박막 트랜지스터를 갖는 제2층(131)과 유사하게, 박막 트랜지스터를 갖는 제2층(131) 및 박막 트랜지스터를 갖는 제3층(132)은 이방성 도전 접착제(134)에 의해 서로 고착된다.
박막 트랜지스터를 갖는 제2층(131)의 표면에 형성된 제3 접속 단자는 이방성 도전 접착제(134)에 분산된 도전성 입자들을 사용하여, 박막 트랜지스터를 갖는 제3층(132)의 표면에 형성된 제4 접속 단자와 전기적으로 접속된다.
수동 소자(150) 및 박막 트랜지스터를 갖는 제3층(132)은 이방성 도전 접착제(135)를 사용하여 서로 고착된다. 여기서, 수동소자(150)는 실시형태 4와 유사하게 제1 수동 소자(151) 및 제2 수동 소자(152)로 나타낸다. 또한, 박막 트랜지스터를 갖는 제3층(132)의 표면에 노출된 접속 단자는 이방성 도전 접착제에 분산된 도전성 입자들을 사용하여, 수동 소자(150)의 제1 접속 단자에 전기적으로 접속된다.
실시형태 4에서와 같이, 수동 소자(150) 및 안테나(103)는 도전층들(171, 172)에 의해 서로 고착된다. 안테나(103)의 전력 공급층(113), 수동 소자(150)의 제2 접속 단자(168), 패치 안테나의 접지체로 기능하는 제2 도전층(112), 및 수동 소자의 제3 접속 단자(169)는 각각 도전층들(171, 172)을 통해 전기적으로 접속된다. 도전층들(171, 172)은 도전성 페이스트를 경화하여 형성된다. 이방성 도전 접착제가 도전층들(171, 172)을 대신하여 사용될 수 있다.
또한, 박막 트랜지스터를 갖는 층은 실시형태 1과 같이 유기 수지층을 통해 가요성 기판에 고착될 수 있다.
본 실시형태는 실시형태 1 내지 4의 어느 하나와 적절히 결합될 수 있다.
본 실시형태의 무선 칩은 후막 패턴으로 형성되는 수동 소자 및 박막 트랜지스터를 사용하여 형성되는 집적 회로를 포함한다. 따라서, 각 회로는 적절한 기능들을 가진 소자를 사용하여 형성되고 무선 칩은 고 집적화된다. 본 발명의 무선 칩을 배선 기판에 실장함으로써, 실장 부품들의 수가 감소될 수 있다. 따라서, 배선 기판을 갖는 전자 장치의 크기뿐만 아니라 배선 기판의 면적이 감소될 수 있다.
[실시형태 5]
본 발명의 무선 칩의 일 실시형태가 도 6A 및 6B에 도시되어 있다. 본 실시 형태에서는, 복수의 안테나를 가진 무선 칩의 일 예가 설명될 것이다. 도 6A는 무선 칩의 전개도이고, 도 6B는 도 6A의 A-B를 따라 취해진 단면도이다. 본 실시형태는 복수의 안테나를 가진 무선 칩, 특히 제1 박막 트랜지스터, 제2 박막 트랜지스터 및 박막 트랜지스터에 접속된 제1 안테나를 갖는 층 및 패치 안테나를 가진 무선 칩의 구조를 설명할 것이다.
제1 박막 트랜지스터, 제2 박막 트랜지스터, 및 박막 트랜지스터에 접속된 제1 안테나를 갖는 층에서, 층간 절연층(182)은 박막 트랜지스터를 갖는 층(102) 상에 형성된다. 제1 안테나(181)는 층간 절연층(182) 상에 형성된다. 절연층(183)은 제1 안테나(181) 상에 형성된다. 그리고, 접속 단자(184)는 절연층(183)의 표면에 형성된다.
접속 단자(184)가 노출되는 절연층(183) 및 제2 안테나로 기능하는 안테나(103)는 이방성 도전 접착제(104)에 의해 서로 고착된다. 또한, 접속 단자(184) 및 패치 안테나의 전력 공급층(113)은 이방성 도전 접착제(104)에 분산된 도전성 입자들에 의해 전기적으로 접속된다. 접속 단자(184)는 형성된 제1 박막 트랜지스터(185)와 전기적으로 접속된다. 또한, 제2 박막 트랜지스터(186)는 제1 안테나(181)에 접속된다.
제1 안테나(181)는 알루미늄, 구리, 또는 은을 함유하는 금속 재료로 형성된다. 예를 들어, 구리 또는 은의 페이스트상 조성물이 스크린 프린팅, 오프셋 프린팅, 또는 잉크젯 프린팅에 의해 형성될 수 있다. 알루미늄막은 스퍼터링법에 의해 형성되어 에칭으로 처리될 수 있다. 또한, 전해 도금법 또는 무전해 도금법이 사용될 수 있다.
여기서, 제1 안테나(181)는 도 8A에 도시된 바와 같이 방형(square) 코일 형상을 갖는다.
제1 안테나(181)의 형상은 도 8A 내지 8C를 참조하여 설명하기로 한다. 도 8A 내지 8C는 층간 절연층(182) 및 층간 절연층(182) 상에 형성된 안테나를 나타내는 상면도이다. 본 실시형태에서는 도 6A 및 도 8A 및 8B에 도시된 바와 같이, 제1 안테나(181)가 방형 코일 형상(181a)을 갖지만, 형상은 이에 한정되지 않는다. 안테나는 원형 코일 형상을 가질 수 있다. 또한, 도 8B에 도시된 바와 같이, 안테나는 방형 루프 형상(181b)을 가질 수 있다. 안테나는 또한 원형 루프 형상을 가질 수도 있다. 대안적으로, 도 8C에 도시된 바와 같이, 안테나는 선형-다이폴(linear-dipole) 형상(181c)을 가질 수도 있다. 안테나는 곡선-다이폴 형상을 가질 수 있다.
또한, 도 18A 및 18B에 도시된 바와 같이, 무선 칩에서 박막 트랜지스터들이 복수의 안테나들 간에 삽입될 수 있다.
대표적으로, 도 18A에 도시된 바와 같이, 제1 접속 단자(191)가 박막 트랜지 스터를 갖는 층(102)의 제1 표면에 형성된다. 또한, 제2 접속 단자(193)는 제1 표면과 대향하는, 박막 트랜지스터를 갖는 층(102)의 제2 표면에 형성된다. 여기서, 박막 트랜지스터를 갖는 층에서, 제1 박막 트랜지스터(189) 및 제2 박막 트랜지스터(190)는 절연층(105) 상에 형성되고, 절연층(192)은 박막 트랜지스터들 상에 형성된다. 제1 접속 단자(101)는 박막 트랜지스터(189)의 반도체층에 접속되고, 절연층(105)의 표면에 노출된다. 제2 접속 단자(193)는 박막 트랜지스터(190)에 접속되고, 절연층(192)의 표면에 노출된다.
제1 접속 단자(191)가 노출되는 절연층(105) 및 제1 안테나(103a)인 패치 안테나는 이방성 도전 접착제(187)를 통해 서로 고착된다. 또한, 제1 접속 단자(191) 및 제1 안테나인 패치 안테나의 전력 공급층(113a)은 이방성 도전 접착제에 분산된 도전성 입자들에 의해 서로 전기적으로 접속된다.
접속 단자(193)가 노출되는 절연층(192) 및 제2 안테나(103b)인 패치 안테나는 이방성 도전 접착제(104)를 통해 서로 고착된다. 또한, 제2 접속 단자(193) 및 제2 안테나인 패치 안테나의 전력 공급층(113b)은 이방성 도전 접착제에 분산된 도전성 입자들에 의해 서로 전기적으로 접속된다.
제1 안테나(103a) 및 제2 안테나(103b)가 각각 상이한 주파수를 가지는 경우, 멀티 대역에 적용 가능한 무선 칩이 얻어진다. 또한, 제1 안테나(103a) 및 제2 안테나(103b) 중 하나가 무지향성 안테나이고, 다른 하나를 지향성 안테나인 경우, 송수신은 상이한 주파수를 가진 전파들의 몇몇 지향성을 사용하여 적절히 수행될 수 있다.
또한, 도 18B에 도시된 바와 같이, 무선 칩은 제1 내지 제3 박막 트랜지스터들을 갖는 층(194) 및 제1 박막 트랜지스터에 접속된 제3 안테나를 가질 수 있고, 이는 제2 안테나(103a)인 패치 안테나와 제2 안테나(103b)인 패치 안테나 사이에 삽입되어 있다.
제1 내지 제3 박막 트랜지스터들을 갖는 층(194) 및 제1 박막 트랜지스터에 접속된 제3 안테나에서, 절연층(192)은 제1 내지 제3 박막 트랜지스터들 상에 형성되고, 제3 안테나(197)는 절연층(192) 상에 형성되며, 절연층(198)은 제3 안테나(197) 상에 형성되고, 접속 단자(199)는 절연층(198)의 표면에 형성된다. 제3 안테나(197)는 도전층(196)을 통해 제3 트랜지스터(195)에 접속된다. 제3 안테나(197b)는 도 6A 및 6B 및 도 8A 및 8B에 도시된 제1 안테나(181)와 유사하게 형성될 수 있다.
제1 접속 단자(191)가 노출되는 절연층(105) 및 제1 안테나(103a)인 패치 안테나는 이방성 도전 접착제(187)를 통해 서로 고착된다. 또한, 제1 접속 단자(191) 및 제1 안테나인 패치 안테나의 전력 공급층(113a)은 이방성 도전 접착제(187)에 분산된 도전성 입자들에 의해 서로 전기적으로 접속된다.
제2 접속 단자(199)가 노출되는 절연층(198) 및 제2 안테나(103b)인 패치 안테나는 이방성 도전 접착제(104)를 통해 서로 고착된다. 또한, 제2 접속 단자(199) 및 제2 안테나인 패치 안테나의 전력 공급층(113b)은 이방성 도전 접착제(104)에 분산된 도전성 입자들에 의해 서로 전기적으로 접속된다.
제1 안테나(103a), 제2 안테나(103b), 및 제3 안테나(197)가 각각 상이한 주 파수를 가지는 경우, 멀티 대역에 적용 가능한 무선 칩이 얻어진다. 또한, 제1 안테나(103a) 및 제2 안테나(103b) 중 하나가 무지향성 안테나이고, 다른 하나를 지향성 안테나인 경우, 송수신은 상이한 주파수를 가진 전파들의 몇몇 지향성을 사용하여 적절히 수행될 수 있다.
본 실시형태의 무선 칩은 후막 패턴으로 형성되는 수동 소자 및 박막 트랜지스터를 사용하여 형성되는 집적 회로를 포함한다. 따라서, 각 회로는 적절한 기능들을 가진 소자를 사용하여 고 집적화된다. 본 발명의 무선 칩을 배선 기판에 실장함으로써, 실장 부품들의 수가 감소될 수 있다. 따라서, 배선 기판을 갖는 전자 장치의 크기뿐만 아니라 배선 기판의 면적이 감소될 수 있다.
[ 실시예 1 ]
본 실시예에서, 무선 칩을 제조하는 방법이 도 19A 내지 19E 및 도 20A 내지 20C를 참조하여 설명된다.
도 19A에 도시된 바와 같이, 절연층(402) 및 분리층(403)이 기판(401)의 표면 위에 형성되어 있다.
기판(401)은 유리 기판, 석영 기판, 금속 기판, 또는 절연층이 형성된 표면을 갖는 스테인레스 기판 등일 수 있다. 절연층은 산화 질화규소, 질화 산화 규소, 질화 규소 등을 이용한 공지의 방법(예컨대, 스퍼터링 또는 플라즈마 CVD)에 의해 형성된다.
분리층(403)은 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 니오븀(Nb), 니켈(Ni), 코발트(Co), 지르코늄(Zr), 아연(Zn), 루테늄(Ru), 로듐(Rh), 납(Pb), 오스뮴(Os), 이리듐(Ir), 및 규소(Si) 중에서 선택된 원소, 상기 원소들을 주로 포함하는 합금 및/또는 화합물을 이용하여 단일 층 또는 적층된 층들을 갖도록 공지의 방법(스퍼터링 또는 플라즈마 CVD)에 의해 형성된다. 규소를 포함하는 층은 비정질의 구조, 미정질의 구조 및 다결정질의 구조 중 임의의 것을 가질 수 있다.
분리층(403)이 적층구조를 갖는다면, 제1 층으로서 텅스텐 층, 몰리브덴 층 또는 텅스텐 및 몰리브덴의 혼합물을 포함하는 층을 형성하고, 제2 층으로는 텅스텐, 몰리브덴, 또는 텅스텐 및 몰리브덴의 혼합물의 산화물, 질화물, 산질화물 또는 질화 산화물을 포함하는 층을 형성하는 것이 바람직하다.
분리층(403)이 텅스텐을 포함하는 층 및 텅스텐의 산화물을 포함하는 층을 포함하는 적층구조를 갖는다면, 실리콘 산화물을 포함하는 층은 텅스텐을 포함하는 층 위에 형성될 수 있고, 이에 텅스텐의 산화물을 포함하는 층은 텅스텐 층 및 실리콘 산화물 층 사이의 계면에 형성된다. 또한, 텅스텐 층의 표면은 텅스텐 산화물을 함유하는 층을 형성하기 위하여, 열 산화 처리, 산소 플라즈마 처리, 또는 강력한 산화 용액 예컨대, 오존수를 이용하여 처리될 수 있다. 동일한 것이 텅스텐의 질화물, 산질화물, 또는 질화 산화물을 포함하는 층을 형성하는 경우에 적용된다. 텅스텐을 포함하는 층이 형성된 후, 그 위에 실리콘 질화물 층, 규소 산질화물 층, 또는 규소 질화 산화물 층이 형성될 수 있다.
전술한 공정들에서, 절연층(402)은 기판(401) 및 분리층(403) 사이에 형성된다: 그러나, 본 발명은 그 구조에 한정되지 않는다. 분리층(403)은 기판(401)과 접 하여 형성될 수 있다.
여기에서, 규소 산질화물 층은 기판(401)으로 이용되고, 100nm 두께의 규소 산질화물 층이 CVD에 의해 절연층(402)으로서 형성되고, 30nm 두께의 텅스텐 층이 스퍼터링에 의해 분리층(403)으로서 형성된다.
이어서, 도 19B에 도시된 바와 같이, 절연층(404)이 분리층(403)을 덮도록 기저막으로서 형성된다. 절연층(404)을 얻기 위하여, 규소 산화물, 규소 산질화물, 규소 질화물, 및/또는 규소 질화 산화물을 이용하여 공지의 방법(예컨대, 스퍼터링 또는 플라즈마 CVD)에 의해 단일 층 또는 적층된 층들이 형성된다. 기저막인 절연층은 불순물들이 외부로부터 박막 트랜지스터를 갖는 층에 진입하는 것을 방지하기 위한 차단막으로서 기능한다.
본 실시예에서, 50nm 두께의 규소 질화 산화물 층 및 100nm 두께의 규소 산질화물 층이 기저막으로 이용되는 절연층(404)으로서 CVD에 의해 형성된다.
다음, 박막 트랜지스터(405)가 절연층(404) 위에 형성된다. 실시 형태 1에 도시된 박막 트랜지스터는 적절하게 박막 트랜지스터(405)로서 이용될 수 있다. 여기에서, 도 16A에 도시된 바와 같이, 절연층(404) 위에서 게이트 절연층으로 기능하는 절연층 및 반도체층을 포함하는 탑 게이트 박막 트랜지스터, 절연층(1303) 위의 반도체층에 대응하는 게이트 전극, 그 위에 층에서 보호층으로서 기능하는 절연층, 및 보호층을 통해 반도체에 접속되는 배선이 형성된다.
이어서, 절연층(406)이 박막 트랜지스터(405)를 덮도록 단일 층 또는 적층된 층들로부터 형성된다. 여기에서, 절연층으로서, 실록산 폴리머가 1.5μm의 두께로 적용되고 건조되고, 소성되어 절연층(406)을 형성한다. 다음, DLC(diamond-like carbon)의 탄소를 함유하는 층과 같은 보호층, 규소 질화물을 함유하는 층, 또는 규소 산질화물을 함유하는 층이 절연층(406) 위에 형성될 수 있다.
다음, 컨택트 홀이 박막 트랜지스터를 덮는 절연층(406)에 형성되고, 접속 단자(407)가 형성된다.
여기에서, 박막 트랜지스터를 갖는 층(408)이 절연층(404), 박막 트랜지스터(405), 절연층(406), 및 접속 단자(407)를 포함한다는 것을 주의한다.
다음, 도 19C에 도시된 바와 같이, 개구들(411,412)이 분리층(403)을 노출하도록 형성된다. 개구들(411,412)이 포토리소그래피(photolithography) 또는 레이저 어블레이션(laser ablation)에 의해 형성되어 절연층(406)에서 절연층(404)까지 관통한다.
여기에서, 개구들(411,412)은 UV 레이저로부터 발산되는 레이저 빔들로 조사하여 형성된다. 또한, 개구들은 각각의 무선 칩의 박막 트랜지스터들을 갖는 층들이 개구들(411,412)에 의해 나뉘도록 각각의 칩에 대해 연속적으로 형성되는 것이 바람직하다.
이어서, 에칭제가 개구들(411,412)에 투입되어, 도 19D에 도시된 바와 같이, 분리층(403)의 일부를 제거한다. 부분적으로 에칭된 분리층이 분리층(413)으로 표시되어 있다. 습식 시각의 경우, 묽은 플루오르화 수소산과 물 또는 불화 암모늄에 의해 얻어지는 혼합 용액, 질산 및 플루오르화 수소산의 혼합 용액, 플루오르화 수소산의 혼합 용액, 질산 및 아세트산의 혼합 용액, 과산화수소 및 황산의 혼합 용 액, 과산화수소 및 암모니아수의 혼합 용액, 과산화수소 및 염화수소의 혼합 용액 등이 에칭제로 이용된다. 택일적으로, 건식 에칭의 경우, 할로겐(예컨대 불소)-기반의 원자들 또는 분자들을 함유하는 가스 또는 산소를 함유하는 가스가 이용된다. 불화 할로겐 또는 할로겐 화합물을 함유하는 가스 또는 용액이 에칭제로 이용되는 것이 바람직하다.
본 실시예에서, 분리층들의 일부는 삼불화염소(ClF3)를 이용하여 에칭된다.
다음, 도 19D에 도시된 바와 같이, 박막 트랜지스터를 갖는 층(408)에서, 베이스(415)가 접착제(414)를 이용하여 절연층(406)의 표면들 및 접속 단자(407)에 부착된다.
다음, 도 19E에 도시된 바와 같이, 기판(401), 절연층(402), 및 박리층(413)이 박막 트랜지스터를 갖는 층(408)으로부터 분리된다.
기판(401) 보다 단단한 기판이 베이스(415)로 이용되는 것이 바람직하다. 여기에서, 석영 기판이 베이스(415)로 이용된다. UV 조사에 의해 제거될 수 있는 UV 필링가능한 접착제, 열에 의해 제거될 수 있는 열 필링가능한 접착제, 용해가능한 접착제, 양면 접착 테이프 등으로 대표되는 필링가능한 접착제가 접착제(414)로서 이용될 수 있다.
여기에서, 베이스(415) 및 박막 트랜지스터를 갖는 층(408) 사이의 접착 강도는, 기판(401) 및 절연층(404) 사이의 것보다 더 높게 설정된다. 다음, 절연층(404) 위에 제공되는 박막 트랜지스터를 갖는 층(408)만이 기판으로부터 분리된다.
다음, 도 20A에 도시된 바와 같이, 박막 트랜지스터를 갖는 층(408)의 절연층(404)이 접착제를 이용하여 가요성 기판(421)에 고착된다. 접착층이 가요성 기판(421) 상에 제공되는 경우에, 가요성 기판(421)이 접착제를 이용하지 않고 박막 트랜지스터를 갖는 층(408)의 절연층(404)에 고착될 수 있다는 것을 주의한다. 여기에서, 실리콘 수지층을 함유하는 PET 막과 실리카 코트가 적층된 박판 물질이 가요성 기판(421)으로서 이용될 수 있다.
다음, 베이스(415) 및 접착제(414)가 박막 트랜지스터를 갖는 층(408)의 접속 단자(407) 및 절연층(406)의 표면들로부터 제거된다.
여기에서, 접착제(414)가 UV 조사에 의해 조사되어 접착제(414)를 제거한다.
다음, 도 20B에 도시된 바와 같이, 패치 안테나(422)는 박막 트랜지스터를 갖는 층(408)의 표면, 상세하게는, 절연층(406) 및 접속 단자(407)의 표면들에 이방성 도전 접착제(423)를 이용하여 부착된다. 여기에서, 패치 안테나(422)는 방사 전극으로서 기능하는 제1 도전층(426), 접지체로 기능하는 제2 도전층(427), 제1 도전층(426) 및 제2 도전층(427) 사이에 포함된 유전체층(428), 및 전력 공급층(429)을 포함한다. 또한, 이방성 도전 접착제(423)는 은 입자들이 도전 입자들(424)로서 분산되어 있는 접착성 에폭시 수지로 형성된다.
더욱이, 접속 단자(407) 및 패치 안테나(422)의 전력 공급층(429)이 이방성 도전 접착제(423)의 도전성 입자들(424)을 이용하여 접속 단자 및 접지체(미도시)로 기능하는 제2 도전층(427)에 접속된다.
그 다음, 가요성 기판(421) 및 박막 트랜지스터를 갖는 층(408)이 각각의 안 테나들과 동일한 모양을 갖도록 절단된다. 도 20B에서, 절단 부분이 점선 화살표에 의해 표시되어 있다. 여기에서, 무선 칩들이 레이저 스크라이빙(laser scribing)에 의해 절단된다.
상기 공정들을 통해, 도 20C에 도시된 바와 같이, 가요성 기판(421a)에 고착된 박막 트랜지스터를 갖는 층(408a), 패치 안테나(422), 및 박막 트랜지스터를 갖는 층(408a)을 패치 안테나(422)에 고착하는 이방성 도전 접착제(423)를 포함하는 무선 칩(431)을 형성하는 것이 가능하다. 도 20B에서, 절단된 박막 트랜지스터를 갖는 층(408)이 박막 트랜지스터를 갖는 층(408a)으로서 도시되었고, 절단된 가요성 기판(421)이 가요성 기판(421a)으로 도시되어 있다는 것을 주의한다.
본 실시예는 상기 실시 형태들 중 임의의 것들과 자유롭게 결합될 수 있다.
[ 실시예 2 ]
본 실시예는 박막 트랜지스터를 갖는 층이 복수의 패치 안테나들 사이에 삽입된 무선 칩을 제조하는 방법을 도 21A 내지 21D 및 도 22A 내지 22C를 참조하여 설명한다.
실시예 1에서와 같이, 절연층(402), 박리층들(454,455)이 기판(401)의 표면 상에, 도 21A에 도시된 바와 같이, 형성된다. 여기에서, 박리층들(454,455)은 기판(401)의 표면 위에 박막을 형성하고, 포토리소그래피에 의해 형성된 레지스트 마스크를 이용하여 박막을 선택적으로 에칭함으로써 형성된다. 여기에서, 텅스텐 막이 스퍼터링에 의해 형성된 후, 절연층(404) 측으로 노출된 제1 접속 단자가 형성된 영역을 제외하고 박리층들이 형성된다.
다음, 베이스로 기능하는 절연층(404)이 절연층(402) 및 박리층들(454,455) 위에 형성된다.
다음, 박막 트랜지스터가 실시예 1에서와 같이 절연층(404) 위에 형성된다. 여기에서, 반도체층 및 게이트 절연층으로 기능하는 절연층이 절연층(404) 위에 형성되고, 반도체층에 대응하는 게이트 전극이 절연층 위에 형성되고, 절연층(405)이 층 내 그 위에 형성된다. 그 다음, DLC(diamond-like carbon)의 탄소 등을 함유하는 층, 규소 질화물을 함유하는 층, 또는 규소 산질화물을 함유하는 층과 같은 보호층이 절연층(450) 위에 형성될 수 있다.
다음, 도 21B에 도시된 바와 같이, 제1 컨택트 홀(452)이 절연층(450) 위에 형성된다. 제1 컨택트 홀(452)에서, 반도체층의 소스 영역 및 드레인 영역이 노출된다. 다음, 제2 컨택트 홀(453)이 형성된다. 제2 컨택트 홀은 절연층(450)에서 절연층(404)까지의 절연층들을 에칭하여 형성되어, 절연층(402)이 노출된다. 제2 컨택트 홀(453)은 박리층들(454,455)이 형성되지 않은 영역에 제공되는 것이 바람직하다는 것을 주의한다.
그 다음, 도 21C에 도시된 바와 같이, 배선들로 기능하는 도전층들(461~466)이 제1 컨택트 홀 및 제2 컨택트 홀에 형성된다. 배선으로 기능하는 도전층이 또한 접속 단자로 기능한다는 것을 주의한다.
다음, 절연층(469)이 절연층(450), 및 배선들로 기능하는 도전층들(461~466) 위에 형성되고, 컨택트 홀이 절연층(469)에 형성되고, 및 접속 단자(470)가 형성된다.
여기에서, 제1 박막 트랜지스터(455)는 반도체층, 게이트 절연층, 게이트 전극, 및 반도체층의 소스 영역 및 드레인 영역에 접속되는 도전층들(461,462)을 포함한다. 반면, 제2 박막 트랜지스터(456)는 반도체층, 게이트 절연층, 게이트 전극, 및 반도체층의 소스 및 드레인 영역들에 접속하는 배선들(465,466)을 포함한다. 또한, 제2 박막 트랜지스터(456)의 배선(466)은 접속 단자(470)에 접속된다.
여기에서, 박막 트랜지스터를 갖는 층(460)은 절연층(404), 제1 박막 트랜지스터(455), 제1 박막 트랜지스터(455)에 접속된 도전층(461), 제2 박막 트랜지스터(456), 절연층(469), 및 접속 단자(470)를 포함한다.
다음, 도 21D에 도시된 바와 같이, 개구들(471,472)이 실시예 1에서와 같이 분리층들(454,455)을 노출하도록 형성된다. 개구들(471,472)은 레이저 어블레이션 또는 포토리소그래피에 의해 형성되어 절연층(469)에서 절연층(404)까지 관통한다. 또한, 개구들(그루브들)은, 각각의 무선 칩의 박막 트랜지스터가 개구들(471,472)을 이용하여 형성되도록 무선 칩 각각에 대해 연속적으로 형성되는 것이 바람직하다.
이어서, 실시예 1에서와 같이, 에칭제가 개구들(471,472)에 도입되어, 도 22A에 도시된 바와 같이 분리층들(454,455)의 일부를 제거한다. 부분적으로 에칭된 분리층들은 분리층들(454,455)로 표시되어 있다.
다음, 도 22B에 도시된 바와 같이, 박막 트랜지스터를 갖는 층(460)에서, 베이스(415)는 절연층(469)의 표면들 및 접속 단자(470)에 접착제(414)를 이용하여 부착된다.
다음, 도 19E에 도시된 바와 같이, 기판(401), 절연층(402), 및 박리층들(474,475)이 박막 트랜지스터를 갖는 층(460)으로부터 분리된다.
다음, 도 22C에 도시된 바와 같이, 제1 패치 안테나(422a)가 박막 트랜지스터를 갖는 층(460)의 제1 표면, 상세하게는, 절연층(404) 및 도전층(461)의 표면들에 제1 이방성 도전 접착제(423a)를 이용하여 부착된다. 제1 패치 안테나(422a)는, 실시예 1의 안테나(422)와 같이, 방사 전극으로 기능하는 제1 도전층(426a), 접지체로 기능하는 제2 도전층(427a), 제1 도전층(426a) 및 제2 도전층(427a) 사이에 삽입되는 유전체층(428a) 및 전력 공급층(429a)을 포함한다. 또한, 이방성 도전 접착제(423a)는 은 입자들이 도전성 입자들(424a)로서 분산된 접착성 에폭시 수지(425a)로 형성된다.
더욱이, 제1 접속 단자(464) 및 패치 안테나(422a)의 전력 공급층(429a)이 도시되지 않은 접속 단자 및 접지체로 기능하는 제2 도전층(427a)에 이방성 도전 접착제(423a)의 도전성 입자들(424a)을 이용하여 접속된다.
다음, 도 23A에 도시된 바와 같이, 베이스(415) 및 접착제(414)가 실시예 1에서와 같이 박막 트랜지스터를 갖는 층(460)의 접속 단자(470) 및 절연층(469)의 표면들로부터 제거된다.
다음, 도 23B에 도시된 바와 같이, 제2 패치 안테나(422b)가 박막 트랜지스터를 갖는 층(460)의 제2 표면, 상세하게는, 절연층(469) 및 접속 단자(470)의 표면들에 제2 이방성 도전 접착제(423b)를 이용하여 부착된다. 제2 패치 안테나(422b)는 제1 패치 안테나에서와 같이, 방사 전극으로 기능하는 제3 도전 층(426b), 접지체로 기능하는 제4 도전층(427b), 제3 도전층(426b) 및 제4 도전층(427b) 사이에 삽입된 유전체층(428b), 및 전력 공급층(429b)을 포함한다. 또한, 이방성 도전 접착제(423b)는 도전성 입자들(424b)인 은 입자들이 분산된 접착성 에폭시 수지로 형성된다.
더욱이, 접속 단자(470) 및 제2 패치 안테나(422b)의 전력 공급층(429b)은 도시되지 않은 접속 단자 및 접지체로 기능하는 제4 도전층(427b)에 이방성 도전 접착제(423b)의 도전성 입자들(424b)을 이용하여 접속된다.
상기 공정들을 통해, 도 23B에 도시된 바와 같이, 제1 패치 안테나(422a) 및 제2 패치 안테나(422b), 박막 트랜지스터를 갖는 층(460a), 제1 패치 안테나(422a)를 박막 트랜지스터를 갖는 층(408a)의 제1 표면에 고착하는 제1 이방성 도전 접착제(423a), 및 제2 패치 안테나(422b)를 박막 트랜지스터를 갖는 층(460)의 제2 표면에 고착하는 제2 이방성 도전 접착제(423b)를 포함하는 무선 칩(491)을 형성하는 것이 가능하다. 도 23B에서, 절단된 박막 트랜지스터를 갖는 층(460)이 박막 트랜지스터를 갖는 층(460a)으로서 도시되어 있다는 것을 주의한다.
[ 실시예 3 ]
본 발명의 무선 칩들은 넓은 영역에 적용될 수 있다. 예를 들어, 무선 칩(20)은 운송수단들(자전거(3901,도 11B), 자동차 등), 음식들, 식물들, 의복들, 생활필수품들(가방(3900, 도 11A) 등), 전자 장치들, 검사 장비들 등과 같은 제품들에 제공될 수 있다. 또한, 그것은 동물 및 사람의 신체에도 제공될 수 있다. 전자 장치들은 액정 디스플레이 장치, EL(ElectroLuminescence) 디스플레이 장치, 텔레비전 장치(또한 간단히 TV, TV 수신기, 또는 텔레비전 수신기라고 함), 휴대폰(3902, 도 11C), 프린터, 카메라, 퍼스널 컴퓨터, 이어폰이 달린 고글(3903,도 11D), 스피커 장치(3904, 도 11E), 헤드폰(3905,도 11F), 네비게이션 장치, ETC(Electronic Toll Collection system: 유료 도로를 위한 자동 통행세 수거 시스템) 자동차-탑재 장치, 전자 열쇠 등을 포함한다.
본 발명의 무선 칩(20)을 가방(3900), 자전거(3901) 등에 제공함으로써, GPS를 이용하여 그것들의 행방을 검출하는 것이 가능하다. 결과적으로, 도난된 자전거들을 찾는 것이 가능하다. 또한, 실종된 사람을 찾는 것이 용이하게 된다.
또한, 무선 칩(20)을 휴대폰(3902)에 제공함으로써, 정보 및 전화의 송수신이 가능하게 된다.
더욱이, 본 발명의 무선 칩을 이어폰이 구비된 고글(3903), 스피커 장치(3904), 또는 헤드폰(3905)에 제공함으로써, 오디오 장치와의 연결을 위한 줄을 이용하지 않고 오디오 장치에 의해 재생되는 음악을 즐기는 것이 가능하다. 더욱이, 컴팩트 하드 디스크(메모리 장치)가 이어폰이 탑재된 고글(3903) 내의 무선 칩(20)과 함께 제공될 수 있다. 또한, 무선 칩(20)이 중앙 처리 유닛을 갖는 경우, 오디오 장치에 인코팅된 오디오 신호가 이어폰이 구비된 고글(3903), 헤드폰(3905), 또는 스피커 장치(3904)에 의해 수신되고, 디코팅 되고, 증폭될 수 있다. 따라서, 높은 기밀성을 가지고 음향이 전달될 수 있다. 더욱이, 줄이 필요하지 않기 때문에, 이어폰이 구비된 고글(3903) 및 헤드폰(3905)이 용이하게 착용될 수 있고, 스피커 장치(3904)가 용이하게 탑재될 수 있다. 이 경우, 이어폰이 구비된 고글, 헤드폰, 및 스피커 장치에 배터리가 제공되는 것이 바람직하다.
본 발명의 무선 칩은 무선 칩을 인쇄 기판 상에 탑재하고, 그 표면에 그것을 붙이고 또는 그것을 임베딩하여 제품에 고정된다. 예를 들어, 유기 수지를 함유하는 패키지를 이용하는 경우, 무선 칩은 무선 칩을 유기 수지에 임베딩함으로써 제품에 고정된다. 본 발명의 무선 칩이 음식들, 식물들, 동물들, 인체들, 의복들, 생활필수품들, 전자 장치들에 제공될 때, 제품 검사 시스템과 같은 시스템들 및 검사 시스템의 효율이 더욱 향상될 수 있다.
다음, 본 발명의 무선 칩이 장착된 전자 장치가 도면들을 참조하여 설명될 것이다. 여기에서 예시되는 전자 장치는 케이스들(2700,2706), 패널(2701), 하우징(2702), 인쇄 배선 기판(2703), 동작 버튼(2704), 및 배터리(2705)를 포함하는 휴대폰이다(도 13). 패널(2701)은 하우징(2702)에 탈착가능하게 통합되고, 하우징(2702)은 인쇄 배선 기판(2703)에 피트된다(fit). 하우징(2702)의 모양 및 크기는 패널(2701)이 통합될 전자 장치에 따라 적절히 변경된다. 인쇄 배선 기판(2703) 상에, 복수의 패키지된 반도체 장치들 및 본 발명의 무선 칩(2710)이 장착된다.
패널(2701)은 접속막(2708)을 통해 인쇄 배선 기판(2703)에 접속된다. 상기 패널(2701), 하우징(2702), 및 인쇄 배선 기판(2703)은 케이스들(2700,2706) 안에 동작 버튼(2704) 및 배터리(2705)와 함께 하우징된다. 패널(2701) 내의 픽셀 영역(2709)은 케이스(2700) 상에 제공되는 개방 창을 통해 관측되도록 제공된다.
도시된 케이스들(2700,2706)의 모양들은 휴대폰의 외부 모양의 예이고, 본 발명의 전자 장치는 기능 및 의도된 목적에 따라 다양한 형태들로 변경될 수 있다는 것을 주의한다.
여기에서, 휴대폰의 데이터 변조/복조 회로로 대표되는 고주파 회로의 블록도가 도 14를 참조하여 설명된다.
먼저, 안테나에 의해 수신된 신호를 기저 대역 유닛으로 전송하는 단계가 설명될 것이다. 안테나(301)로 입력되어 수신된 신호가 듀플렉서(302)로부터 저잡음 증폭기(LNA,303)으로 입력되고, 미리 결정된 신호로 증폭된다. 저잡음 증폭기(LNA,303)로 입력된 수신 신호가 대역 통과 필터(BPF,304)를 통해 믹서(305)로 입력된다. 하이브리드 회로(306)로부터 RF 신호가 이 믹서(305)로 입력되고, RF 신호 성분이 대역 통과 필터(307)에서 제거되고 복조된다. 믹서(305)로부터 출력되는 수신 신호는 증폭기(309)에 의해 증폭된 후 SAW 필터(308)를 통해 믹서(310)로 입력된다. 믹서(310) 안으로, 미리결정된 주파수의 로컬 오실레이션 신호가 로컬 오실레이터 회로(311)로부터 입력되어, 희망하는 주파수로 변환되고, 증폭기(312)에서 미리결정된 레벨로 증폭된다. 다음, 신호는 기저 대역 유닛(313)으로 보내진다. 안테나(301), 듀플렉서(302), 및 저대역 통과 필터(328)는 안테나 전방 말단 모듈(331)로서 도시되어 있다.
다음, 안테나를 이용하여 기저 대역 유닛으로부터 전송된 신호를 오실레이팅하는(oscillating) 단계가 설명될 것이다. 기저 대역 유닛(313)으로부터 보내진 전송 신호가 믹서(321)에 의해 하이브리드 회로(306)로부터의 RF 신호와 혼합된다. 이 하이브리드 회로(306)는 전압 제어 오실레이터 회로(VCO,322)에 접속되어, 미리 결정된 주파수의 RF 신호를 제공한다.
믹서(321)에 의해 RF-변조되었던 전송 신호가 대역 통과 필터(BPF,323)를 통해 전력 증폭기(PA, 324)에 의해 증폭된다. 전력 증폭기(PA,324)로부터의 출력 일부가 커플러(325)로부터 취해지고, 감쇠기(APC,326)에 의해 미리결정된 레벨로 조정된다. 다음, 출력이 전력 증폭기(PA,324)에 다시 입력되고, 전력 증폭기(PA,324)의 전송 이득이 일정하게 되도록 조정된다. 커플러(325)로부터 보내진 전송 신호가 역류 방지를 위한 아이솔레이터(isolator; 327) 및 저대역 통과 필터(LPF,328)를 통해 듀플렉서(302)에 입력되고, 듀플렉서(302)에 접속된 안테나(301)로부터 전송된다. 감쇠기(APC,326), 전력 증폭기(PA,324), 커플러(325), 및 아이솔레이터(327)가 아이솔레이터 전력 증폭기 모듈(332)로서 도시되어 있다.
본 발명의 무선 칩은 상기 고주파 회로를 가지기 때문에, 부품들의 수가 감소될 수 있다. 따라서, 배선 기판상의 탑재 부품들의 수가 감소될 수 있어, 배선 기판의 면적이 감소될 수 있다. 결과적으로, 휴대폰은 소형화될 수 있다.
다음, 검출된 생체의 기능 데이터를 무선으로 전송할 수 있는 검사 장치의 예가 도 12A 내지 12D를 참조하여 설명될 것이다. 도 12A에 도시된 검사 장치(3950)는 보호층으로 코팅된 캡슐(3952) 내에 본 발명의 무선 칩(3951)이 제공된다. 캡슐(3952) 및 무선 칩(3951) 사이의 공간은 충전물(3953)로 채워질 수 있다.
도 12B에 도시된 검사 장치(3955)에서, 본 발명의 무선 칩(3951)이 보호층으로 코팅된 캡슐(3952) 안에 제공된다. 무선 칩의 전극(3956)이 캡슐(3952)의 외부에 노출된다. 캡슐(3952) 및 무선 칩(3951) 사이의 공간이 충전물(3952)로 채워질 수 있다.
검사 장치들(3950,3955) 내의 무선 칩(3951)은 도 9C에 도시된 검출부를 갖는 무선 칩이다. 생체의 기능 데이터를 검출하기 위하여, 물리적 양 및 화학적 양이 검출부에서 측정된다. 검출된 결과는 신호로 변환되어, 리더/라이터로 전송될 수 있다. 압력, 빛, 또는 음파의 량과 같은 물리적 양을 검출하는 경우, 도 12A에 도시된 바와 같이 전극이 캡슐(3952)의 외부에 노출되지 않은 검사 장치(3950)가 이용될 수 있다.
캡슐의 표면에 마련된 보호층은 다이아몬드-라이크 탄소(DLC), 규소 질화물, 규소 산화물, 규소 산질화물, 또는 탄소 질화물을 함유하는 것이 바람직하다. 캡슐 및 충전물은 적절하게 선택된 공지의 것일 수 있다. 보호층을 캡슐 상에 제공함으로써, 캡슐 및 무선 칩이 신체 내에서 녹거나 변성되는 것을 방지하는 것이 가능하다.
더욱이, 온도, 유체 속도, 자성, 가속도, 습도, 이온과 같은 액체 성분 또는 가스 성분과 같은 화학 물질 등을 검출하는 경우, 도 12B에 도시된 바와 같이, 전극(3956)이 캡슐(3952) 외부에 노출되는 검사 장치(3950)가 이용되는 것이 바람직하다.
검사 장치를 이용하여 신체 내부를 이미지화하는 경우, 검사 장치는 LED 또는 EL 장치를 이용하는 발광 장치가 제공될 수 있다. 이것은 신체 내부의 이미지를 얻는 것을 가능하게 한다.
검사 장치로부터의 검사 결과를 리더/라이터에 자체적으로 전송하기 위하여, 검사 장치는 공지의 배터리가 제공될 수 있다.
다음, 검사 장치를 이용하는 방법이 설명될 것이다. 도 12C에 도시된 바와 같이, 피조사자(3962)는 검사 장치(3950 또는 3955)를 삼키고, 검사 장치(3950 또는 3955)를 신체 내강(3963) 안으로 이동시킨다. 무선 칩 내의 검출부에 의해 검출된 결과가 피조사자 주변에 마련된 리더/라이터(3961)로 보내진다. 이 결과는 리더/라이터로 수신된다. 결과적으로, 무선 칩을 수거하지 않고 즉각 피조사자의 생체의 기능 데이터를 검출하는 것이 가능하다. 더욱이, 신체 내강 및 소화 기관들의 이미지들이 얻어질 수 있다.
또한, 도 12D에 도시된 바와 같이, 무선 칩 내의 검출부에 의해 검출되는 결과가, 피조사자(3962)의 신체 내부에 조사 장치(3950 또는 3955)를 임베딩함으로써, 피조사자 주변에 제공되는 리더/라이터(3964)에 전달된다. 이 경우, 검사 장치(3955)가 신체에 임베딩되어, 전극(3956)이 측정될 피조사자의 신체의 일부와 접한다. 리더/라이터는 결과를 수신한다. 수신된 결과는 생물학적 정보 관리 컴퓨터에 기록되고, 그 안에서 처리되어, 피조사자의 생물학적 정보가 관리될 수 있다. 침대(3960)에 리더/라이터(3964)를 제공함으로써, 장애를 겪고, 이동이 어려운 피조사자의 생물학적 정보를 언제든지 검출하고, 피조사자의 질병 상태 또는 건강 상태들을 관리하는 것이 가능하다.
본 실시예는 상기 실시 형태들 중 임의의 것들과 적절하게 결합될 수 있다.
[ 실시예 4 ]
본 실시예는 상점 내의 근로자들의 수가 감소되도록 하고, 근로 비용들이 감소될 수 있도록 하는 시스템, 전형적으로, 먹을 것 및 마실 것들이 자동으로 구매자에게 제공될 수 있는 식당(레스토랑, 카페테리아, 또는 패스트-푸드점)의 시스템을 도 15A 내지 15C를 참조하여 설명할 것이다.
먹을 것들 및 마실 것이 자동으로 구매자들에게 제공될 수 있는 레스토랑이 도 15A에 도시된 자동 판매기(600)를 갖는다. 자동 판매기(600)는 디스플레이부(601), 돈 슬롯(동전 슬롯(602) 및 지폐 슬롯(603)으로 대표되는), 메뉴의 선택 버튼(604), 트레이 공급기(605), 환불 슬롯(606) 등이 제공된다. 또한, 도어 본체는 자동 판매기(600)의 전면에 제공되고, 트레이 보관부(607)가 도어 본체의 뒤에 제공된다. 트레이 보관부(607)에 보관된 트레이는 기록 가능 메모리를 갖는 무선 칩이 제공된다. 또한, 자동 판매기(600)는 각각의 구매자의 주문 정보를 무선 칩에 기록하기 위한 리더/라이터가 제공된다.
구매자는 돈을 자동 판매기(600)의 동전 슬롯에 투입한다. 다음, 투입된 금액이 자동 판매기(600)의 디스플레이부(601) 상에 디스플레이되고, 투입된 금액에 따라 가용한 선택 버튼(604)이 동시에 조명된다. 구매자는 사고자 하는 메뉴의 선택 버튼(604)을 누른다. 따라서, 선택된 메뉴의 정보가 자동 판매기(600) 내의 리더/라이터에 의해 무선 칩의 메모리에 저장된다. 그 다음, 구매자는 구매될 메뉴의 정보를 저장하는 무선 칩이 마련된 트레이(610)를 트레이 공급기(605)로부터 받는다.
다음, 구매자는 먹을 것들 및 마실 것들을 자동으로 공급할 수 있는 기계(이하, 자동 음식물 공급 장치(621)라 한다)에 공급된 컨베이어 벨트와 같은 운반 기계 상에 트레이(610)를 놓는다(도 15B). 자동 음식물 공급 장치(621)는 리더/라이터(623), 접시 공급기(624), 음식 공급기들(625~627) 등을 포함한다. 운반 기계(622)에 놓인 트레이(610)는 자동 음식물 공급 장치(621)로 운반되고, 트레이 상에 마련된 무선 칩(611)에 저장된 구매될 메뉴의 정보가 리더/라이터(623)에 의해 판독된다. 리더/라이터(623)는 음식물 공급기들(625~627)에, 메뉴와 연관된 음식물들 또는 접시들의 정보를 전송한다. 접시 공급기의 근처로 트레이(610)가 운반되었다는 사실이, 운반 기계(622) 주변에 마련된 센서 또는 스위치에 의해 검출될 때, 접시 공급기(624)는 적절한 접시들(631~632)을 트레이(610)에 공급한다. 유사하게, 트레이(610)가 음식물 공급기들(625~627) 주변으로 이동되었다는 사실이 검출될 때, 음식물 공급기들(625~627)은 적절한 음식물들(633,634)을 제공한다. 상기 단계들을 통해, 구매자에 의해 선택된 음식물들이 자동으로 트레이(610)에 제공될 수 있다.
그 다음, 구매자는 운반 기계(622)로부터, 음식물을 제공하는 트레이(610)를 받을 수 있고, 이에 의해 테이블(641) 위에서 음식물을 먹고 마실 수 있다(도 15C).
실시 형태들 1 내지 6 및 실시예들 1 내지 3 중 임의의 것이 본 실시예의 무선 칩을 위해 이용될 수 있다.
리더/라이터에 의해 판독되는 정보를 제조자의 관리 센터로 전송하는 시스템이 인터페이스를 통해 제공될 수 있다는 것을 주의한다. 인터페이스는 무선 칩에 저장된 정보를 외부로 전달하기 위한 단말기 측 상의 정보 송신/수신 장치가다. 인터넷, 전화선들 등이 인터페이스로 이용될 수 있다. 리더/라이터에 의해 판독되고 제조자의 관리 센터에 전달되는 정보는 접시 공급기에 의해 제공되는 접시들의 수, 음식물 공급 장치에서 공급된 음식물의 양, 유통기한 등을 포함한다. 결과적으로, 제조자는 취식 장소에서 소비되는 음식물의 양을 알 수 있다. 따라서, 접시들 및 음식물의 선적이 자동으로 관리될 수 있고, 취식 장소들 및 제조자에서 주문 프로세스가 단순화될 수 있고, 근로자들의 감소에 기인한 주문 지연을 방지할 수 있다.
상기 시스템을 이용하면, 돈을 다루고, 음식물 등을 다루는 근무자들을 줄일 수 있다: 따라서, 인건비 및 다른 비용들이 절감될 수 있다. 나아가, 음식물들을 구매자에게 신속하게 제공하는 것이 가능하다.

Claims (85)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 제1 박막 트랜지스터를 포함하는 제1층;
    상기 제1 박막 트랜지스터에 접속되고 상기 제1 박막 트랜지스터를 포함하는 상기 제1층상에 형성되는 제1 접속 단자;
    제2 박막 트랜지스터를 포함하는 제2층;
    상기 제2 박막 트랜지스터를 포함하는 상기 제2층의 제1 표면상에 형성되는 제2 접속 단자;
    상기 제1 표면에 대향하는 상기 제2층의 제2 표면상에 형성되는 제3 접속 단자;
    제1 도전성 입자를 포함하고, 상기 제1 접속 단자를 상기 제2 접속 단자에 접속시키는 제1 유기 수지층;
    인덕터, 커패시터 및 저항으로 구성된 그룹으로부터 선택된 수동 소자를 포함하는 층;
    상기 수동 소자를 포함하는 상기 층의 제1 표면상에 형성되는 제4 접속 단자;
    상기 수동 소자를 포함하는 상기 층의 상기 제1 표면에 대향하는 상기 수동 소자를 포함하는 상기 층의 제2 표면상에 형성되는 제5 접속 단자;
    제2 도전성 입자를 포함하고, 상기 제3 접속 단자를 상기 제4 접속 단자에 접속시키는 제2 유기 수지층;
    제1 도전층 및 접지체로서 기능하는 제2 도전층을 포함하는 안테나로서, 상기 안테나는 상기 제1 도전층 및 상기 제2 도전층 사이에 형성되는 유전체층을 더 포함하는, 상기 안테나; 및
    상기 제5 접속 단자를 상기 안테나에 전기적으로 접속시키는 접속층을 포함하는, 반도체 장치.
  33. 제32항에 있어서,
    상기 제1 박막 트랜지스터를 포함하는 상기 제1층 또는 상기 제2 박막 트랜지스터를 포함하는 상기 제2층은 1μm ~ 1Oμm 의 두께를 갖는, 반도체 장치.
  34. 삭제
  35. 제32항에 있어서,
    상기 제1 박막 트랜지스터를 포함하는 상기 제1층은 가요성 절연 기판 위에 형성되는, 반도체 장치.
  36. 제35항에 있어서,
    상기 제1 박막 트랜지스터는 유기 반도체층을 포함하는, 반도체 장치.
  37. 제32항에 있어서,
    상기 제1 박막 트랜지스터를 포함하는 상기 제1층은 유기 수지를 통해 가요성 절연 기판에 부착되는, 반도체 장치.
  38. 제32항에 있어서,
    상기 접속층은 제3 도전성 입자를 포함하는 제3 유기 수지층을 포함하는, 반도체 장치.
  39. 제32항에 있어서,
    상기 접속층은 제3 도전층을 포함하는, 반도체 장치.
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 제32항에 있어서,
    상기 제1 박막 트랜지스터를 포함하는 상기 제1층과 상기 제2 박막 트랜지스터를 포함하는 상기 제2층 중 적어도 하나는 전원 회로, 클록 발생 회로, 그리고 데이터 변조 및 복조 회로 중 적어도 하나를 구성하는, 반도체 장치.
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하는 층;
    상기 제1 박막 트랜지스터에 접속되고, 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터를 포함하는 상기 층의 제1 표면상에 형성되는 제1 접속 단자;
    상기 제2 박막 트랜지스터에 접속되고 상기 제1 표면에 대향하는 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터를 포함하는 상기 층의 제2 표면에 형성되는 제2 접속 단자;
    제1 도전층 및 제1 접지체로서 기능하는 제2 도전층을 포함하는 제1 안테나로서, 상기 제1 안테나는 상기 제1 도전층과 상기 제2 도전층 사이에 형성되는 제1 유전체층을 더 포함하는, 상기 제1 안테나;
    제3 도전층 및 제2 접지체로서 기능하는 제4 도전층을 포함하는 제2 안테나로서, 상기 제2 안테나는 상기 제3 도전층과 상기 제4 도전층 사이에 형성되는 제2 유전체층을 더 포함하는, 상기 제2 안테나;
    제1 도전성 입자를 포함하고, 상기 제1 안테나를 상기 제1 접속 단자에 접속시키는 제1 유기 수지층; 및
    제2 도전성 입자를 포함하고, 상기 제2 안테나를 상기 제2 접속 단자에 접속시키는 제2 유기 수지층을 포함하는, 반도체 장치.
  61. 제60항에 있어서,
    상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터를 포함하는 상기 층은 1μm ~ 10μm 의 두께를 갖는, 반도체 장치.
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 제60항에 있어서,
    상기 제1 유전체층 및 상기 제2 유전체층 각각은 알루미나, 유리, 포르스테라이트(forsterite), 티탄산 바륨, 티탄산 납, 티탄산 스트론튬(strontium titanate), 지르콘산 납(lead zirconate), 니오브산 리튬, 및 티탄산 지르콘 납으로 구성된 그룹으로부터 선택된 재료를 포함하는, 반도체 장치.
  67. 제60항에 있어서,
    상기 제1 유전체층 및 상기 제2 유전체층 각각은 에폭시 수지, 페놀 수지, 폴리부타디엔 수지, 비스말레이미드 트리아진 수지(bismaleimide triazine resin), 비닐벤질(vinylbenzyl), 및 폴리푸마레이트(polyfumarate)로 구성된 그룹으로부터 선택된 재료를 포함하는, 반도체 장치.
  68. 제60항에 있어서,
    상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터를 포함하는 상기 층은 전원 회로, 클록 발생 회로, 그리고 데이터 변조 및 복조 회로 중 적어도 하나를 구성하는, 반도체 장치.
  69. 삭제
  70. 삭제
  71. 삭제
  72. 삭제
  73. 삭제
  74. 삭제
  75. 삭제
  76. 삭제
  77. 삭제
  78. 삭제
  79. 삭제
  80. 삭제
  81. 삭제
  82. 삭제
  83. 삭제
  84. 삭제
  85. 삭제
KR1020077023654A 2005-03-15 2006-03-09 반도체 장치 및 이를 갖는 전자 장치 KR101162557B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00073171 2005-03-15
JP2005073171 2005-03-15
PCT/JP2006/305180 WO2006098390A1 (en) 2005-03-15 2006-03-09 Semiconductor device and electronic device having the same

Publications (2)

Publication Number Publication Date
KR20070110444A KR20070110444A (ko) 2007-11-16
KR101162557B1 true KR101162557B1 (ko) 2012-07-05

Family

ID=36991733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077023654A KR101162557B1 (ko) 2005-03-15 2006-03-09 반도체 장치 및 이를 갖는 전자 장치

Country Status (4)

Country Link
US (2) US8783577B2 (ko)
KR (1) KR101162557B1 (ko)
CN (1) CN101142715B (ko)
WO (1) WO2006098390A1 (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7590397B2 (en) * 2003-09-10 2009-09-15 Sony Corporation Signal processing apparatus and signal processing method, program, and recording medium
KR101287813B1 (ko) 2005-03-31 2013-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩 및 무선 칩을 갖는 전자 기기
US7855983B2 (en) * 2006-06-14 2010-12-21 Cts Corporation Time division duplex front end module
US8232621B2 (en) 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7714535B2 (en) 2006-07-28 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Power storage device
US8044813B1 (en) 2006-11-16 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same
JP5210613B2 (ja) * 2006-12-27 2013-06-12 株式会社半導体エネルギー研究所 半導体装置
WO2010044086A1 (en) * 2008-10-13 2010-04-22 Galtronics Corporation Ltd. Multi-band antennas
US20100203922A1 (en) * 2009-02-10 2010-08-12 Knecht Thomas A Time Division Duplex Front End Module
US8339322B2 (en) 2009-02-19 2012-12-25 Galtronics Corporation Ltd. Compact multi-band antennas
US8593348B2 (en) 2009-04-07 2013-11-26 Galtronics Corporation Ltd. Distributed coupling antenna
WO2010120070A2 (ko) * 2009-04-16 2010-10-21 (주)탑나노시스 터치센싱용 필름, 이를 포함하는 터치센서 조립체 및 터치센서 조립체 제조방법
CN202586956U (zh) * 2009-05-15 2012-12-05 Cts公司 高性能射频频分双工接收模块
DE102009045226A1 (de) * 2009-10-01 2011-04-21 Robert Bosch Gmbh Mobile Computereinheit mit moduliertem Audiosignal sowie ein Verfahren zum Übertragen von Informationen mittels eines modulierten Audiosignals der mobilen Computereinheit
CN102694357B (zh) * 2011-03-23 2018-05-22 上海荣格电子科技有限公司 多层母线排结构及制造方法
JP5890251B2 (ja) 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
KR101806942B1 (ko) * 2011-09-28 2017-12-08 삼성전자주식회사 휴대단말기의 근거리무선통신 안테나장치
US8712233B2 (en) * 2012-02-24 2014-04-29 Apple Inc. Electronic device assemblies
KR101859575B1 (ko) * 2012-03-21 2018-05-18 삼성전자 주식회사 근거리무선통신 안테나 장치 및 이를 구비하는 전자기기
TWI523326B (zh) * 2012-08-10 2016-02-21 China Steel Corp A wireless identification tag with dual radiation field type and an object search system using the same
WO2014061984A1 (ko) * 2012-10-17 2014-04-24 숭실대학교산학협력단 무선 전력 수신이 가능한 이동 단말에 포함되는 디스플레이부 및 무선전력 수신부의 제조 방법
US9293624B2 (en) * 2012-12-10 2016-03-22 Sunpower Corporation Methods for electroless plating of a solar cell metallization layer
US20140227969A1 (en) * 2013-02-11 2014-08-14 Lsi Corporation Indium tin oxide loop antenna for near field communication
KR20150120376A (ko) * 2013-02-20 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 반도체 장치, 및 박리 장치
US9130254B1 (en) 2013-03-27 2015-09-08 Google Inc. Printed waveguide transmission line having layers bonded by conducting and non-conducting adhesives
US9123979B1 (en) 2013-03-28 2015-09-01 Google Inc. Printed waveguide transmission line having layers with through-holes having alternating greater/lesser widths in adjacent layers
US9142872B1 (en) 2013-04-01 2015-09-22 Google Inc. Realization of three-dimensional components for signal interconnections of electromagnetic waves
US9806431B1 (en) 2013-04-02 2017-10-31 Waymo Llc Slotted waveguide array antenna using printed waveguide transmission lines
JP6399923B2 (ja) * 2014-12-24 2018-10-03 株式会社ディスコ 板状物のレーザー加工方法
EP3322264A4 (en) * 2015-07-08 2019-03-06 Alps Electric Co., Ltd. HIGH FREQUENCY MODULE
CN205542769U (zh) * 2015-11-30 2016-08-31 奥特斯(中国)有限公司 电子装置和电子设备
US10128203B2 (en) * 2016-02-02 2018-11-13 Taiwan Semiconductor Manufacturing Company Ltd. Fan-out package structure, antenna system and associated method
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
JP2017175047A (ja) * 2016-03-25 2017-09-28 ソニー株式会社 半導体装置、固体撮像素子、撮像装置、および電子機器
US10530277B2 (en) * 2016-06-10 2020-01-07 Canon Kabushiki Kaisha Friction member to contact opposite member, method for manufacturing friction member, vibration-type actuator, and electronic device
US10707350B2 (en) * 2016-11-09 2020-07-07 Sharp Kabushiki Kaisha TFT substrate, scanning antenna provided with TFT substrate, and method for producing TFT substrate
JP7039883B2 (ja) * 2016-12-01 2022-03-23 デクセリアルズ株式会社 異方性導電フィルム
US11183412B2 (en) * 2017-08-14 2021-11-23 Watlow Electric Manufacturing Company Method for joining quartz pieces and quartz electrodes and other devices of joined quartz
KR102158204B1 (ko) 2017-08-24 2020-09-22 동우 화인켐 주식회사 필름 안테나 및 이를 포함하는 디스플레이 장치
KR102019354B1 (ko) * 2017-11-03 2019-09-09 삼성전자주식회사 안테나 모듈
WO2019102572A1 (ja) * 2017-11-24 2019-05-31 新電元工業株式会社 半導体装置及び半導体部品
US10424550B2 (en) 2017-12-19 2019-09-24 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device
TWI639516B (zh) * 2018-01-18 2018-11-01 遠東新世紀股份有限公司 電性連接結構
KR102521191B1 (ko) * 2018-05-29 2023-04-13 삼성전자주식회사 중첩되어 배치된 인쇄 회로 기판들 및 이를 포함하는 전자 장치
US11044022B2 (en) * 2018-08-29 2021-06-22 Analog Devices Global Unlimited Company Back-to-back isolation circuit
TWI722331B (zh) * 2018-11-12 2021-03-21 友達光電股份有限公司 半導體疊層結構及其製造方法
JP7262210B2 (ja) * 2018-11-21 2023-04-21 東京エレクトロン株式会社 凹部の埋め込み方法
KR102105358B1 (ko) * 2018-11-27 2020-04-28 제너셈(주) 패키지 처리 장치
EP3694007A1 (en) * 2019-02-05 2020-08-12 Koninklijke Philips N.V. Sensor comprising an interconnect having a carrier film
KR102031203B1 (ko) * 2019-03-20 2019-10-11 동우 화인켐 주식회사 안테나 적층체 및 이를 포함하는 화상 표시 장치
TWI710823B (zh) * 2019-03-28 2020-11-21 友達光電股份有限公司 顯示裝置
TWI710820B (zh) * 2019-03-28 2020-11-21 友達光電股份有限公司 顯示裝置
US11450469B2 (en) 2019-08-28 2022-09-20 Analog Devices Global Unlimited Company Insulation jacket for top coil of an isolated transformer
CN215266637U (zh) * 2019-11-08 2021-12-21 株式会社村田制作所 Rfic模块和rfid标签
US11387316B2 (en) 2019-12-02 2022-07-12 Analog Devices International Unlimited Company Monolithic back-to-back isolation elements with floating top plate
JP2021129194A (ja) * 2020-02-13 2021-09-02 株式会社村田製作所 高周波モジュール及び通信装置
JP7170685B2 (ja) * 2020-03-19 2022-11-14 株式会社東芝 アイソレータ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196334A (ja) * 1998-12-24 2000-07-14 Nec Corp フェーズドアレイアンテナおよびその製造方法
JP2002031818A (ja) * 2000-07-17 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002344146A (ja) 2001-05-15 2002-11-29 Tdk Corp 高周波モジュールとその製造方法
JP2004207596A (ja) * 2002-12-26 2004-07-22 Konica Minolta Holdings Inc 回路基板、薄膜トランジスタ素子、有機薄膜トランジスタ素子、薄膜トランジスタ素子シート及び有機薄膜トランジスタ素子シート

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0384618A (ja) 1989-08-29 1991-04-10 Pentel Kk 座標入力装置
JPH03125510A (ja) 1989-10-11 1991-05-28 Clarion Co Ltd 弾性表面波一方向性トランスデューサ
JPH03127521A (ja) 1989-10-13 1991-05-30 Matsushita Electric Ind Co Ltd 無線受信機
JPH03132095A (ja) 1989-10-18 1991-06-05 Toshiba Corp 異方性導電接着剤接続構造および異方性導電接着剤接続方法
JPH0384618U (ko) * 1989-12-19 1991-08-28
JPH03125510U (ko) * 1990-03-30 1991-12-18
JP3130575B2 (ja) 1991-07-25 2001-01-31 日本電気株式会社 マイクロ波ミリ波送受信モジュール
US5612563A (en) * 1992-03-02 1997-03-18 Motorola Inc. Vertically stacked vertical transistors used to form vertical logic gate structures
US5510758A (en) 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
JP3334954B2 (ja) 1993-08-03 2002-10-15 松下電器産業株式会社 高周波半導体装置
JPH0745787A (ja) 1993-08-02 1995-02-14 Tdk Corp 薄膜複合集積回路部品及びその製造方法
US5643804A (en) 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
EP0721662A1 (en) 1993-09-30 1996-07-17 Kopin Corporation Three-dimensional processor using transferred thin film circuits
JPH08139522A (ja) 1994-09-13 1996-05-31 Matsushita Electric Works Ltd 複合型アンテナ及びアンテナユニット
JP2630286B2 (ja) 1994-12-28 1997-07-16 日本電気株式会社 ２周波共用アンテナ
JPH091970A (ja) 1995-06-20 1997-01-07 Hitachi Chem Co Ltd Ｉｃカード及びその製造法
JPH0983239A (ja) 1995-09-08 1997-03-28 Matsushita Electric Ind Co Ltd 平面アンテナ
JP2804933B2 (ja) 1995-11-20 1998-09-30 株式会社森商品研究所 オートカフェ
JPH10270934A (ja) 1997-03-21 1998-10-09 Mitsubishi Electric Corp 電子機器
JPH10303640A (ja) 1997-04-25 1998-11-13 Nippon Telegr & Teleph Corp <Ntt> アンテナ装置
JPH11261456A (ja) 1998-03-10 1999-09-24 Hitachi Ltd 非接触型ｉｃカード
JP2000349544A (ja) 1999-06-07 2000-12-15 Mitsubishi Electric Corp アンテナ給電回路およびこれを用いたアンテナ装置
JP3407694B2 (ja) 1999-06-17 2003-05-19 株式会社村田製作所 高周波多層回路部品
EP1126522A1 (en) 2000-02-18 2001-08-22 Alcatel Packaged integrated circuit with radio frequency antenna
JP2001339239A (ja) * 2000-05-29 2001-12-07 Tdk Corp アンテナユニット
TW501282B (en) * 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
JP4423771B2 (ja) 2000-06-27 2010-03-03 ソニー株式会社 メモリーモジュール
CN1498417A (zh) * 2000-09-19 2004-05-19 纳诺皮尔斯技术公司 用于在无线频率识别装置中装配元件和天线的方法
US6835987B2 (en) * 2001-01-31 2004-12-28 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device in which selection gate transistors and memory cells have different structures
US6559797B1 (en) * 2001-02-05 2003-05-06 Hughes Electronics Corporation Overlapping subarray patch antenna system
JP3932827B2 (ja) 2001-05-15 2007-06-20 株式会社村田製作所 積層型セラミック電子部品の製造方法
JP3750796B2 (ja) 2001-05-22 2006-03-01 Ｔｄｋ株式会社 移動体通信機器用モジュール
WO2003035279A1 (en) 2001-10-19 2003-05-01 Superior Micropowders Llc Tape compositions for the deposition of electronic features
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US6853052B2 (en) 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
JP5105690B2 (ja) 2002-03-26 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004088508A (ja) * 2002-08-27 2004-03-18 Tdk Corp アンテナ付高周波モジュール
US7230316B2 (en) 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004280392A (ja) 2003-03-14 2004-10-07 Toppan Forms Co Ltd 情報記録媒体の製造方法
JP2005011190A (ja) 2003-06-20 2005-01-13 Fuji Xerox Co Ltd 表示機能付き情報媒体及び表示機能付き情報媒体の製造方法
JP4878841B2 (ja) * 2003-10-30 2012-02-15 パナソニック株式会社 導電性薄膜の製造方法および薄膜トランジスタの製造方法
US7868957B2 (en) * 2003-12-02 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US7319633B2 (en) * 2003-12-19 2008-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7271076B2 (en) * 2003-12-19 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US8288773B2 (en) * 2004-08-23 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
US7030815B2 (en) * 2004-09-08 2006-04-18 Motorola, Inc. Integrated patch antenna and electronics assembly and method for fabricating
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR100591719B1 (ko) * 2004-11-09 2006-06-22 삼성전자주식회사 에피텍셜 콘택 플러그 제조방법, 그 제조 방법을 이용한반도체 장치 제조 방법 및 그 제조 방법을 이용한 더블스택형 트랜지스터 제조 방법
EP1810334B1 (en) 2004-11-11 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing a Semiconductor Device
JP4074292B2 (ja) * 2005-01-17 2008-04-09 株式会社東芝 半導体装置及びその製造方法
JP2006210828A (ja) * 2005-01-31 2006-08-10 Fujitsu Ltd 半導体装置とその製造方法
US20060202269A1 (en) 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
US7928910B2 (en) 2005-03-31 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic device having wireless chip
KR101287813B1 (ko) 2005-03-31 2013-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩 및 무선 칩을 갖는 전자 기기
US7902639B2 (en) * 2005-05-13 2011-03-08 Siluria Technologies, Inc. Printable electric circuits, electronic components and method of forming the same
WO2007013534A1 (en) 2005-07-27 2007-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196334A (ja) * 1998-12-24 2000-07-14 Nec Corp フェーズドアレイアンテナおよびその製造方法
JP2002031818A (ja) * 2000-07-17 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002344146A (ja) 2001-05-15 2002-11-29 Tdk Corp 高周波モジュールとその製造方法
JP2004207596A (ja) * 2002-12-26 2004-07-22 Konica Minolta Holdings Inc 回路基板、薄膜トランジスタ素子、有機薄膜トランジスタ素子、薄膜トランジスタ素子シート及び有機薄膜トランジスタ素子シート

Also Published As

Publication number Publication date
US8783577B2 (en) 2014-07-22
US20080169349A1 (en) 2008-07-17
WO2006098390A1 (en) 2006-09-21
CN101142715B (zh) 2012-08-22
KR20070110444A (ko) 2007-11-16
CN101142715A (zh) 2008-03-12
US10236271B2 (en) 2019-03-19
US20140319684A1 (en) 2014-10-30

Similar Documents

Publication Publication Date Title
KR101162557B1 (ko) 반도체 장치 및 이를 갖는 전자 장치
US8455954B2 (en) Wireless chip and electronic appliance having the same
JP4974541B2 (ja) 無線チップの作製方法
KR101287813B1 (ko) 무선 칩 및 무선 칩을 갖는 전자 기기
US7928910B2 (en) Wireless chip and electronic device having wireless chip
KR101293589B1 (ko) 반도체 장치
KR101442522B1 (ko) 반도체 장치, 및 그 제작 방법
KR20120102819A (ko) 반도체 디바이스 및 이의 제작 방법
JP4809704B2 (ja) 無線チップ
JP4884807B2 (ja) 無線チップの作製方法
JP2006333454A (ja) 無線チップ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160526

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 8