JP3334954B2 - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JP3334954B2 JP3334954B2 JP19216693A JP19216693A JP3334954B2 JP 3334954 B2 JP3334954 B2 JP 3334954B2 JP 19216693 A JP19216693 A JP 19216693A JP 19216693 A JP19216693 A JP 19216693A JP 3334954 B2 JP3334954 B2 JP 3334954B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- conductor
- semiconductor device
- frequency semiconductor
- center conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Waveguides (AREA)
Description
線路に係わる高周波半導体装置に関するものである。
は、マイクロストリップ線路が多く使用されている。
構成を示すものである。図10において、101は導
体、102は誘電体基板、103は中心導体であり、導
体101上に誘電体基板102があり、その上に中心導
体103が設けられた構成となっている。この線路で
は、中心導体103を高周波信号の伝送用として用い、
導体101はGND(接地)導体として用いる。この場
合、中心導体103に対し、導体101の幅をある程度
広く設定する必要がある。このようにしないと放射損失
が増加し、実用上問題となる。
来の構成では、周波数が高くなるほど誘電体損失が導体
損失よりも支配的となるため、ミリ波帯で伝送線路を作
る場合は、基板の誘電体損失の少ないものを使わなくて
はならなく、更にマイクロストリップ線路をTEMモー
ドで伝送するためには、誘電体を薄くする必要があり、
誘電体を薄くすると損失が増えるという課題を有してい
た。また、線路の上方が開放空間であるため、そこに蓋
などの物体が位置すると線路の特性が変化するという問
題点も有していた。
ので、伝送線路の上方の影響を抑圧でき、損失を低減し
た高周波半導体装置を提供することを目的とする。
に本発明の高周波半導体装置は、第1の誘電体上に設け
られた第1の中心導体と、前記第1の中心導体より一定
距離上方にフリップチップ方式の実装によって設けられ
た導体を備え、前記導体を第1の接地導体とし、前記第
1の中心導体とでマイクロストリップ線路構造とし、信
号を伝送し、前記第1の接地導体は、第1の誘電体上に
バンプにより設置された構成としている。
地導体を設け、前記第1の誘電体上に第1の中心導体を
設け、前記第1の中心導体より一定距離上方に第1の接
地導体をフリップチップ方式で実装した構成を有する。
体に面した側に第1の誘電体膜を積層し、前記第1の誘
電体膜上に第2の中心導体を設ける構成を有する。
を積層し、前記第2の誘電体膜上に第1の中心導体を設
ける構成を有する。
のある面上に、単一または複数の能動素子からなる半導
体集積回路をフリップチップ方式で実装し、第1、第2
の中心導体及び能動素子とを組み合わせた構成を有す
る。
ロストリップ構造をとることができるので、伝搬損失の
一つの原因となっていた誘電体損失を大幅に減らすこと
ができ、バンプの高さを調節することで所望の厚さに誘
電体厚を変えられる。また、伝送線路上方の物体の影響
を抑圧することができる。
いて、図面を参照しながら説明する。図1において、1
は不純物注入量が高く、導体とみなせるようなシリコン
基板を用いた第1の接地導体、2は第1の誘電体、3は
第1の中心導体、4はバンプである。
信号の伝送線路となる第1の中心導体3を設けると共
に、その両側には所定の間隔をあけて、お互いに影響の
でないようにして、バンプ4を設け、フリップチップ方
式の実装によって第1の接地導体1を設置する。
所望の線路幅で伝送路の長さ方向に形成する。また、第
1の接地導体1は第1の誘電体2からバンプ4の高さ分
だけ離れた上方に接地導体として十分な大きさになるよ
うに形成する。例えば、バンプ4の高さを10μmと
し、第1の誘電体2の比誘電率を1とした場合には、線
路幅は46μm程度で特性インピーダンスが50Ωとな
り、ミリ波帯などにおいても準TEMモードとして、信
号伝送をすることができる。
る空気を誘電体材料としたマイクロストリップ構造とな
っているため、非常に低損失なマイクロストリップ線路
を実現できる。さらに、第1の中心導体3上方には第1
の接地導体1があるため、第1の中心導体3上方の影響
を抑圧することができる。
に面した側を凹型にして、第1の中心導体3における電
流の集中を緩和することにより、さらに低損失なマイク
ロストリップ線路が実現できる。
高いシリコン基板を用いているが、通常の金属を用いて
良いことは言うまでもない。
電体2上に第1の中心導体3を設け、この第1の中心導
体3より一定距離上方に第1の接地導体1をフリップチ
ップ方式の実装によって設け、従来のマイクロストリッ
プ線路と比べ、低損失のマイクロストリップ線路を実現
することにより優れた性能の高周波半導体装置を構成で
きる。
ついて、図面を参照しながら説明する。図2において、
1は第1の接地導体、2は第1の誘電体、3は第1の中
心導体、4はバンプで、以上は図1の構成と同様なもの
である。図1の構成と異なる点は、第1の誘電体2の裏
面に第2の接地導体10を設けた点である。
は上下を接地導体1、10で囲まれた、ストリップ線路
構造となるため、ミリ波帯等で損失の要因となる放射損
失を低減することができる。
電体2の下面に第2の接地導体10を設け、上面には第
1の中心導体3を設け、第1の中心導体3より一定距離
上方に第1の接地導体1をフリップチップ方式の実装に
よって設けることにより、伝送線路の放射損失を低減
し、上方の影響を抑圧することができるマイクロストリ
ップ線路を実現することにより、優れた性能の高周波半
導体装置を構成できる。
ついて図面を参照しながら説明する。図3において、図
1の構成と異なる点は、第1の誘電体2に面した第1の
接地導体1の面上に、第1の誘電体膜5を積層し、その
上に第2の中心導体6を設けた点である。
信号の伝送線路となる第1の中心導体3を設けると共
に、その両側には所定の間隔をあけて、お互いに影響の
でないようにして、バンプ4を設け、表面に第1の誘電
体膜5を積層させ、その上に第2の中心導体6を設けた
第1の接地導体1を第2の中心導体6を設けた面が第1
の中心導体3と面するようにフリップチップ方式の実装
によって設置する。
抗等で決まる所望の線路幅で伝送線路の長さ方向に形成
する。第1の中心導体3は空気と第1の誘電体膜5を誘
電体としたマイクロストリップ構造となり、第2の中心
導体6のマイクロストリップ構造よりも誘電体の厚さが
厚く、誘電体損を無視できる空気を誘電体材料の一部と
しているため非常に低損失なマイクロストリップ線路が
実現でき、第2の中心導体6は第1の誘電体膜5上に設
けられているため、小形なマイクロストリップ線路が実
現できる。また、第1の誘電体膜5を積層した第1の接
地導体1は第1の誘電体2からバンプ4の高さ分だけ離
れた上方に接地導体として十分な大きさになるように形
成する。例えば、バンプ4の高さを10μm、第1の誘
電体2の比誘電率を1、第1の誘電体膜5を厚さ5μ
m、比誘電率=4とした場合には、第1の中心導体3は
線路幅50μm程度、第2の中心導体6は8μm程度で
特性インピーダンスが50Ωとなる。
窒化膜またはシリコン酸化膜を用いても良い。
電体2上の第1の中心導体3の他に第1の接地導体1上
に第1の誘電体膜5を積層し、この上に第2の中心導体
6を設けることにより、特性の異なった複数の伝送路を
確保することにより優れた性能の高周波半導体装置を構
成できる。
導体を設けたストリップ線路構造としても良い。
ついて図面を参照しながら説明する。図4において、図
1の構成と異なる点は第1の誘電体2上に第2の誘電体
膜7を積層し、その上に第1の中心導体3を設けた点で
ある。
の上に第1の中心導体を設けようとすると、微細な加工
ができず、小形化できない点や、表面粗さのために損失
が増える。第2の誘電体膜7を積層し、表面粗さを緩和
することにより、小形で損失の小さい伝送線路が実現で
きる。
電体2上に第2の誘電体膜7を積層し、その上に第1の
中心導体3を設けることによって実現した、小形で低損
失の伝送線路により優れた性能の高周波半導体装置を構
成することができる。
のかわりに、金属を用いても、第2の誘電体膜7により
絶縁されているため、マイクロストリップ構造として信
号伝送ができる。
導体を設けたストリップ線路構造としても良い。
ついて図面を参照しながら説明する。図5において、図
1の構成と異なる点は第1の誘電体2とフリップチップ
方式で実装された第1の接地導体1の間の空間を誘電体
材料8で満たした点である。
は空気に触れること無く、酸化等による劣化を防ぐこと
ができる。また、誘電体材料8の材質として比誘電率が
高いものを選択することにより回路の小形化が実現でき
る。
と導体1の間の空間を誘電体材料6で満たすことによ
り、小型で経時変化が無く、線路の特性を任意に変化さ
せられるマイクロストリップ線路を実現することで、優
れた性能の高周波半導体装置を構成できる。
導体を設けたストリップ線路構造としても良い。
ついて図面を参照しながら説明する。図6において、図
2の構成と異なる点は第1の中心導体3a,bのある面
上に、単一または複数の能動素子からなる半導体集積回
路9をフリップチップ方式で実装し、第1の中心導体3
a,b及び第2の中心導体6と組み合わせることによ
り、半導体集積回路を構成した点である。
電体2及び第1の誘電体膜5上の第1及び第2の中心導
体3a,3b、6と半導体集積回路9を組み合わせるこ
とにより、高度な機能を持った高周波半導体装置を構成
することができる。
素子として構成しているため、特性の調整が容易であ
る。
導体を設けたストリップ線路構造としても良い。
について、図面を参照しながら説明する。図7におい
て、21は第3の接地導体、22は第2の誘電体、2
3、24は第3、第4の中心導体、25は第3の誘電体
膜、28は誘電体上に積層した金属膜、29は第3の接
地導体21と金属膜28とを接続するスルーホール、3
0はFETを設けたガリウム砒素基板で、FETが第3
の誘電体膜25と面するようにフリップチップ方式で実
装している。
として、第2の誘電体22として膜厚100μmのガラ
ス(比誘電率=5)を用い、第3の誘電体膜25とし
て、膜厚9μmの二酸化シリコン(比誘電率=4)をス
パッタ蒸着で積層し、第3および第4の中心導体23、
24として、金をスパッタ蒸着で3μm積層したた構造
とした場合、第3の中心導体23は、誘電体が9μmの
マイクロストリップ線路であるから、特性インピーダン
ス50Ωの線路は線路幅が約17μmで構成できる。ま
た第4の中心導体24は誘電体が110μmのマイクロ
ストリップ線路であり、第3の中心導体23と比べた場
合同じ特性インピーダンスの線路を構成するためには線
路幅が10倍近く必要となるが、逆に低損失のマイクロ
ストリップ線路が実現できる。このように小形に適した
第3の中心導体23と低損失に適した第4の中心導体2
4に加え、FETをフリップチップ方式で実装すること
により優れた性能の高周波半導体装置が実現できる。
路を第4の中心導体24により構成し、出力側の整合回
路を第3の中心導体23で構成することにより、入力側
の低損失性と、出力側の損失成分により、高安定な低雑
音増幅器が構成できる。
子として、低損失の第4の中心導体24を用いること
で、高いC/N特性を得ることができる。
について、図面を参照しながら説明する。図8において
図7の構成と異なる点は、第3の接地導体21と金属膜
28aとを接続する方法として、スルーホールでなく、
第3の誘電体22の端面の金属膜28bで接続する方法
としている点である。このような構造とすることによ
り、スルーホールをあける必要がなく、容易に製造が可
能である。
について、図面を参照しながら説明する。図9におい
て、31は不純物注入量の高いp型シリコン基板で構成
した第4の接地導体、32は二酸化窒素(SiO2)を
積層した第4の誘電体膜、33(33a,33b,33
c)は金による薄膜で第4の誘電体膜32上に構成した
第5の中心導体、34は第6の中心導体で、第3の誘電
体35上に構成されフリップチップ方式で実装されてい
る。36はガリウム砒素(GaAs)基板上にFETを
構成した半導体基板であり、FETが誘電体膜5に対面
するようにフリップチップ方式で実装されている。
に積層する第4の誘電体膜32であるSiO2は、半導
体装置を製造する装置を利用すれば、厚さ1〜10μm
程度の膜が高い精度で積層することができる。さらにそ
の上に第5の中心導体33を構成すれば、第5の中心導
体33は第4の誘電体膜32とでマイクロストリップ構
造となる。例えば、SiO2の膜厚を9μmとした場合
には、線路幅は17μm程度で特性インピーダンスが5
0Ωとなり、ミリ波帯などにおいても準TEMモードと
して、信号伝送をすることができる。
2を誘電体としたマイクロストリップ構造となり、第5
の中心導体33のマイクロストリップ構造と比較して、
誘電体の厚さが厚く、また誘電体損を無視できる空気を
誘電材料の一部としているため、非常に低損失なマイク
ロストリップ線路が実現できる。
板36上に設け、フリップチップ方式の実装により、第
5及び第6の中心導体33、34を用いて配線を行って
いる。
33と低損失に適した第6の中心導体34と能動素子を
組み合わせることにより、第7の実施例と同様優れた性
能の高周波半導体装置を構成することができる。
31をp型シリコン基板としているが、通常の金属を用
いて良いことは言うまでもない。また、本実施例におい
て、ガリウム砒素基板36と第3の誘電体35を別々の
チップとして用いているが、ガリウム砒素基板36を誘
電体として、ガリウム砒素基板上に第6の中心導体34
とFETの両者を構成しても良い。さらに、本実施例に
おいて、能動素子をガリウム砒素基板11上に設けたF
ETとしているが、FETに限らずHBT、HEMTで
も良いことは言うまでもない。また、ガリウム砒素基板
に限らず、シリコン基板上に構成した能動素子でも同様
の効果が得られる。
導体を設け、この中心導体より一定距離上方に接地導体
を設けることにより、伝搬損失を少なくし、伝送線路上
方の物体の影響を抑圧することができる優れた伝送線路
を実現ですることにより、優れた性能の高周波半導体装
置を構成するものである。
置の側断面図
置の側断面図
置の側断面図
置の側断面図
置の側断面図
置の側断面図
置の側断面図
置の側断面図
置の側断面図
Claims (8)
- 【請求項1】 第1の誘電体上に設けられた第1の中心
導体と、前記第1の中心導体より一定距離上方にフリッ
プチップ方式の実装によって設けられた導体を備え、前
記導体を第1の接地導体とし、前記第1の中心導体とで
マイクロストリップ線路構造とし、信号を伝送し、前記
第1の接地導体は、第1の誘電体上にバンプにより設置
されていることを特徴とした高周波半導体装置。 - 【請求項2】 第1の誘電体の下面に第2の接地導体を
設けたことを特徴とした請求項1記載の高周波半導体装
置。 - 【請求項3】 第1の接地導体の第1の中心導体に面し
た側に第1の誘電体膜を積層し、前記第1の誘電体膜上
に第2の中心導体を設けることを特徴とした請求項1又
は2記載の高周波半導体装置。 - 【請求項4】 誘電率の調整及び表面の粗さを緩和する
ために、第1の誘電体に第2の誘電体膜を積層し、前記
第2の誘電体膜上に第1の中心導体を設けることを特徴
とした請求項1又は2記載の高周波半導体装置。 - 【請求項5】 第1の接地導体と第1の誘電体とで囲ま
れる空間に誘電体材料を満たしたことを特徴とした請求
項1又は2記載の高周波半導体装置。 - 【請求項6】 第1の接地導体として、不純物注入量の
高いシリコン基板を用いることを特徴とした請求項1又
は2記載の高周波半導体装置。 - 【請求項7】 第1または第2の誘電体膜として、シリ
コン窒化膜またはシリコン酸化膜を用いることを特徴と
した請求項3又は4記載の高周波半導体装置。 - 【請求項8】 第1の誘電体の第1の中心導体のある面
上に、単一または複数の能動素子からなる半導体集積回
路をフリップチップ方式で実装し、第1、第2の中心導
体及び能動素子とを組み合わせたことを特徴とした請求
項3記載の高周波半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19216693A JP3334954B2 (ja) | 1993-08-03 | 1993-08-03 | 高周波半導体装置 |
US08/223,979 US5510758A (en) | 1993-04-07 | 1994-04-06 | Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19216693A JP3334954B2 (ja) | 1993-08-03 | 1993-08-03 | 高周波半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0746009A JPH0746009A (ja) | 1995-02-14 |
JP3334954B2 true JP3334954B2 (ja) | 2002-10-15 |
Family
ID=16286789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19216693A Expired - Lifetime JP3334954B2 (ja) | 1993-04-07 | 1993-08-03 | 高周波半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3334954B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8783577B2 (en) | 2005-03-15 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device having the same |
JPWO2021251209A1 (ja) * | 2020-06-08 | 2021-12-16 |
-
1993
- 1993-08-03 JP JP19216693A patent/JP3334954B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0746009A (ja) | 1995-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5510758A (en) | Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps | |
US4896194A (en) | Semiconductor device having an integrated circuit formed on a compound semiconductor layer | |
JP5132054B2 (ja) | オンチップ回路パッド構造 | |
US8299572B2 (en) | Semiconductor die with backside passive device integration | |
JP2790033B2 (ja) | 半導体装置 | |
JP2605502B2 (ja) | パッケージ | |
US20120025366A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2006173595A (ja) | 半導体集積回路装置及びそれを用いた車載レーダシステム | |
US6281756B1 (en) | Transistor with internal matching circuit | |
JP2000124358A (ja) | 高周波集積回路 | |
JPS6093817A (ja) | 可変遅延ライン装置 | |
US6507110B1 (en) | Microwave device and method for making same | |
US20090237306A1 (en) | Compact integrated monopole antennas | |
US6570464B1 (en) | High frequency apparatus | |
EP0996188A2 (en) | Microwave-millimeter wave circuit apparatus and fabrication method thereof having a circulator or isolator | |
US20200411418A1 (en) | Semiconductor package structures for broadband rf signal chain | |
JP3334954B2 (ja) | 高周波半導体装置 | |
JP2002009193A (ja) | 半導体装置 | |
JPH11195730A (ja) | 半導体装置 | |
JP2000201009A (ja) | 高周波素子 | |
US20080079170A1 (en) | Semiconductor device | |
Samanta | 3D/multilayer heterogeneous integration and packaging for next generation applications in millimeter-wave and beyond | |
JP4413701B2 (ja) | 分布型増幅器 | |
Sakai et al. | A millimeter-wave flip-chip IC using micro-bump bonding technology | |
JPH06334137A (ja) | ハイブリッド集積回路およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090802 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100802 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110802 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120802 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130802 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |