JP5132054B2 - オンチップ回路パッド構造 - Google Patents

オンチップ回路パッド構造 Download PDF

Info

Publication number
JP5132054B2
JP5132054B2 JP2005363798A JP2005363798A JP5132054B2 JP 5132054 B2 JP5132054 B2 JP 5132054B2 JP 2005363798 A JP2005363798 A JP 2005363798A JP 2005363798 A JP2005363798 A JP 2005363798A JP 5132054 B2 JP5132054 B2 JP 5132054B2
Authority
JP
Japan
Prior art keywords
circuit
pad
chip
substrate
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005363798A
Other languages
English (en)
Other versions
JP2006191027A (ja
Inventor
ブライアン・エイ・フロイド
ウルリヒ・アール・ファイファー
スコット・ケイ・レイノルズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2006191027A publication Critical patent/JP2006191027A/ja
Application granted granted Critical
Publication of JP5132054B2 publication Critical patent/JP5132054B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0792—Means against parasitic impedance; Means against eddy currents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microwave Amplifiers (AREA)

Description

本発明は、一般に、ミリメートル波周波数範囲で作動する回路のためのオンチップ回路パッドに関し、より具体的には、基板により引き起こされる損失を改善するための、損失性基板上で用いられるオンチップ回路パッドに関する。
ミリメートル波周波数範囲で作動する電子製品は、例えば、パーソナル・エリア・ネットワーク及び自動車のレーダーのような用途に必要な速度及び電力を提供するために、ヒ化ガリウム（ＧａＡｓ）又はリン化インジウム（ＩｎＰ）の半導体技術に基づくことができる。しかしながら、コスト及び電力消費を低減させるために、これらのヒ化ガリウム（ＧａＡｓ）又はリン化インジウム（ＩｎＰ）ベースの半導体製品のシステム・サイズを劇的に減少させることが必要である。
例えば、高度な無線集積回路のためといった、ミリメートル波周波数範囲における速度及び電力の解決法を提供するために、シリコン・ゲルマニウム（ＳｉＧｅ）プロセス技術が、良い位置につけることが実証された。しかしながら、標準的なシリコン基板は、通常、低い抵抗率を有するので、ミリメートル波周波数において、基板がオンチップ相互接続の信号損失に大きな影響を与えることがある。このように、ミリメートル波周波数において、損失性基板は、入出力接続の物理的サイズによって、例えば、入出力接続（ＩＯ）の信号損失に大きな影響を与えることがある。
オンチップ回路パッドのような入出力接続は、より低い周波数の作動のために設計されている。図１及び図２は、基板上に設けられたオンチップ回路パッドの例示的な実施形態の正面図及び側面図を示す。図１及び図２に示されるように、オンチップ回路パッドは、例えば、八角形の形状を有する上部金属板１１０からなることができる。このパッドは、例えば、ワイヤ・ボンディング又はフリップ・チップ型ボール・パッケージングのための空間構造を提供するように、１００μｍ×１００μｍのような十分大きいものであることを理解すべきである。
図１及び図２に示されるように、回路パッド１１０が基板１００上に設けられ、そこでは、該基板１００によって生じる損失を減少させるために、中実の金属シールド１１２が、該回路パッド１１０の下方に設けられる。図１及び図２に示される実施形態において、回路パッド１１０と金属シールド１１２との間の間隔（ｓｐａｃｉｎｇ）ｈ１が基板１００上に与えられ、該回路パッド１１０と該金属シールド１１２との間に形成される寄生容量を最小にするように、この間隔ｈ１が最大にされる。つまり、間隔ｈ１が増大するにつれて、寄生容量が減少する。
図１及び図２に示されるように、パッド構造体を、入力バッファ又は出力ドライバのようなオンチップ回路に接続するために、給電ライン１１４が提供される。典型的な通信システムにおいて、この構造体は、低雑音増幅器又は電力増幅器とすることができる。
構造体の大きな寄生容量のために、ミリメートル波周波数範囲で作動させること、図１及び図２の例示的な実施形態におけるような、中実の金属シールドをオンチップ回路パッドのすぐ下に設けることは、通常、望ましいことでない。
したがって、本発明の種々の例示的な実施形態によると、寄生容量が分路伝送ライン・スタブ（ｓｈｕｎｔ ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎｅ ｓｔｕｂｓ）によって調整されてなくされる（ｔｕｎｅ ｏｕｔ）、改善した遮断された回路パッドが提供される。パッド容量を効果的に無効にするように、線路スタブ（ｌｉｎｅ ｓｔｕｂｓ）を含ませることができ、組み合わされた構造体が、オフチップ電源とオンチップ回路との間で高インピーダンス・ノードだけを示す。このように、シールドは決して回路の性能に影響を及ぼすものではなく、それ以上考慮することなくシールドを用い、ミリメートル波アプリケーションにおいて基板により誘発された損失を減少させることができる。
本発明の種々の例示的な実施形態によると、基板と、該基板上に配置された回路パッドと、該回路パッドの下方に配置されたシールドと、該回路パッドに取り付けられた分路伝送ライン・スタブとを含むデバイスが提供される。
本発明の種々の例示的な実施形態によると、寄生容量を調整してなくする（ｔｕｎｅ ｏｕｔ）方法が提供される。
これらの例示的な実施形態において、方法が、パッド容量を求めるステップと、回路パッドに接続される所要スタブ長を求めるステップと、外部電源又は負荷インピーダンスを入力するステップと、オンチップの給電ラインについてのインピーダンスとして外部電源又は負荷インピーダンスを提供するステップとを含む。
本発明の種々の例示的な実施形態によると、ミリメートル波アプリケーションのために、制御されたインピーダンスが得られる。すなわち、調整された回路パッドが高インピーダンス・ノードを表すので、回路パッドは、動作帯域において、電気的に透明であるとみなすことができる。したがって、オフチップ負荷又は電源インピーダンスは、決して変えられず、給電ラインへの入力において現れる（ｖｉｓｉｂｌｅ）。すなわち、オンチップの給電ラインが、オフチップ電源又は負荷インピーダンスと同じ特性ライン・インピーダンスを有するように選択される場合には、該オフチップ電源又は負荷インピーダンスは、オンチップ回路に接続されている給電ラインの他方の端部においても現れる。このインピーダンスは、給電ラインの長さに左右されるものではない。したがって、給電ラインの長さは問題ではなく、如何なるインピーダンス整合ネットワークにおいても考慮する必要がない。
このように、本発明の種々の例示的な実施形態によると、給電ラインの長さは、オンチップ回路を回路パッドに接続するのに必要とされるいずれの長さを有することもできる。
本発明の種々の例示的な実施形態によると、オンチップ回路への如何なる損傷もなく、回路パッドとシールドとの間の間隔を最小にすることができる。
本発明のこれら及び他の例示的な実施形態、態様、目的、特徴、及び利点が説明され、又は、添付の図面と共に読まれる例示的な実施形態の以下の詳細な説明から明らかになるであろう。
図３及び図４は、それぞれ、本発明の例示的な実施形態による、基板上に設けられた例示的なオンチップ回路及びこれに取り付けられた伝送ライン・スタブの正面図及び側面図である。より具体的には、図３及び図４は、損失性基板２００上に設けられた例示的なオンチップ回路パッド２１０及び伝送ライン・スタブ２１２を示しており、図３は、基板２００の平面図を概略的に示し、図４は、線ＩＩ−ＩＩ´に沿って取られた図３の基板２００の概略的な断面図である。
ここで図３及び図４を参照すると、回路パッド２１０が、図１及び図２の例示的なフレームワークに基づいて基板２００上に設けられる。基板２００は、例えば、溶融石英（ＳｉＯ２）、酸化アルミニウム、ポリスチレン、セラミック、テフロン・ベースの基板、ＦＲ４等のような誘電／絶縁材料、或いは低抵抗率又は高低効率のシリコン、若しくはヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）等のような半導体材料を含む、何らかの適切な材料から構成できることを理解すべきである。
本発明の種々の例示的な実施形態によると、損失のない基板は必ずしもシールドを必要としないので、損失性（ｌｏｓｓｙ）基板を基板２００として用い得ることを理解すべきである。
本発明の種々の例示的な実施形態によると、回路パッド２１０は、ＤＣから１００ＧＨｚまでのような、あまり低い周波数でなく非常に広い帯域とすることができるが、一般的な通信システムの作動帯域をカバーするのに十分な程広い周波数帯域内にすることができることも理解すべきである。例えば、種々の例示的な実施形態において、帯域幅は、５０ＧＨｚから７０ＧＨｚまでをカバーすることができる。
図３及び図４に示されるように、回路パッド２１０には、該回路パッド２１０に取り付けられた伝送ライン・スタブ２２０が設けられている。図３及び図４に示される例示的な実施形態において、金属シールド２１２が、回路パッド２１０及び伝送ライン・スタブ２２０の下方に設けられている。この金属シールド２１２は、損失性基板２００によって生じる回路パッド２１０に対する損失を減少させるように、間隔ｈ２だけ、該回路パッド２１０及び伝送ライン・スタブ２２０の下方に設けられている。金属シールド２１２と共に回路パッド２１０及び伝送ライン・スタブ２２０は、基板２００の上部金属化層の一部として形成することができる。
図１及び図２のシールド１２０のような正方形状のシールドの代わりに伝送ライン・スタブ２２０を付加した結果、該伝送ライン・スタブ２２０の下方に突出部分を含む図３及び図４のシールド２１２が用いられる。しかしながら、シールド２１２は、本発明の種々の例示的な実施形態に従った図３及び図４に示される例示的な形状に制限されるものでなく、回路パッド２１０及び伝送ライン・スタブ２２０を遮蔽するための遮蔽機能を提供する如何なる形状も用い得ることを理解すべきである。
図３に示されるように、オンチップ給電を回路パッド２１０に提供するために、給電ライン２１４が設けられる。パッド構造体を、入力バッファ又は出力ドライバのようなオンチップ回路に接続するために、給電ライン２１４が設けられる。一般的な通信システムにおいて、パッド構造体は、低雑音増幅器又は電力増幅器とすることができる。ミリメートル波周波数において、給電ライン２１４は、信号分布又は望ましくない反射を最小にするように、特性インピーダンス（Ｚ０）を有する伝送ラインから作ることができる。パッド容量と協働して、外部のオフチップ電源からオンチップ集積回路への最適なインピーダンス整合を達成するように、給電ライン２１４の長さ及び幅のような大きさを選択することができる。特定の回路のためのインピーダンス整合を達成するために、コンデンサ、インダクタ、又は伝送ラインのような付加的な整合要素を必要とすることがあることを理解すべきである。
本発明の種々の例示的な実施形態によると、伝送ライン・スタブ２２０を分路して望ましくない寄生容量を調整してなくし、損失性基板によって生じる損失を減少させる。したがって、回路パッド２１０とシールド２１２との間の間隔ｈ２とは無関係に、寄生容量を調整することができる。このように、間隔ｈ２を最小にして、ラインの半導体バックエンドの金属スタック内の有効な遮蔽を行うことができる。例えば、抵抗率の低い接地（ｇｒｏｕｎｄ）シールドを提供するために、回路パッド２１０により近い、銅層のような厚い金属層を選択することができる。
図４に示されるように、コンデンサ２３０又は直線（ｓｔｒａｉｇｈｔ）ビアによって、最終的に、伝送ライン・スタブ２２０を接地シールド２１２に短絡させることができる。入力及び出力信号がＡＣ結合される用途に、簡単なビアを用い得ること、及びＤＣ結合された入力又は出力信号の場合には、短絡を防止するために、分路コンデンサが望まれることを理解すべきである。
述べられたように、ミリメートル波周波数で伝送ライン・スタブ２２０を短絡させることによって、望ましくない寄生容量がゼロまで減少されるか、又は調整される。こうしたミリメートル波周波数において、十分な帯域幅を有する作動の中心周波数において構造体が真のインピーダンスとなるように、分路伝送ライン・スタブ２２０の長さを選択することができる。この調整により、中心周波数において、回路パッド２１０が電気的に透明にされる。周波数が中心周波数から遠ざかるにつれて、回路パッド２１０はより透明でなくなる。しかしながら、パッド及びスタブ容量は、非常に低い品質係数を有するので、結合された構造体が非常に広い帯域幅を持つことができる。したがって、同様の特性インピーダンスを有するオンチップ伝送ラインを回路パッド２１０に接続し、インピーダンスを再整合する必要なしに、入出力信号をオンチップのいずれかの場所に伝えることができる。
本発明の種々の例示的な実施形態によると、ミリメートル波周波数のための制御されたインピーダンスが得られる。すなわち、調整された回路パッド２１０が高いインピーダンス・ノードを示すので、回路パッド２１０は、作動帯域において電気的に透明であるとみなすことができる。したがって、オフチップ負荷又は電源インピーダンスは、決して変更されず、給電ライン２１４への入力においても現れる。
種々の用途において、外部のオフチップ電源又は負荷インピーダンスは、５０オームとなるように選択することができる。オフチップ電源又は負荷インピーダンスと同じ５０オームの特性ライン・インピーダンスを有するように、オンチップ給電ライン２１４が選択される場合には、オフチップ電源又は負荷インピーダンスは、オンチップ回路に接続される給電ライン２１４の他方の端部においても現れる。このインピーダンスは、給電ライン２１４の長さに関係なく、一般に、伝送ラインの入力が従来技術のパッドにおけるように容量性である場合はそうではない。したがって、給電ライン２１４の長さは問題でなく、如何なるインピーダンス整合ネットワークにおいても考慮する必要がない。実際のチップ配置において、給電ライン２１４の長さが、オンチップ回路を回路パッド２１０に接続するのに必要とされる如何なる長さを有することもできるので、この設計は、非常に便利である。
本発明の種々の例示的な実施形態によると、パッド容量が共振される（ｒｅｓｏｎａｔｅｄ）ように、伝送ライン・スタブ２２０の長さが選択されることを理解すべきである。つまり、異なる回路パッド２１０は、より長いか又はより短いスタブ２２０を必要とする。
図５は、差動型（ｄｉｆｆｅｒｅｎｔｉａｌ）パッド構造体を形成するように、２つの回路パッドが組み合わされた、本発明の１つの例示的な実施形態を示す。図５に示される例示的な実施形態において、差動型回路には、ミリメートル波アプリケーションに広く用いられる接地・信号・接地構成が与えられる。しかしながら、本発明の実施形態は、この接地・信号・接地構成に制限されるものでなく、本発明に従った他の構成も用い得ることを理解すべきである。
図５に示されるように、回路パッド３１０及び３５０が基板３００上に設けられ、これらに、それぞれ分路スタブ３２０及び３６０が取り付けられる。これらにそれぞれに設けられたコンデンサ３３０及び３７０を用いて、伝送ラインを両端で短絡させることができる。図５に示される例示的な実施形態においては、空間の使用を減らすために、スタブ３２０及び３６０が曲げられている。しかしながら、本発明の例示的な実施形態は、いずれかの特定の構造に制限されるものではないことを理解すべきである。
金属シールド３１２は、回路パッド３１０及びスタブ３２０の下方に設けられ、金属シールド３５２は、回路パッド３５０及びスタブ３６０の下方に設けられている。図５に示されるように、シールド３１２の形状は、回路パッド３１０及びスタブ３２０の形状によって決定され、シールド３５２の形状は、回路パッド３２０及びスタブ３６０の形状によって決定される。
図５に示される例示的な実施形態において、回路パッド３１０及び３５０は、接地・信号・接地構成で提供され、代替的に、該回路パッド３１０及び３５０は、接地パッド３４２、３４４、及び３４６の間に提供される。
例示目的のために、本発明の例示的な実施形態は、特に、基板及びこうした基板を半導体集積回路パッケージ内に組み込むことに関して説明される。しかしながら、本発明は、一般に、例えば、所定の用途及び／又は作動周波数に適した基板の何らかの統合にも適用可能である。
より具体的には、図６は、半導体集積回路パッケージ内に組み込まれた、本発明の例示的な実施形態による例示的な基板の統合を示す。図６に示されるように、基板４００は、例えば、ワイヤ・ボンディングを介して回路パッケージ内に組み込まれたチップである。一般に、ボンディングは、チップと基板の間を相互接続し、電力分布及び信号分散のための電気経路を提供するために、半導体製造において広く用いられる。図６に示されるように、ワイヤ・ボンディングは、基板４００上の回路パッド４１０及び４５０並びに接地パッド４４２、４４４、及び４４６をリードフレーム４０００に接続するために提供される。
図６に示される例示的な実施形態において、接地パッド４４２、４４４、及び４４６は、それぞれワイヤ要素４８１、４８３、及び４８５を介して接地されたリードフレーム４０００に接続され、接地接続する。回路パッド４１０は、ワイヤ要素４８２を介して接続パッド４８００に接続されて正の電気経路を提供し、回路パッド４５０は、ワイヤ要素４８６を介して接続パッド４８１０に接続されて負の電気経路を提供する。
図６に示される例示的な実施形態において、ワイヤ要素４８１−４８６は、一端が基板４００の表面に取り付けられ、もう一方の端部がリードフレーム４０００の表面に取り付けられることになる。本発明は、図６に示されるワイヤ・ボンディング構造に限られるものではないこと、及び、例えばフリップ・チップ型ボール・ボンディングのような他の構造も用い得ることも理解すべきである。
例えば、図７は、本発明の例示的な実施形態による基板の、半導体集積回路パッケージ内への更に別の統合を示す。
より具体的には、図７は、電力及び信号分布のための電気経路を提供するために、例えばフリップ・チップ型ボール・ボンディングを介して回路パッケージ内に組み込まれたチップとしての基板５００を示す。図７に示されるように、基板５００上の回路パッド５１０及び５５０並びに接地パッド５４２、５４４、及び５４６をリードフレーム５０００に接続するために、フリップ・チップ型ボール・ボンディングが提供される。
図７に示される例示的な実施形態において、接地パッド５４２、５４４、及び５４６は、それぞれ接地ボール５８１、５８３、及び５８５を介して接地されたリードフレーム５０００に接続され、接地接続する。回路パッド５１０は、正の信号ボール５８２に接続されて正の電気経路を提供し、回路パッド５５０は、負の信号ボール５８６に接続されて負の電気経路を提供する。
本発明の例示的な実施形態による基板は、比較的小さいパッケージ内に組み込まれた集積回路チップとしてパッケージし、例えば、無線周波数（ＲＦ）又は無線通信チップを構築できることを理解すべきである。例えば、図６及び図７は、アンテナ及び集積回路チップ内に、チップから別のチップに、又は単一のチップからそのパッケージだけに一体的にパッケージする概略的な斜視図とすることができる。そのような場合には、回路パッドは、ダイポール・アンテナのようなアンテナを、集積回路チップの集積回路に接続される差動給電のような組み込まれたアンテナ給電ネットワークに接続することを可能にする。給電ネットワークのフレームワークは、例えば、所定の用途及び／又はチップが接続されるデバイスのタイプのために望まれるインピーダンスによって変わる。
図６及び図７の例示的な実施形態は、基板のパッケージ化の例証となる実施形態にすぎないこと、及び当業者であれば本明細書の教示に基づいて他のフレームワークを容易に考え得ることを理解すべきである。
図８は、本発明の例示的な実施形態による、寄生容量を調整する例示的な方法のフローチャートを示す。ステップ６００で開始し、制御は、ステップ６１０に進み、そこで、回路パッドが調整システムに入力され、寄生容量を調整する。次に、６２０において、パッド容量を求める。パッド容量は、電磁シミュレーション又は測定によって求めることができることを理解すべきである。次に、制御は、ステップ６３０に進む。
ステップ６３０において、回路パッドに接続される所要のスタブ長を求める。シミュレータにおける分析計算又は電気伝送ラインモデルを用いて、本発明の種々の例示的な実施形態に従った所要のスタブ長を見出すことができる。本発明の種々の例示的な実施形態によると、パッド容量が共振されるように伝送ライン・スタブの長さが選択されることを理解すべきである。
次に、ステップ６４０において、外部電源又は負荷インピーダンスが入力される。上述のように、種々の用途において、外部のオフチップ電源又は負荷インピーダンスは、５０オームになるように選択することができる。次に、ステップ６５０において、外部電源又は負荷インピーダンスが、オンチップの給電ラインのためのインピーダンスとして提供される。したがって、オンチップの給電ラインは、該オンチップの給電ラインがオフチップ電源又は負荷インピーダンスと同じ５０オームの特性ライン・インピーダンスを有するように選択され、次に、オフチップ電源又は負荷インピーダンスは、オンチップ回路に接続される給電ラインの他方の端部においても現れる。このインピーダンスは、給電ラインの長さに関係なく、よって給電ラインの長さは問題でなく、如何なるインピーダンス整合ネットワークにおいても考慮する必要がない。
次に、制御は、ステップ６６０に進み、ここでプロセスが終了する。
本発明による基板、及びパッケージ内への該基板の統合は、集積位相アレイ・システム、パーソナル・エリア・ネットワーク、レーダー給電、冗長性に起因する高信頼性、ポイント・ツー・ポイント・システム等のような多数の用途を可能にすることを理解すべきである。さらに、本発明による集積回路チップ・パッケージの使用は、空間、サイズ、コスト、及び重量を著しく節約するものであり、このことは、事実上何らかの商業用途又は軍事用途のためのプレミアムである。
例示目的のために添付図面を参照して例示的な実施形態を説明したが、本発明は、これらの正確な実施形態に限られるものでなく、当業者であれば、本発明の範囲から逸脱することなく、他の種々の変更及び修正をなすことができることを理解すべきである。
基板上に設けられたオンチップ回路パッドの例示的な周知の実施形態の正面図である。 基板上に設けられたオンチップ回路パッドの例示的な周知の実施形態の側面図である。 本発明による、基板上に設けられた分路伝送ライン・スタブを有するオンチップ回路パッドの例示的な実施形態の正面図である。 本発明による、基板上に設けられた分路伝送ライン・スタブを有するオンチップ回路パッドの例示的な実施形態の正面図である。 差動型パッド構造体のために２つの回路パッドが組み合わせられた、本発明の１つの例示的な実施形態を示す。 ワイヤ・ボンディング技術を用いて、例示的な半導体集積回路パッケージ内に組み込まれた、本発明の例示的な実施形態による例示的な基板を示す。 フリップ・チップ型ボンディング技術を用いて、更に別の例示的な半導体集積回路パッケージ内に組み込まれた、本発明の１つの例示的な実施形態による例示的な基板を示す。 本発明の例示的な実施形態に従って寄生容量を調整する例示的な方法のフローチャートを示す。
符号の説明
２００、３００、４００、５００：基板
１１０、２１０、３１０、３５０、４１０、４５０、５１０、５５０：回路パッド
１１４、２１４：給電ライン
１２０、２１２、３１２、３５２：シールド
２２０、３２０、３６０：伝送ライン・スタブ
２３０、３３０、３７０：コンデンサ
３４２、３４４、３４６、４４２、４４４、４４６、５４２、５４４、５４６：接地パッド
４８１、４８２、４８３、４８４、４８５、４８６：ワイヤ要素
５８１、５８３、５８５：接地ボール
４０００、５０００：リードフレーム
４８００、４８１０：接続パッド

Claims (9)

  1. 基板と、
    前記基板上の回路パッドと、
    前記回路パッドの下方のシールドと、
    前記回路パッドに取り付けられた分路伝送ライン・スタブと、
    を備え、
    前記分路伝送ライン・スタブが、コンデンサを介して、または直線ビアによって前記シールドに接続されて寄生容量が調整されたことを特徴とするデバイス。
  2. 前記基板が損失性基板からなる、請求項１に記載のデバイス。
  3. 前記デバイスがミリメートル波アプリケーションに用いられる、請求項１に記載のデバイス。
  4. 寄生容量を無くするように調整された、請求項１に記載のデバイス。
  5. 前記分路伝送ライン・スタブが前記シールドに短絡されている、請求項４に記載のデバイス。
  6. 前記回路パッドへの給電ラインをさらに含み、前記給電ラインは、オフチップ負荷インピーダンスと同じ特性ライン・インピーダンスを有する、請求項１に記載のデバイス。
  7. 第２の基板、前記第２の基板上の第２の回路パッド、前記第２の回路パッドの下方の第２のシールド、および該第２の回路パッドに取り付けられた第２の分路伝送ライン・スタブをさらに含み、前記デバイスが左右対称のパッド構造からなる、請求項１に記載のデバイス。
  8. 集積チップと、
    前記集積チップ上の接地パッドと、
    前記集積チップ上の回路パッドと、
    前記回路パッドの下方のシールドと、
    前記回路パッドに取り付けられ、コンデンサを介して、または直線ビアによって前記シールドに接続されて寄生容量を調整する分路伝送ライン・スタブと、
    前記集積チップ上の前記回路パッド及び前記接地パッドに接続されたリードフレームと、
    を備えることを特徴とする集積回路パッケージ。
  9. 前記リードフレームは、ワイヤ・ボンディング及びフリップ・チップ型ボール・ボンディングの一方によって、前記回路パッド及び前記接地パッドに接続される、請求項８に記載の集積回路パッケージ。
JP2005363798A 2005-01-05 2005-12-16 オンチップ回路パッド構造 Expired - Fee Related JP5132054B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/029,518 2005-01-05
US11/029,518 US7566952B2 (en) 2005-01-05 2005-01-05 On-chip circuit pad structure

Publications (2)

Publication Number Publication Date
JP2006191027A JP2006191027A (ja) 2006-07-20
JP5132054B2 true JP5132054B2 (ja) 2013-01-30

Family

ID=36639463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005363798A Expired - Fee Related JP5132054B2 (ja) 2005-01-05 2005-12-16 オンチップ回路パッド構造

Country Status (4)

Country Link
US (1) US7566952B2 (ja)
JP (1) JP5132054B2 (ja)
CN (1) CN100463153C (ja)
TW (1) TW200633097A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843033B2 (en) 2008-02-08 2010-11-30 Freescale Semiconductor, Inc. Shielded integrated circuit pad structure
KR101623224B1 (ko) 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR100950511B1 (ko) 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
CN101932191B (zh) * 2009-06-25 2012-09-05 北京普源精电科技有限公司 一种测量设备及其放大电路、阻抗部件和多层印刷电路板
CN101932190B (zh) * 2009-06-25 2012-09-05 北京普源精电科技有限公司 一种测量设备及其放大电路、阻抗部件和多层印刷电路板
CN101932189B (zh) * 2009-06-25 2012-09-05 北京普源精电科技有限公司 一种测量设备及其放大电路、阻抗部件和多层印刷电路板
WO2011078857A1 (en) * 2009-12-22 2011-06-30 Cornell University Electrical prism: a high quality factor filter for millimeter-wave and terahertz frequencies
US8581377B2 (en) * 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
JP2014063991A (ja) 2012-08-31 2014-04-10 Toshiba Corp 半導体装置、高周波伝送装置および半導体製造方法
CN108807208B (zh) 2013-03-25 2023-06-23 瑞萨电子株式会社 半导体装置
JP2017121032A (ja) * 2015-06-30 2017-07-06 住友電気工業株式会社 高周波装置
US9711471B2 (en) 2015-11-18 2017-07-18 Nxp Usa, Inc. Semiconductor device package, electronic device and method of manufacturing electronic devices using wafer level chip scale package technology
US9992860B2 (en) 2016-04-26 2018-06-05 Hewlett Packard Enterprise Development Lp Printed circuit board capacitor structures
JP2017034265A (ja) * 2016-09-15 2017-02-09 ルネサスエレクトロニクス株式会社 半導体装置
CN108447852B (zh) * 2018-04-19 2024-06-21 加特兰微电子科技(上海)有限公司 一种毫米波芯片封装结构及印刷电路板
EP3796013B1 (en) * 2019-09-18 2023-08-02 Infineon Technologies AG Interface adapted to receive a radio frequency probe for testing an electric device, and method for testing an electric device arranged on a substrate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5025232A (en) * 1989-10-31 1991-06-18 Texas Instruments Incorporated Monolithic multilayer planar transmission line
JPH04326206A (ja) * 1991-04-25 1992-11-16 Fujitsu Ltd 電力増幅器
JP3350792B2 (ja) * 1993-04-28 2002-11-25 株式会社村田製作所 平行ストリップラインケーブル
JP2798051B2 (ja) * 1996-03-29 1998-09-17 日本電気株式会社 電界効果トランジスタ
JPH10145112A (ja) * 1996-11-14 1998-05-29 Toshiba Corp 配線基板
JPH10224106A (ja) * 1997-02-05 1998-08-21 Oki Electric Ind Co Ltd 高周波回路及びその特性の調整方法
JP2000049554A (ja) * 1998-07-30 2000-02-18 Kyocera Corp ローパスフィルタおよび回路基板
JP2000077914A (ja) * 1998-09-02 2000-03-14 Murata Mfg Co Ltd 伝送線路変換器およびその変換特性調整方法
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
JP2000200905A (ja) * 1999-01-06 2000-07-18 Nissan Motor Co Ltd 半導体装置
JP2001284992A (ja) * 2000-03-28 2001-10-12 Toshiba Corp 高周波増幅器及び高周波半導体装置
JP3818864B2 (ja) * 2001-03-30 2006-09-06 ユーディナデバイス株式会社 高周波半導体装置
TW529109B (en) * 2001-09-11 2003-04-21 Apack Comm Inc Flip chip type monolithic microwave integrated circuit package
US20040012457A9 (en) * 2001-12-18 2004-01-22 Soltan Mehdi Frederik Internal impedance match in integrated circuits
EP1351301B1 (en) * 2002-04-03 2009-06-17 Panasonic Corporation Semiconductor built-in millimeter-wave band module
US7190244B2 (en) * 2004-11-18 2007-03-13 Her Majesty The Queen In Right Of Canada As Represented By The Minister Of Industry, Through The Communications Research Centre Canada Reduced size transmission line using capacitive loading

Also Published As

Publication number Publication date
US7566952B2 (en) 2009-07-28
JP2006191027A (ja) 2006-07-20
TW200633097A (en) 2006-09-16
CN100463153C (zh) 2009-02-18
CN1819167A (zh) 2006-08-16
US20060145308A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
JP5132054B2 (ja) オンチップ回路パッド構造
US11715668B2 (en) Integrated antenna on interposer substrate
JP5015962B2 (ja) 電子装置、無線通信装置及び電子パッケージ装置の製造方法（パッケージ・リード・ワイヤから形成されたアンテナを備える集積回路チップをパッケージする装置及び方法）
US8378469B2 (en) Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
US7119745B2 (en) Apparatus and method for constructing and packaging printed antenna devices
US9819098B2 (en) Antenna-in-package structures with broadside and end-fire radiations
US8087155B2 (en) Method of forming an integrated circuit with MM-wave antennas using conventional IC packaging
US7372408B2 (en) Apparatus and methods for packaging integrated circuit chips with antenna modules providing closed electromagnetic environment for integrated antennas
US7444734B2 (en) Apparatus and methods for constructing antennas using vias as radiating elements formed in a substrate
US8164167B2 (en) Integrated circuit structure and a method of forming the same
TWI663785B (zh) 電子裝置、射頻裝置及其訊號傳輸構件
US8436450B2 (en) Differential internally matched wire-bond interface
US20090237306A1 (en) Compact integrated monopole antennas
JP5412372B2 (ja) 半導体実装装置
JP5720261B2 (ja) 電子回路及び送受信システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120105

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20120119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5132054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees