TWI710820B - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TWI710820B
TWI710820B TW108111003A TW108111003A TWI710820B TW I710820 B TWI710820 B TW I710820B TW 108111003 A TW108111003 A TW 108111003A TW 108111003 A TW108111003 A TW 108111003A TW I710820 B TWI710820 B TW I710820B
Authority
TW
Taiwan
Prior art keywords
layer
circuit layer
opening
thin film
film transistor
Prior art date
Application number
TW108111003A
Other languages
English (en)
Other versions
TW202036106A (zh
Inventor
柯聰盈
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108111003A priority Critical patent/TWI710820B/zh
Priority to US16/502,046 priority patent/US11088129B2/en
Priority to CN201910993393.3A priority patent/CN110707102B/zh
Publication of TW202036106A publication Critical patent/TW202036106A/zh
Application granted granted Critical
Publication of TWI710820B publication Critical patent/TWI710820B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Geometry (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一種顯示裝置，包括基底、第一電路層、第一黏著層、第二電路層、第一導電元件及顯示元件層。第一電路層設置於基底上。第一黏著層設置於第一電路層上。第二電路層設置於第一黏著層上。第一導電元件設置於第二電路層上，且電性連接至第二電路層。第一黏著層具有第一開口，而第一導電元件透過第一黏著層的第一開口電性連接至第一電路層。顯示元件層設置於第二電路層上，且電性連接至第二電路層。

Description

顯示裝置
本發明是有關於一種電子裝置，且特別是有關於一種顯示裝置。
隨著科技產業日益發達，例如是行動電話（mobile phone）、平板電腦（tablet computer）或電子書（eBook）等顯示裝置已被廣泛應用於日常生活中。尤其近年來，隨著立體顯示（stereoscopic display）及虛擬實境（virtual reality）等多媒體應用的出現，為了提供令人驚豔的視覺效果，具超高解析度的顯示裝置的需求逐漸增加。
在顯示裝置解析度不斷地提高下，將驅動電路以疊層的架構設計在顯示元件層的下方，以解決驅動電路之可佈局空間的不足，是目前的解決方案之一。然而，利用疊層架構的方式，勢必會增加製造的難度與生產成本。因此，在驅動電路的設計採用疊層架構下，如何降低製造的難度與生產成本是一個重要的課題。
本發明提供一種顯示裝置，易製造。
本發明一實施例的顯示裝置，包括基底、第一電路層、第一黏著層、第二電路層、第一導電元件及顯示元件層。第一電路層設置於基底上。第一黏著層設置於第一電路層上。第二電路層設置於第一黏著層上。第一導電元件設置於第二電路層上，且電性連接至第二電路層。第一黏著層具有第一開口，而第一導電元件透過第一黏著層的第一開口電性連接至第一電路層。顯示元件層設置於第二電路層上，且電性連接至第二電路層。
在本發明的一實施例中，上述的第二電路層包括薄膜電晶體，薄膜電晶體具有閘極、半導體圖案和設置於閘極與半導體圖案之間的絕緣子層，絕緣子層具有設置於半導體圖案外的第一開口；第一導電元件透過第二電路層之薄膜電晶體之絕緣子層的第一開口及第一黏著層的第一開口電性連接至第一電路層。
在本發明的一實施例中，上述的第二電路層之薄膜電晶體之絕緣子層的第一開口及第一黏著層的第一開口實質上對齊。
在本發明的一實施例中，上述的第一電路層包括薄膜電晶體，而第一導電元件電性連接至第一電路層的薄膜電晶體及第二電路層的薄膜電晶體。
在本發明的一實施例中，上述的第一電路層更包括匯流線，第一電路層之薄膜電晶體電性連接至第一電路層的匯流線；第二電路層更包括匯流線，第二電路層之薄膜電晶體電性連接至第二電路層的匯流線。顯示裝置更包括第二導電元件，設置於第二電路層上，且電性連接至第二電路層的匯流線。第二電路層之薄膜電晶體的絕緣子層更具有設置於半導體圖案外的第二開口，第一黏著層更具有第二開口，且第二導電元件透過第二電路層之薄膜電晶體之絕緣子層的第二開口及第一黏著層的第二開口電性連接至第一電路層的匯流線。
在本發明的一實施例中，上述的顯示裝置，更包括第二黏著層、第三元件層以及第三導電元件。第二黏著層設置於第一電路層與基底之間。第三元件層包括匯流線，其中第三元件層的匯流線設置於第二黏著層與基底之間。第三導電元件設置於第一電路層上，且電性連接至第一電路層的薄膜電晶體。第三導電元件透過第二黏著層的開口電性連接至第三元件層的匯流線。
在本發明的一實施例中，上述的第一電路層的薄膜電晶體具有閘極、半導體圖案和設置於閘極與半導體圖案之間的絕緣子層，第一電路層的絕緣子層具有設置於第一電路層之半導體圖案外的開口，第三導電元件透過第一電路層之薄膜電晶體之絕緣子層的開口及第二黏著層的開口電性連接至第三元件層的匯流線。
在本發明的一實施例中，上述的第一電路層之薄膜電晶體之絕緣子層的開口及第二黏著層的開口實質上對齊。
在本發明的一實施例中，上述的第一電路層包括匯流線，而第一導電元件電性連接至第一電路層的匯流線及第二電路層的薄膜電晶體。
在本發明的一實施例中，上述的第一導電元件包括第一部及第二部。第一部至少設置於第一黏著層的第一開口。第二部至少設置於第二電路層之薄膜電晶體之絕緣子層的第一開口，其中第一部與第二部具有交界面。
在本發明的一實施例中，上述的第二電路層的薄膜電晶體更具有第一電極和第二電極，分別電性連接至半導體圖案的不同兩區。第一導電元件的至少一部分、第二電路層之薄膜電晶體的第一電極及第二電路層之薄膜電晶體的第二電極形成於同一膜層。
在本發明的一實施例中，上述的顯示元件層包括畫素電極、畫素定義子層、有機電致發光材料以及共用電極。畫素電極設置於第二電路層上，且電性連接至第二電路層。畫素定義子層設置於畫素電極上，且具有與畫素電極重疊的開口。有機電致發光材料設置於畫素定義子層的開口。共用電極設置於有機電致發光材料上。第一導電元件的一部分設置於畫素定義子層與第二電路層之間。
在本發明的一實施例中，上述的第一導電元件的一部分共形地設置於由第一黏著層之第一開口所定義的凹槽。
本發明提供一種顯示裝置，具觸控功能且彎折耐受度佳。
本發明一實施例的顯示裝置，包括基底、電路層、顯示元件層、接墊、第一黏著層、觸控元件層以及導電元件。電路層設置於基底上。顯示元件層設置於電路層上，且電性連接至電路層。接墊設置於基底上。第一黏著層設置於顯示元件層上。觸控元件層設置於第一黏著層上。導電元件設置於觸控元件層上，且電性連接至觸控元件層。第一黏著層具有開口，而導電元件透過第一黏著層的開口電性連接至接墊。
在本發明的一實施例中，上述的觸控元件層包括感測電極、周邊線路及絕緣子層。感測電極及周邊線路彼此電性連接。絕緣子層設置於感測電極與第一黏著層之間以及周邊線路與第一黏著層之間，且具有開口。導電元件電性連接至周邊線路，且透過絕緣子層的開口及第一黏著層的開口電性連接至接墊。
在本發明的一實施例中，上述的絕緣子層的開口及第一黏著層的開口實質上對齊。
在本發明的一實施例中，上述的導電元件包括第一部及第二部。第一部至少設置於第一黏著層的開口。第二部至少設置於絕緣子層的開口，其中第一部與第二部具有交界面。
在本發明的一實施例中，上述的顯示裝置更包括第二黏著層及蓋板。第二黏著層設置於觸控元件層上，且導電元件的一部分設置於第二黏著層與觸控元件層之間。蓋板設置於第二黏著層上。
在本發明的一實施例中，上述的觸控元件層包括感測電極、周邊線路、絕緣子層及緩衝子層，感測電極及周邊線路彼此電性連接，感測電極及周邊線路設置於絕緣子層與緩衝子層之間，絕緣子層設置於感測電極與第一黏著層之間及周邊走線與第一黏著層之間，緩衝子層設置於感測電極與第二黏著層之間及周邊走線與第二黏著層之間，導電元件設置於緩衝子層上且透過緩衝子層的開口電性連接至周邊線路。
在本發明的一實施例中，上述的導電元件的一部分係共形地設置於由第一黏著層之開口所定義的凹槽。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
現將詳細地參考本發明的示範性實施例，示範性實施例的實例說明於附圖中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件“上”或“連接到”另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為“直接在另一元件上”或“直接連接到”另一元件時，不存在中間元件。如本文所使用的，“連接”可以指物理及/或電性連接。再者，“電性連接”或“耦合”係可為二元件間存在其它元件。
本文使用的“約”、“近似”、或“實質上”包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，“約”可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的“約”、“近似”或“實質上”可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
除非另有定義，本文使用的所有術語（包括技術和科學術語）具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
圖1A～圖1E為本發明第一實施例之顯示裝置的製造流程剖面示意圖。
請參照圖1A，首先，提供第一電路基板及第二電路基板。第一電路基板包括基底1及設置在基底1上的第一電路層100。第二電路基板包括基底2及設置在基底2上的第二電路層200。
在本實施例中，第一電路層100可包括薄膜電晶體T1。薄膜電晶體T1包括半導體圖案120、絕緣子層130、閘極141、第一電極161和第二電極162。絕緣子層130設置於閘極141與半導體圖案120之間。第一電極161和第二電極162分別電性連接至半導體圖案120的不同兩區。
在本實施例中，薄膜電晶體T1還可選擇性地包括絕緣子層150。絕緣子層150設置於絕緣子層130上，而第一電極161與第二電極162可設置於絕緣子層150上，但本發明不以此為限。
在本實施例中，第一電路層100還可選擇性地包括緩衝子層110及絕緣子層170。緩衝子層110設置於基底1上，薄膜電晶體T1設置於緩衝子層110上，而絕緣子層170設置於薄膜電晶體T1上，但本發明不以此為限。
此外，在本實施例中，第一電路層100還可選擇性地包括匯流線142。第一電路層100之薄膜電晶體T1電性連接至第一電路層100的匯流線142。舉例而言，在本實施例中，匯流線142可與閘極141形成於同一膜層。然而，本發明不限於此，根據其它實施例，匯流線142也可與第一電極161及/或第二電極162形成於同一膜層。
類似地，在本實施例中，第二電路層200可包括薄膜電晶體T2。薄膜電晶體T2包括半導體圖案220、絕緣子層230、閘極241、第一電極261和第二電極262。絕緣子層230設置於閘極241與半導體圖案220之間。第一電極261和第二電極262分別電性連接至半導體圖案220的不同兩區。
在本實施例中，薄膜電晶體T2還可選擇性地包括絕緣子層250。絕緣子層250設置於絕緣子層230上，而第一電極261與第二電極262可設置於絕緣子層250上，但本發明不以此為限。
在本實施例中，第二電路層200還可選擇性地包括緩衝子層210及絕緣子層270。緩衝子層210設置於基底2上，薄膜電晶體T2設置於緩衝子層210上，而絕緣子層270設置於薄膜電晶體T2上，但本發明不以此為限。
此外，在本實施例中，第二電路層200還可選擇性地包括匯流線242。第二電路層200之薄膜電晶體T2電性連接至第二電路層200的匯流線242。舉例而言，在本實施例中，匯流線242可與閘極241形成於同一膜層。然而，本發明不限於此，根據其它實施例，匯流線242也可與第一電極261及/或第二電極262形成於同一膜層。
在本實施例中，基於導電性的考量，第一電路層100及第二電路層200的第一電極161、261、第二電極162、262、閘極141、241及匯流線142、242一般是使用金屬材料。但本發明不限於此，根據其他實施例，第一電路層100及第二電路層200的第一電極161、261、第二電極162、262、閘極141、241及匯流線142、242也可以使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。
在本實施例中，第一電路層100及第二電路層200的緩衝子層110、210及絕緣子層130、150、170、230、250、270可為無機材料（例如：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層）、有機材料或上述之組合。
請參照圖1A及圖1B，接著，進行一貼合製程，亦即，利用第一黏著層300連接第一電路基板及第二電路基板。第一電路基板與第二電路基板連接後，第一黏著層300設置於第一電路層100上，且第二電路層200設置於第一黏著層300上。在本實施例中，第一黏著層300係為一絕緣黏著層。
第一電路層100的絕緣子層170具有背向半導體圖案120的表面170k。第二電路層200之絕緣子層270具有背向半導體圖案220的表面270k。舉例而言，在本實施例中，第一電路基板與第二電路基板連接後，第一電路層100之背向半導體圖案120的表面170k可選擇性地朝上，而第二電路層200之背向半導體圖案220的表面270k可選擇性地朝下，但本發明不以此為限。
請參照圖1B，接著，移除第二電路基板的基底2，而將第二電路基板的第二電路層200留在第一黏著層300上。
請參照圖1C，接著，利用至少一次圖案化製程形成緩衝子層210的開口210a、210b、210c、210d、210e、絕緣子層230的開口230a、230b、230c、230d、230e、絕緣子層250的開口250a、250b、250c、250d、絕緣子層270的開口270a、270d、第一黏著層300的開口300a、300d、絕緣子層170的開口170a、170d及絕緣子層150的開口150d。
舉例而言，在本實施例中，上述圖案化製程可包括光阻塗佈、光阻曝光及顯影、蝕刻及去光阻等工序。
在本實施例中，可利用同一個圖案化光阻為遮罩，蝕刻緩衝子層210、絕緣子層230、絕緣子層250、絕緣子層270、第一黏著層300、絕緣子層170及絕緣子層150。緩衝子層210的開口210a、絕緣子層230的開口230a、絕緣子層250的開口250a、絕緣子層270的開口270a、第一黏著層300的開口300a及絕緣子層170的開口170a實質上可對齊。緩衝子層210的開口210d、絕緣子層230的開口230d、絕緣子層250的開口250d、絕緣子層270的開口270d、第一黏著層300的開口300d、絕緣子層170的開口170d及絕緣子層150的開口150d實質上可對齊。
在本實施例中，緩衝子層210的開口210a、絕緣子層230的開口230a、絕緣子層250的開口250a、絕緣子層270的開口270a、第一黏著層300的開口300a、絕緣子層170的開口170a及薄膜電晶體T1的一部分（例如但不限於：第一電極161）可定義凹槽U1。凹槽U1位於薄膜電晶體T2的半導體圖案220之外。也就是說，凹槽U1未與薄膜電晶體T2的半導體圖案220重疊。
在本實施例中，緩衝子層210的開口210b、絕緣子層230的開口230b、絕緣子層250的開口250b及薄膜電晶體T2的一部分（例如但不限於：第一電極261）可定義凹槽U2。凹槽U2位於薄膜電晶體T2的半導體圖案220之外。也就是說，凹槽U2未與薄膜電晶體T2的半導體圖案220重疊。
在本實施例中，緩衝子層210的開口210c、絕緣子層230的開口230c、絕緣子層250的開口250c及薄膜電晶體T2的一部分（例如：第二電極262）可定義的凹槽U3。凹槽U3位於薄膜電晶體T2的半導體圖案220之外。也就是說，凹槽U3未與薄膜電晶體T2的半導體圖案220重疊。
在本實施例中，緩衝子層210的開口210d、絕緣子層230的開口230d、絕緣子層250的開口250d、絕緣子層270的開口270d、第一黏著層300的開口300d、絕緣子層170的開口170d、絕緣子層150的開口150d及匯流線142可定義凹槽U4。凹槽U4位於薄膜電晶體T2的半導體圖案220及薄膜電晶體T1的半導體圖案120之外。也就是說，凹槽U4未與薄膜電晶體T2的半導體圖案220及薄膜電晶體T1的半導體圖案120重疊。
在本實施例中，緩衝子層210之開口210e、絕緣子層230之開口230e及匯流線242可定義凹槽U5。凹槽U5位於薄膜電晶體T2的半導體圖案220之外。也就是說，凹槽U5未與薄膜電晶體T2的半導體圖案220重疊。
請參照圖1D，接著，在第二電路層200上形成第一導電元件411、第二導電元件412及畫素電極510。
第一導電元件411設置於第二電路層200上，且電性連接至第一電路層100及第二電路層200。舉例而言，在本實施例中，第一導電元件411可透過緩衝子層210的開口210a、210b、絕緣子層230的開口230a、230b、絕緣子層250的開口250a、250b、絕緣子層270的開口270a、第一黏著層300的開口300a及絕緣子層170的開口170a電性連接至第一電路層100的薄膜電晶體T1及第二電路層200的薄膜電晶體T2。
第二導電元件412設置於第二電路層200上。第二導電元件412透過緩衝子層210的開口210d、210e、絕緣子層230的開口230d、230e、絕緣子層250的開口250d、絕緣子層270的開口270d、第一黏著層300的開口300d、絕緣子層170的開口170d及絕緣子層150的開口150d電性連接至第一電路層100的匯流線142及第二電路層200的匯流線242。
畫素電極510設置於第二電路層200上，且電性連接至第二電路層200。舉例而言，在本實施例中，畫素電極510透過緩衝子層210的開口210c、絕緣子層230的開口230c及絕緣子層250的開口250c電性連接至第二電路層200的薄膜電晶體T2。
在本實施例中，可利用一濺鍍（sputtering）工序形成第一導電元件411、第二導電元件412及畫素電極250。
因此，第一導電元件411的一部分可共形地設置於由緩衝子層210的開口210a、絕緣子層230的開口230a、絕緣子層250的開口250a、絕緣子層270的開口270a、第一黏著層300的開口300a、絕緣子層170的開口170a及薄膜電晶體T1的一部分（例如但不限於：第一電極161）所定義的凹槽U1。
第一導電元件411的另一部分可共形地設置於由緩衝子層210的開口210b、絕緣子層230的開口230b、絕緣子層250的開口250b及薄膜電晶體T2的一部分（例如但不限於：第一電極261）所定義的凹槽U2。
第二導電元件412的一部分可共形地設置於由緩衝子層210的開口210d、絕緣子層230的開口230d、絕緣子層250的開口250d、絕緣子層270的開口270d、第一黏著層300的開口300d、絕緣子層170的開口170d、絕緣子層150的開口150d及匯流線142所定義的凹槽U4。
第二導電元件412的另一部分可共形地設置於由緩衝子層210之開口210e、絕緣子層230之開口230e及匯流線242所定義的凹槽U5。
畫素電極510的一部分可共形地設置於由緩衝子層210的開口210c、絕緣子層230的開口230c、絕緣子層250的開口250c及薄膜電晶體T2的一部分（例如：第二電極262）所定義的凹槽U3。
請參照圖1E，接著，於畫素電極510及第二電路層200上形成畫素定義子層520。畫素定義子層520設置於畫素電極510上，且具有與畫素電極510重疊的開口520a。接著，形成有機電致發光材料530，設置於畫素定義子層520的開口520a。然後，形成共用電極540，設置於有機電致發光材料530上。在本實施例中，顯示元件層500包括畫素電極510、畫素定義子層520、有機電致發光材料530及共用電極540。於此，便完成本實施例的顯示裝置10。
在本實施例中，用以電性連接第一電路層100與第二電路層200之第一導電元件411的一部分設置於畫素定義子層520與第二電路層200（例如：第二電路層200的絕緣子層230）之間。用以電性連接第一電路層100與第二電路層200之第二導電元件412的一部分設置於畫素定義子層520與第二電路層200（例如：第二電路層200的絕緣子層230）之間。
值得一提的是，在本實施例中，用以電性連接第一電路層100與第二電路層200的第一導電元件411及第二導電元件412是在第一電路層100與第二電路層200貼合之後才形成在第二電路層200上、第二電路層200的內部及第一電路層100的內部。因此，即便第一電路層100與第二電路層200貼合精度不高，第一電路層100與第二電路層200仍能利用在貼合製程後方形成的第一導電元件411及第二導電元件412彼此電性連接，而大幅降低顯示裝置10的製造難度。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2為本發明第二實施例之顯示裝置的剖面示意圖。圖2的顯示裝置10A與圖1E的顯示裝置10類似，兩者的差異在於：顯示裝置10A之第一電路層100的表面170k及顯示裝置10A之第二電路層200的表面270k皆朝上。
圖3為本發明第三實施例之顯示裝置的剖面示意圖。圖3的顯示裝置10B與圖1E的顯示裝置10類似，兩者的差異在於：顯示裝置10B之第一電路層100的絕緣子層170的表面170k及顯示裝置10B之第二電路層200的絕緣子層270的表面270k皆朝下。
圖4為本發明第四實施例之顯示裝置的剖面示意圖。圖4的顯示裝置10C與圖1E的顯示裝置10類似，兩者的差異在於：顯示裝置10C之第一電路層100的表面170k朝下，且顯示裝置10C之第二電路層200的表面270k朝上。
圖5為本發明第五實施例之顯示裝置的剖面示意圖。圖5的顯示裝置10D與圖4的顯示裝置10C類似，兩者的差異如下。請參照圖5，在本實施例中，薄膜電晶體T2的第一電極261C及第二電極262C是與第一導電元件411的至少一部分形成於同一膜層。也就是說，薄膜電晶體T2的第一電極261C及第二電極262C與第一導電元件411可以一起製作。因此，相較於圖4的顯示裝置10C，圖5的顯示裝置10D還具有簡化製程及降低製造成本的優點。
圖6為本發明第六實施例之顯示裝置的剖面示意圖。圖6的顯示裝置10E與圖1E的顯示裝置10D類似，兩者的差異如下。
請參照圖6，在顯示裝置10E的製程中，可先在第一電路層100上形成第一黏著層300；然後，在第二電路層200與第一電路層100貼合之前，形成第一黏著層300的開口300a、300d、第一電路層100之絕緣子層170的開口170a、170d及第一電路層100之絕緣子層150的開口150d，並預先在開口300a、170a內形成第一部411a，在開口300d、170d、150d內形成第一部412a；接著，才貼合第二電路層200與第一電路層100；然後，形成緩衝子層210的開口210a、210d、絕緣子層230的開口230a、230d、絕緣子層250的開口250a、250d及絕緣子層270的開口270a、270d；接著，於開口210a、230a、250a、270a內形成第二部411b，並於開口210d、230d、250d、270d內形成第二部412b，其中第二部411b與第一部411a連接成第一導電元件411，第二部412b與第一部412a連接成第二導電元件412。
由於第一導電元件411的第一部411a與第二部411b是在不同道製程中形成的，因此，第一導電元件411的第一部411a與第二部411b具有交界面S1。類似地，由於第二導電元件412的第一部412a與第二部412b是在不同道製程中形成的，因此，第二導電元件412的第一部412a與第二部412b具有交界面S2。
顯示元件層500係由驅動電路來驅動，而所述驅動電路可由被至少一黏著層（例如：第一黏著層300）分隔開的多個電路層（例如：第一電路層100及第二電路層200）來組成。
舉例而言，在前述的顯示裝置10、10A～10E中，用以驅動顯示元件層500的驅動電路可以是7個薄膜電晶體及1個電容器（7T1C）的架構，而第一電路層100之薄膜電晶體T1及第二電路層200之薄膜電晶體T2可以是7T1C驅動電路之其第一電極161、261彼此電性連接的兩個薄膜電晶體。
然而，本發明不限於此，根據其它實施例，用以驅動顯示元件層500的驅動電路也可以是其它架構，及/或第一電路層100之薄膜電晶體T1及第二電路層200之薄膜電晶體T2也可以用其它方式電性連接，以下配合圖7舉例說明之。
圖7為本發明第七實施例之顯示裝置的剖面示意圖。圖七的顯示裝置10F與圖1E的顯示裝置10類似，兩者的差異如下。
請參照圖7，舉例而言，在本實施例中，用以驅動顯示元件層520的驅動電路可以是2個薄膜電晶體及1個電容器（2T1C）的架構，第一電路層100之薄膜電晶體T1及第二電路層200之薄膜電晶體T2可分別是2T1C驅動電路的開關電晶體（switching TFT）及驅動電晶體（driving TFT），而第一電路層100之薄膜電晶體T1的第一電極161與第二電路層200之薄膜電晶體T2的閘極241利用第一導電元件411彼此電性連接。
此外，在本實施例中，顯示裝置10F更包括第二黏著層600、第三元件層700及第三導電元件413。第二黏著層600設置於第一電路層100與基底1之間。第三元件層700包括匯流線710。匯流線710設置於第二黏著層600與基底1之間。第三導電元件413設置於第一電路層100上，且電性連接至第一電路層100的薄膜電晶體T1，其中第三導電元件413透過第二黏著層600的開口600f電性連接至第三元件層700的匯流線710。
舉例而言，在本實施例中，絕緣子層170具有設置於半導體圖案120外的開口170f、絕緣子層150具有設置於半導體圖案120外的開口150f、絕緣子層130具有設置於半導體圖案120外的開口130f、緩衝子層110具有設置於半導體圖案120外的開口110f，而第三導電元件413可透過絕緣子層170的開口170f、絕緣子層150的開口150f、絕緣子層130的開口130f、緩衝子層110的開口110f及第二黏著層600的開口600f電性連接至第三元件層700的匯流線710。絕緣子層170的開口170f、絕緣子層150的開口150f、絕緣子層130的開口130f、緩衝子層110的開口110f及第二黏著層600的開口600f實質上對齊，但本發明不以此為限。
在本實施例中，絕緣子層170的開口170f、絕緣子層150的開口150f、絕緣子層130的開口130f、緩衝子層110的開口110f、第二黏著層600的開口600f及匯流線710可定義凹槽U6。凹槽U6設置於第一電路層100的半導體圖案120外，而第三導電元件413的一部分可共形地設置於凹槽U6。
圖8A～圖8D為本發明第八實施例之顯示裝置的製造流程剖面示意圖。
請參照圖8A，首先，提供顯示基板及觸控基板。圖8A下方的顯示基板包括前述的基底1、第一電路層100、第二電路層200及顯示元件層500。圖8A係示意性地繪出前述的第一電路層100、第二電路層200及顯示元件層500，而省略其細部構造。圖8A上方的觸控基板包括基底3及設置於基底3上的觸控元件層800。圖8A之下方的顯示基板還包括設置於基底1上的接墊P1、P2。舉例而言，接墊P1、P2用以驅動晶片接合，進而使圖8A之上方的觸控元件層800能被驅動晶片驅動。
須說明的是，為清楚說明起見，在圖8A中，接墊P1、P2係以繪在第二電路層200上為示例，然而，本發明不限於此，根據其它實施例，接墊P1、P2也可以設置在第一電路層100、第二電路層200或其組合的內部。
請參照圖8A，舉例而言，在本實施例中，觸控元件層800可包括緩衝子層810、設置於緩衝子層810上的感測電極821a及周邊線路821b、841b、設置於感測電極821a及周邊線路821b、841b上的絕緣子層830、設置於絕緣子層830上的感測電極841a、和設置於感測電極841a上的絕緣子層850。感測電極821a電性連接至周邊線路821b。感測電極841a可透過絕緣子層830的開口833電性連接至周邊線路841b。
請參照圖8A及圖8B，接著，進行一貼合製程，亦即，利用第一黏著層930連接觸控基板及顯示基板。觸控基板及顯示基板連接後，第一黏著層930設置於顯示元件層500上及接墊P1、P2上，且觸控元件層800設置於第一黏著層930上。絕緣子層830、850設置於感測電極821a與第一黏著層930之間以及周邊線路841b、821b與第一黏著層930之間。
請參照圖8A及圖8B，接著，移除觸控基板的基底3，而將觸控元件層800留在第一黏著層930上。
請參照圖8C，接著，利用至少一次圖案化製程形成緩衝子層810的開口811a、811b、812a、812b、絕緣子層830的開口831、832、絕緣子層850的開口851、852及第一黏著層930的開口931、932。
舉例而言，在本實施例中，上述圖案化製程可包括光阻塗佈、光阻曝光及顯影、蝕刻及去光阻等工序。
在本實施例中，可利用同一個圖案化的光阻為遮罩，蝕刻緩衝子層810、絕緣子層830、絕緣子層850及第一黏著層930。緩衝子層810的開口811a、絕緣子層830的開口831、絕緣子層850的開口851及第一黏著層930的開口931實質上可對齊。緩衝子層810的開口811a、絕緣子層830的開口831、絕緣子層850的開口851、第一黏著層930的開口931及接墊P1可定義凹槽U1’。緩衝子層810的開口812a、絕緣子層830的開口832、絕緣子層850的開口852及第一黏著層930的開口932實質上可對齊。緩衝子層810的開口812a、絕緣子層830的開口832、絕緣子層850的開口852及第一黏著層930的開口932及接墊P2可定義凹槽U2’。
請參照圖8D，接著，在觸控元件層800上形成導電元件910及導電元件920。
導電元件910、920設置於觸控元件層800上，且電性連接至觸控元件層800。舉例而言，在本實施例中，導電元件910可透過緩衝子層810的開口811b電性連接至周邊走線821b，而導電元件920可透過緩衝子層810的開口812b電性連接至周邊走線841b。
導電元件910、920透過第一黏著層930的開口931、932電性連接至接墊P1、P2。舉例而言，在本實施例中，導電元件910、920可透過緩衝子層810的開口811a、絕緣子層830的開口831、絕緣子層850的開口851及第一黏著層930的開口931電性連接至接墊P1，而導電元件920可透過緩衝子層810的開口812a、絕緣子層830的開口832、絕緣子層850的開口852及第一黏著層930的開口932電性連接至接墊P2。
在本實施例中，可利用一濺鍍（sputtering）工序形成導電元件910、920。因此，導電元件910的一部分可共形地設置於由緩衝子層810的開口811a、絕緣子層830的開口831、絕緣子層850的開口851、第一黏著層930的開口931及接墊P1所定義的凹槽U1’，且導電元件920的一部分可共形地設置於由緩衝子層810的開口812a、絕緣子層830的開口832、絕緣子層850的開口852及第一黏著層930的開口932及接墊P2所定義的凹槽U2’。
請參照圖8D，接著，進行一貼合製程，亦即，利用第二黏著層940連接蓋板4及觸控元件層800。在蓋板4與觸控元件層800貼合後，第二黏著層940設置於觸控元件層800上，且各導電元件910、920的一部分設置於第二黏著層940與觸控元件層800之間。蓋板4設置於第二黏著層940上。於此，便完成了本實施例之具有觸控功能的顯示裝置20。
在本實施例中，感測電極821a及周邊線路821b設置於絕緣子層830與緩衝子層810之間，絕緣子層830設置於感測電極821a與第一黏著層930之間及周邊走線821b與第一黏著層930之間，緩衝子層810設置於感測電極821a與第二黏著層940之間及周邊走線821b與第二黏著層940之間，導電元件910設置於緩衝子層810上且透過緩衝子層810的開口811b電性連接至周邊線路821b。
類似地，在本實施例中，感測電極841a及周邊線路841b設置於絕緣子層850與緩衝子層810之間，絕緣子層850設置於感測電極841a與第一黏著層930之間及周邊走線841b與第一黏著層930之間，緩衝子層810設置於感測電極841a與第二黏著層940之間及周邊走線841b與第二黏著層940之間，導電元件920設置於緩衝子層810上且透過緩衝子層810的開口812b電性連接至周邊線路841b。
值得注意的是，在本實施例中，用以電性連接觸控元件層800與接墊P1、P2的導電元件910、920是在觸控元件層800與電路層100、200及顯示元件層500貼合之後才形成在觸控元件層800上、觸控元件層800的內部及第一黏著層930的內部。導電元件910、920能良好地電性連接觸控元件層800與接墊P1、P2，且導電元件910、920的彎折耐受度佳。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖9為本發明第九實施例之顯示裝置的製造流程剖面示意圖。圖9的顯示裝置20A與圖8D的顯示裝置20類似，兩者的差異在於：圖9的顯示裝置20A可不包括圖8D的緩衝子層810，圖9之導電元件910的一部分可直接覆蓋在周邊線路821b上，且圖9之導電元件920的一部分可直接覆蓋在周邊線路841b上。
圖10為本發明第十實施例之顯示裝置的製造流程剖面示意圖。圖10的顯示裝置20B與圖8D的顯示裝置20類似，兩者的差異如下。
請參照圖10，在顯示裝置20B的製程中，可在顯示元件層500及接墊P1、P2上形成第一黏著層930；然後，在觸控元件層800與顯示元件層500及接墊P1、P2貼合之前，形成第一黏著層930的開口931、932，並預先在開口931、932內形成第一部911、921；接著，才貼合觸控元件層800與顯示元件層500及接墊P1、P2；然後，形成緩衝子層810的開口811a、811b、絕緣子層830的開口831、832及絕緣子層850的開口851、852；接著，於開口811a、831、851內形成第二部912，並於開口812a、832、852內形成第二部922，其中第二部912與第一部911連接成導電元件910，第二部922與第一部921連接成導電元件920。
由於導電元件910的第一部911與第二部912是在不同道製程中形成的，因此，導電元件910的第一部911與第二部912具有交界面S1。類似地，由於導電元件920的第一部921與第二部922是在不同道製程中形成的，因此，第二導電元件920的第一部921與第二部922具有交界面S2。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
1、2、3：基底 4：蓋板 10、10A、10B、10C、10D、10E、10F、20、20A、20B：顯示裝置 100：第一電路層 110、210、810：緩衝子層 120、220：半導體圖案 130、150、170、230、250、270、830、850：絕緣子層 141、241：閘極 142、242、710：匯流線 161、261、261C：第一電極 162、262、262C：第二電極 170k、270k：表面 200：第二電路層 110f、130f、150d、150f、170a、170d、170f、210a、210b、210c、210d、210e、230a、230b、230c、230d、230e、250a、250b、250c、250d、270a、270d、300a、300d、520a、600f、811a、811b、812a、812b、831、832、833、851、852、931、932：開口 300、930：第一黏著層 411：第一導電元件 411a、412a：第一部 411b、412b：第二部 412：第二導電元件 413：第三導電元件 500：顯示元件層 510：畫素電極 520：畫素定義子層 530：有機電致發光材料 540：共用電極 600：第二黏著層 700：第三元件層 800：觸控元件層 821a、841a：感測電極 821b、841b：周邊線路 910、920：導電元件 940：第二黏著層 P1、P2：接墊 S1、S2：交界面 T1、T2：薄膜電晶體 U1、U2、U3、U4、U5、U6、U1’、U2’：凹槽
圖1A～圖1E為本發明第一實施例之顯示裝置的製造流程剖面示意圖。 圖2為本發明第二實施例之顯示裝置的剖面示意圖。 圖3為本發明第三實施例之顯示裝置的剖面示意圖。 圖4為本發明第四實施例之顯示裝置的剖面示意圖。 圖5為本發明第五實施例之顯示裝置的剖面示意圖。 圖6為本發明第六實施例之顯示裝置的剖面示意圖。 圖7為本發明第七實施例之顯示裝置的剖面示意圖。 圖8A～圖8D為本發明第八實施例之顯示裝置的製造流程剖面示意圖。 圖9為本發明第九實施例之顯示裝置的製造流程剖面示意圖。 圖10為本發明第十實施例之顯示裝置的製造流程剖面示意圖。
1：基底 10：顯示裝置 100：第一電路層 110、210：緩衝子層 120、220：半導體圖案 130、150、170、230、250、270：絕緣子層 141、241：閘極 142、242：匯流線 161、261：第一電極 162、262：第二電極 170k、270k：表面 200：第二電路層 150d、170a、170d、210a、210b、210c、210d、210e、230a、230b、230c、230d、230e、250a、250b、250c、250d、270a、270d、300a、300d、520a：開口 300：第一黏著層 411：第一導電元件 412：第二導電元件 500：顯示元件層 510：畫素電極 520：畫素定義子層 530：有機電致發光材料 540：共用電極 T1、T2：薄膜電晶體 U1、U2、U3、U4、U5：凹槽

Claims (12)

  1. 一種顯示裝置，包括：一基底；一第一電路層，設置於該基底上；一第一黏著層，設置於該第一電路層上；一第二電路層，設置於該第一黏著層上；一第一導電元件，設置於該第二電路層上，且電性連接至該第二電路層，其中該第一黏著層具有一第一開口，而該第一導電元件透過該第一黏著層的該第一開口電性連接至該第一電路層；以及一顯示元件層，設置於該第二電路層上，且電性連接至該第二電路層；其中該第二電路層包括一薄膜電晶體，該薄膜電晶體具有一閘極、一半導體圖案和設置於該閘極與該半導體圖案之間的一絕緣子層，該絕緣子層具有設置於該半導體圖案外的一第一開口；該第一導電元件透過該第二電路層之該薄膜電晶體之該絕緣子層的該第一開口及該第一黏著層的該第一開口電性連接至該第一電路層。
  2. 如申請專利範圍第1項所述的顯示裝置，其中該第二電路層之該薄膜電晶體之該絕緣子層的該第一開口及該第一黏著層的該第一開口實質上對齊。
  3. 如申請專利範圍第1項所述的顯示裝置，其中該第一電路層包括一薄膜電晶體，而該第一導電元件電性連接至該第一電路層的該薄膜電晶體及該第二電路層的該薄膜電晶體。
  4. 如申請專利範圍第3項所述的顯示裝置，其中該第一電路層更包括一匯流線，該第一電路層之該薄膜電晶體電性連接至該第一電路層的該匯流線；該第二電路層更包括一匯流線，該第二電路層之該薄膜電晶體電性連接至該第二電路層的該匯流線，而該顯示裝置更包括：一第二導電元件，設置於該第二電路層上，且電性連接至該第二電路層的該匯流線，其中該第二電路層之該薄膜電晶體的該絕緣子層更具有設置於該半導體圖案外的一第二開口，該第一黏著層更具有一第二開口，且該第二導電元件透過該第二電路層之該薄膜電晶體之該絕緣子層的該第二開口及該第一黏著層的該第二開口電性連接至該第一電路層的該匯流線。
  5. 如申請專利範圍第3項所述的顯示裝置，更包括：一第二黏著層，設置於該第一電路層與該基底之間；一第三元件層，包括一匯流線，其中該第三元件層的該匯流線設置於該第二黏著層與該基底之間；以及一第三導電元件，設置於該第一電路層上，且電性連接至該第一電路層的該薄膜電晶體，其中該第三導電元件透過該第二黏著層的一開口電性連接至該第三元件層的該匯流線。
  6. 如申請專利範圍第5項所述的顯示裝置，其中該第一電路層的該薄膜電晶體具有一閘極、一半導體圖案和設置於該閘極與該半導體圖案之間的一絕緣子層，該第一電路層的該絕緣子層具有設置於該第一電路層之該半導體圖案外的一開口，該第三導電元件透過該第一電路層之該薄膜電晶體之該絕緣子層的該開口及該第二黏著層的該開口電性連接至該第三元件層的該匯流線。
  7. 如申請專利範圍第6項所述的顯示裝置，其中該第一電路層之該薄膜電晶體之該絕緣子層的該開口及該第二黏著層的該開口實質上對齊。
  8. 如申請專利範圍第1項所述的顯示裝置，其中該第一電路層包括一匯流線，而該第一導電元件電性連接至該第一電路層的該匯流線及該第二電路層的該薄膜電晶體。
  9. 如申請專利範圍第1項所述的顯示裝置，其中該第一導電元件包括：一第一部，至少設置於該第一黏著層的該第一開口；以及一第二部，至少設置於該第二電路層之該薄膜電晶體之該絕緣子層的該第一開口，其中該第一部與該第二部具有一交界面。
  10. 如申請專利範圍第1項所述的顯示裝置，其中該第二電路層的該薄膜電晶體更具有一第一電極和一第二電極，分別電性連接至該半導體圖案的不同兩區，而該第一導電元件的至少一部分、該第二電路層之該薄膜電晶體的該第一電極及該第二電路層之該薄膜電晶體的該第二電極形成於同一膜層。
  11. 如申請專利範圍第1項所述的顯示裝置，其中該顯示元件層包括：一畫素電極，設置於該第二電路層上，且電性連接至該第二電路層；一畫素定義子層，設置於該畫素電極上，且具有與該畫素電極重疊的一開口；一有機電致發光材料，設置於該畫素定義子層的該開口；以及一共用電極，設置於該有機電致發光材料上；其中，該第一導電元件的一部分設置於該畫素定義子層與該第二電路層之間。
  12. 如申請專利範圍第1項所述的顯示裝置，其中該第一導電元件的一部分共形地設置於由該第一黏著層之該第一開口所定義的一凹槽。
TW108111003A 2019-03-28 2019-03-28 顯示裝置 TWI710820B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108111003A TWI710820B (zh) 2019-03-28 2019-03-28 顯示裝置
US16/502,046 US11088129B2 (en) 2019-03-28 2019-07-03 Display apparatus
CN201910993393.3A CN110707102B (zh) 2019-03-28 2019-10-18 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108111003A TWI710820B (zh) 2019-03-28 2019-03-28 顯示裝置

Publications (2)

Publication Number Publication Date
TW202036106A TW202036106A (zh) 2020-10-01
TWI710820B true TWI710820B (zh) 2020-11-21

Family

ID=69200631

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108111003A TWI710820B (zh) 2019-03-28 2019-03-28 顯示裝置

Country Status (3)

Country Link
US (1) US11088129B2 (zh)
CN (1) CN110707102B (zh)
TW (1) TWI710820B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410176B (zh) * 2020-03-16 2023-10-27 合肥晶合集成电路股份有限公司 Oled器件及其制造方法
KR20220016347A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140319684A1 (en) * 2005-03-15 2014-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device having the same
CN104752484A (zh) * 2013-12-26 2015-07-01 乐金显示有限公司 具有触摸屏的有机发光二极管显示装置及其制造方法
TW201606992A (zh) * 2014-06-25 2016-02-16 瑞薩電子股份有限公司 半導體裝置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049253B2 (en) * 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014099582A (ja) 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
CN103309081B (zh) * 2013-05-30 2016-12-28 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9356049B2 (en) * 2013-07-26 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device with a transistor on an outer side of a bent portion
WO2015019971A1 (en) 2013-08-06 2015-02-12 Semiconductor Energy Laboratory Co., Ltd. Peeling method
US9484396B2 (en) * 2014-01-27 2016-11-01 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, display device and electronic product
JP6468686B2 (ja) 2014-04-25 2019-02-13 株式会社半導体エネルギー研究所 入出力装置
JP2015228367A (ja) * 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、入出力装置、及び電子機器
CN105845708B (zh) 2016-04-20 2019-07-16 上海天马微电子有限公司 柔性集成触控显示面板及其制作方法
CN106601772B (zh) 2016-12-13 2019-09-06 上海天马有机发光显示技术有限公司 一种有机发光显示面板、装置及制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140319684A1 (en) * 2005-03-15 2014-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device having the same
CN104752484A (zh) * 2013-12-26 2015-07-01 乐金显示有限公司 具有触摸屏的有机发光二极管显示装置及其制造方法
TW201606992A (zh) * 2014-06-25 2016-02-16 瑞薩電子股份有限公司 半導體裝置

Also Published As

Publication number Publication date
CN110707102B (zh) 2022-03-29
US11088129B2 (en) 2021-08-10
CN110707102A (zh) 2020-01-17
US20200312829A1 (en) 2020-10-01
TW202036106A (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
US10216307B2 (en) Touch panel, manufacturing method thereof and touch display device
US11177425B2 (en) Driving backplane, method for manufacturing the same, and display device
TWI576745B (zh) 壓力感測輸入裝置
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
US11537253B2 (en) Touch substrate and manufacturing method therefor, touch display substrate, and touch display device
TWI671572B (zh) 顯示面板及其製造方法
WO2020118845A1 (zh) 触控显示面板及其制作方法、触控显示装置
WO2022193699A1 (zh) 显示基板及显示装置
US20220028933A1 (en) Array substrate and display device
TWI694280B (zh) 顯示裝置及其製造方法
TWI710820B (zh) 顯示裝置
US10606388B2 (en) Array substrate, manufacturing method thereof and touch display panel
WO2022078016A1 (zh) 模组结构、触控模组、显示模组及显示装置
TW201935216A (zh) 適用於窄邊框觸控面板的線路佈局
TWI700535B (zh) 畫素陣列基板
TW202034303A (zh) 畫素陣列基板
TWI710823B (zh) 顯示裝置
WO2021248453A1 (zh) 显示面板及其制作方法和显示装置
TW202042026A (zh) 畫素陣列基板
US20220123088A1 (en) Display panel and manufacturing method thereof
TWI702582B (zh) 顯示面板、顯示裝置及顯示面板的製造方法
TWI677741B (zh) 顯示裝置
WO2024000436A1 (zh) 触控结构、显示面板及显示装置
WO2021031337A1 (zh) 显示装置及其制备方法
WO2023142100A1 (zh) 显示面板、显示装置