DE10256692A1 - Test-Gerät, Test-System und Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement und einem Carrier - Google Patents

Test-Gerät, Test-System und Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement und einem Carrier Download PDF

Info

Publication number
DE10256692A1
DE10256692A1 DE10256692A DE10256692A DE10256692A1 DE 10256692 A1 DE10256692 A1 DE 10256692A1 DE 10256692 A DE10256692 A DE 10256692A DE 10256692 A DE10256692 A DE 10256692A DE 10256692 A1 DE10256692 A1 DE 10256692A1
Authority
DE
Germany
Prior art keywords
carrier
semiconductor component
test
loading
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10256692A
Other languages
English (en)
Inventor
Holger Hoppe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10256692A priority Critical patent/DE10256692A1/de
Priority to US10/725,938 priority patent/US20040155646A1/en
Priority to CNB2003101195704A priority patent/CN100369225C/zh
Publication of DE10256692A1 publication Critical patent/DE10256692A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68Testing of releasable connections, e.g. of terminals mounted on a printed circuit board
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Die Erfindung betrifft ein Test-Gerät (4), ein Test-System (1) und ein Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement (3a) und einem Carrier (11a), wobei das Verfahren den Schritt umfasst: Beladen eines Carriers (11a) mit einem Halbleiter-Bauelement (3a), dadurch gekennzeichnet, dass unmittelbar nach dem Beladen des Carriers (11a) mit dem Halbleiter-Bauelement (3a) die Kontaktierung zwischen dem Carrier (11a) und dem Halbleiter-Bauelement (3a) getestet wird.

Description

  • Die Erfindung betrifft ein Test-Gerät, ein Test-System, und ein Test-Verfahren, insbesondere ein Verfahren zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement und einem Carrier.
  • Halbleiter-Bauelemente, z.B. entsprechende, integrierte (analoge bzw. digitale) Rechenschaltkreise, Halbleiter-Speicherbauelemente wie z.B. Funktionsspeicher-Bauelemente (PLAs, PALs, etc.) und Tabellenspeicher-Bauelemente (z.B. ROMs oder RAMs, insbesondere SRAMs und DRAMs), etc. werden im Verlauf des Herstellprozesses umfangreichen Tests unterzogen.
  • Zur gemeinsamen Herstellung von jeweils einer Vielzahl von (i.A. identischen) Halbleiter-Bauelementen wird jeweils ein sog. Wafer (d.h. eine dünne, aus einkristallinem Silizium bestehende Scheibe) verwendet.
  • Der Wafer wird entsprechend bearbeitet (z.B. einer Vielzahl von Beschichtungs-, Belichtungs-, Ätz-, Diffusions-, und Implantations-Prozess-Schritten, etc. unterzogen), und daraufhin z.B. zersägt (oder z.B. geritzt, und gebrochen), so dass dann die einzelnen Bauelemente zur Verfügung stehen.
  • Bei der Herstellung von Halbleiter-Bauelementen (z.B. von DRAMs (Dynamic Random Access Memories bzw. dynamische Schreib-Lese-Speicher), insbesondere von DDR-DRAMs (Double Data Rate – DRAMs bzw. DRAMs mit doppelter Datenrate)) können – nachdem am Wafer die entsprechenden, o.g. Bearbeitungsschritte durchgeführt wurden – an einer Test-Station mit Hilfe eines Testgeräts die (noch auf dem Wafer befindlichen) Bauelemente entsprechenden Testverfahren unterzogen werden.
  • Nach dem Zersägen des Wafers werden die – dann einzeln zur Verfügung stehenden – Bauelemente an einer Carrier-Belade-Station jeweils einzeln in sog. Carrier (d.h. eine entsprechende Umverpackung) geladen (i.A. auf vollautomatisierte Weise mit Hilfe entsprechender Belade-/Entlade-Maschinen bzw. -Apparaten).
  • Nach dem Beladen eines Carriers mit einem entsprechenden Bauelement wird der jeweilige Carrier zusammen mit weiteren, jeweils mit einem entsprechenden Bauelement beladenen Carriers auf ein Transportmittel, z.B. einen sog. „tray" gelegt, und mit Hilfe des Transportmittels dann – wiederum auf vollautomatisierte Weise – zu einer weiteren Test-Station weitertransportiert.
  • Dort werden (vollautomatisch, z.B. mit Hilfe einer weiteren Belade-/Entlade-Maschine) jeweils einzelne Carriers in einen entsprechenden – mit einem (weiteren) Testgerät verbundenen – Adapter bzw. Sockel eingesteckt, und dann das in dem jeweiligen Carrier befindliche Bauelement entsprechenden (weiteren) Testverfahren unterzogen.
  • Das o.g. Beladen des Carriers mit einem entsprechenden Bauelement an der Carrier-Belade-Station muß mit sehr hoher Genauigkeit erfolgen (insbesondere mit einer im μm-Bereich liegenden Genauigkeit). Ansonsten ist nicht gewährleistet, dass die – z.T. nur geringe Abmessungen aufweisenden – Pads des Bauelements die entsprechenden Anschlüsse des Carriers sicher kontaktieren.
  • Eine entsprechend fehlerhafte Kontaktierung zwischen dem Carrier und dem jeweiligen Halbleiter-Bauelement wird – bei der oben erläuterten Vorgehensweise – erst an der o.g. (weiteren) Test-Station festgestellt (d.h. erst nach dem Weitertransport des Carriers von der Carrier-Beladestation zur (weiteren) Test-Station, bzw. beim Durchführen des o.g. (weiteren) Testverfahrens).
  • Nicht festgestellt werden kann dann allerdings, ob eine beim (weiteren) Testverfahren ermittelte Fehlfunktion auf eine Miskontaktierung zwischen Carrier und Bauelement zurückzuführen ist, oder auf eine Miskontaktierung zwischen Carrier und Adapter bzw. Sockel, oder auf eine – tatsächliche – Fehlfunktion des Bauelements.
  • Die Erfindung hat zur Aufgabe, ein neuartiges Test-Gerät, ein neuartiges Test-System, und ein neuartiges Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement und einem Carrier zur Verfügung zu stellen.
  • Sie erreicht dieses und weitere Ziele durch die Gegenstände der Ansprüche 1, 12 und 14.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß einem Grundgedanken der Erfindung wird ein Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement und einem Carrier zur Verfügung gestellt, wobei das Verfahren den Schritt umfaßt: Beladen eines Carriers mit einem Halbleiter-Bauelement, dadurch gekennzeichnet, dass unmittelbar nach dem Beladen des Carriers mit dem Halbleiter-Bauelement die Kontaktierung zwischen dem Carrier, und dem Halbleiter-Bauelement getestet wird.
  • Vorteilhaft weist das Test-Verfahren zusätzlich den folgenden Schritt auf: Anschließen des Carriers an ein Testgerät.
  • Bevorzugt wird die Kontaktierung zwischen dem Carrier, und dem Halbleiter-Bauelement dann mit Hilfe des an den Carrier angeschlossenen Testgeräts getestet.
  • Besonders bevorzugt wird zunächst der Carrier an das Testgerät angeschlossen, und dann erst der Carrier mit dem Halbleiter-Bauelement beladen (und unmittelbar darauffolgendder o.g. Kontakt-Test durchgeführt).
  • Bei einer vorteilhaften Ausgestaltung der Erfindung wird der Carrier an einer Carrier-Belade-Station beladen, wobei die Kontaktierung zwischen dem Carrier, und dem Halbleiter-Bauelement getestet wird, bevor ein Weitertransport des Carriers zu einer weiteren Station, insbesondere zu einer Halbleiter-Bauelement-Funktionstest-Station hin erfolgt.
  • Dadurch wird verhindert, dass – bei Miskontaktierung zwischen dem Carrier und dem Halbleiter-Bauelement – erst an der weiteren Station, insbesondere an der Halbleiter-Bauelement-Funktionstest-Station festgestellt wird, dass ein entsprechender Fehler vorliegt.
  • Besonders vorteilhaft wird bei der Erfindung bereits nach relativ kurzer Zeit, insbesondere weniger als 2 Sekunden, oder weniger als 1, 0.5 oder 0.1 Sekunden nach dem Beladen des Carriers mit dem Halbleiter-Bauelement die Kontaktierung zwischen dem Carrier und dem Halbleiter-Bauelement getestet.
  • Gemäß einem weiteren Aspekt der Erfindung wird ein Test-System zur Verfügung gestellt, mit einem Testgerät, an welches ein Carrier angeschlossen werden kann, und welches so konfiguriert ist, dass – unmittelbar nach dem Beladen des Carriers mit einem Halbleiter-Bauelement – vom Testgerät die Kontaktierung zwischen dem Carrier und dem Halbleiter-Bauelement getestet wird.
  • Des weiteren wird gemäß einem dritten Aspekt der Erfindung ein Test-Gerät zur Verwendung in einem derartigen Test-System zur Verfügung gestellt, wobei das Test-Gerät so konfiguriert ist, dass – unmittelbar nach dem Beladen eines Carriers mit einem Halbleiter-Bauelement – vom Testgerät die Kontaktierung zwischen dem Carrier und dem Halbleiter-Bauelement getestet wird.
  • Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt:
  • 1 eine schematische Darstellung von bei der Fertigung von Halbleiter-Bauelementen von entsprechenden Halbleiter-Bauelementen durchlaufenen Stationen
  • 2 eine schematische Detail-Darstellung der in 1 gezeigten Carrier-Belade-Station, und des dort vorgesehenen Test-Systems, zur Veranschaulichung des bei dem Ausführungsbeispiel der Erfindung durchgeführten Test-Verfahrens; und
  • 3 eine schematische Darstellung eines Ablaufdiagramms für die bei dem gemäß dem Ausführungsbeispiel der Erfindung durchgeführten Test-Verfahren durchlaufenen Verfahrensschritte.
  • In 1 sind – auf schematische Weise – einige (von einer Vielzahl weiterer, hier nicht dargestellter) bei der Fertigung von Halbleiter-Bauelementen 3a, 3b, 3c, 3d von entsprechenden Halbleiter-Bauelementen 3a, 3b, 3c, 3d durchlaufenen Stationen A, B, C, D gezeigt.
  • An der Station A werden – mittels eines Test-Systems 5 – noch auf einer Silizium-Scheibe bzw. einem Wafer 2 befindliche Halbleiter-Bauelemente 3a, 3b, 3c, 3d einem oder mehreren Testverfahren unterzogen.
  • Der Wafer 2 ist vorher – an den in 1 gezeigten Stationen A, B, C, D vorgeschalteten, hier nicht dargestellten Stationen – entsprechenden, herkömmlichen Beschichtungs-, Belichtungs-, Ätz-, Diffusions-, und Implantations-Prozess-Schritten unterzogen worden.
  • Bei den Halbleiter-Bauelementen 3a, 3b, 3c, 3d kann es sich z.B. um entsprechende, integrierte (analoge bzw. digitale) Rechenschaltkreise handeln, oder um Halbleiter-Speicherbauelemente wie z.B. Funktionsspeicher-Bauelemente (PLAs, PALs, etc.) oder Tabellenspeicher-Bauelemente (z.B. ROMs oder RAMS), insbesondere um SRAMs oder DRAMs (hier z.B. um DRAMs (Dynamic Random Access Memories bzw. dynamische Schreib-Lese-Speicher) mit doppelter Datenrate (DDR-DRAMs = Double Data Rate – DRAMs), vorteilhaft um High-Speed DDR-DRAMs).
  • Die an der Station A zum Testen der Halbleiter-Bauelemente 3a, 3b, 3c, 3d auf dem Wafer 2 benötigten Spannungen bzw. Test-Signale werden von einem Testgerät 6 erzeugt, und mittels einer mit dem Testgerät 6 verbundenen Halbleiter-Bauelement-Testkarte 8 bzw. probecard 8 (genauer: mittels entsprechender, an der probecard 8 vorgesehener Kontakt-Nadeln 9a, 9b) an entsprechende Anschlüsse der Halbleiter-Bauelemente 3a, 3b, 3c, 3d angelegt.
  • Wird das oder die Testverfahren erfolgreich beendet, wird der Wafer 2 (auf vollautomatisierte Weise) an die nächste Station B weitertransportiert (vgl. Pfeil F), und dort – mittels einer entsprechenden Maschine 7 – zersägt (oder z.B. geritzt, und gebrochen), so dass dann die einzelnen Halbleiter-Bauelemente 3a, 3b, 3c, 3d zur Verfügung stehen.
  • Vor dem Zersägen des Wafers 2 kann dieser noch – auf an sich bekannte Weise – mit einer Folie beklebt worden sein.
  • Nach dem Zersägen des Wafers 2 an der Station B werden die Bauelemente 3a, 3b, 3c, 3d dann (wiederum vollautomatisch – z.B. mittels einer entsprechenden Förder-Maschine –) an die nächste Station C (hier: eine Carrier-Belade-Station C) weitertransportiert (z.B. direkt (bzw. einzeln), oder alternativ z.B. mittels eines entsprechenden trays) (vgl. Pfeil G), und dort – jeweils einzeln – auf vollautomatisierte Weise mit Hilfe einer entsprechenden Maschine 10 (Belade- bzw. Belade-/Entlade-Maschine) in einen Carrier 11a bzw. eine Umverpackung 11a geladen – vgl. auch Schritt I, 3 – (alternativ kann die Funktion der o.g. Förder- und der o.g. Belade-Maschine 10 z.B. auch von einer einzigen Maschine erfüllt werden.)
  • Wie in 1 weiter gezeigt ist, ist an der Carrier-Belade-Station C ein Test-System 1 (oder mehrere, jeweils identisch aufgebaute Test-Systeme) vorgesehen, mit welchem an der Carrier-Belade-Station C ein – im folgenden noch genauer erläutertes, spezielles – Testverfahren durchgeführt wird.
  • In 2 ist eine schematische Detail-Darstellung der Carrier-Belade-Station C gezeigt.
  • Wie in 2 veranschaulicht ist, wird an der Carrier-Beladestation C der jeweilige Carrier 11a zunächst (vollautomatisch, z.B. mit Hilfe einer entsprechenden – hier nicht dargestellten – separaten Maschine (oder z.B. der o.g. Belade- bzw. Belade-/Förder-Maschine)) in einen – mit einem entsprechenden Testgerät 4 verbundenen – Carrier-Sockel 12 bzw. Carrier-Adapter 12 eingeführt (vgl. Pfeil K).
  • Als Carrier 11a kann z.B. ein herkömmlicher TSOP66-Carrier verwendet werden, und als Sockel 12 ein herkömmlicher TSOP66-Sockel.
  • Durch das Einführen des Carriers 11a in den Sockel 12 wird erreicht, dass vom Testgerät 4 ausgegebene, und z.B. mittels entsprechender Leitungen 14 an den Sockel 12 weitergeleitete Testsignale über – jeweils entsprechende Anschlüsse des Sockels 12 kontaktierende – Anschlüsse des Carriers 11a dem Carrier 11a zugeführt werden.
  • Wird dann als nächstes – wie durch einen Pfeil L veranschaulicht ist (und wie bereits oben erläutert wurde) – das entsprechende Halbleiter-Bauelement 3a (z.B. mit Hilfe der o.g. Belade-Maschine 10) in den Carrier 11a eingeführt (und der Carrier 11a dann – auf an sich bekannte Weise – geschlossen), kontaktieren entsprechende (z.B. unten am Halbleiter-Bauelement 3a vorgesehene) Halbleiter-Bauelement-Kontakte entsprechende (z.B. oben am Carrier 11a vorgesehene) Kontakte am Carrier 11a (die mit den o.g. die Sockel-Anschlüsse kontaktierenden Carrier-Anschlüssen verbunden sind).
  • Auf diese Weise können unmittelbar nach dem Einführen des Halbleiter-Bauelements 3a in den Carrier 11a (bzw. unmittelbar nach dem Schließen des Carriers) die o.g., vom Testgerät 4 ausgegebenen Testsignale (über die o.g. Leitungen 14, den Sockel 12, den Carrier 11a, und die – die entsprechenden Kontakte am Carrier 11a kontaktierenden – Halbleiter-Bauelement-Kontakte) an das Halbleiter-Bauelement 3a weitergeleitet werden.
  • Die in Reaktion auf die eingegebenen Testsignale an entsprechenden Halbleiter-Bauelement-Kontakten ausgegebenen Signale werden von entsprechenden (diese kontaktierenden) Kontakten am Carrier 11a abgegriffen und über den Sockel 12 und die Leitungen 14 dem Testgerät 4 zugeführt, wo dann eine Auswertung der entsprechenden Signale stattfinden kann.
  • Dadurch kann – unmittelbar nach dem Einführen des Halbleiter-Bauelements 3a in den Carrier 11a (bzw. unmittelbar nach dem Schließen des Carriers 11a) – insbesondere z.B. in weniger als 2, 1, 0.5 oder 0.1 Sekunden nach dem Einführen des Halbleiter-Bauelements 3a bzw. dem Schließen des Carriers 11a – vom Testgerät 4 ermittelt werden, ob sämtliche am Halbleiter-Bauelement 3a vorgesehenen Kontakte (bzw. sämtliche – später, z.B. an der Station E – zu den – eigentlichen Bauelement-Funktions-Test-Zwecken verwendeten Halbleiter-Bauelement-Kontakte, oder ein Teil hiervon, und/oder spezielle, weiter unten im Detail erläuterte Bauelement-Kontakte) die entsprechenden Kontakte am Carrier 11a sicher kontaktieren (oder ob – z.B., weil das Bauelement 3a nicht exakt in der richtigen Lage in den Carrier 11a eingeführt wurde, oder z.B. weil das Bauelement 3a vor dem bzw. beim Verschließen des Carriers 11a verrutscht ist, etc. – bei einem oder mehreren der o.g. Bauelement-Kontakte kein bzw. kein ausreichender Kontakt mit dem entsprechenden Carrier-Kontakt besteht) – vgl. auch Schritt II, 3 -.
  • Dies wird z.B. dadurch ermittelt, dass überprüft wird, ob in Reaktion auf vom Testgerät 4 an einem entsprechenden Bauelement-Kontakt angelegten Spannungen bzw. Testsignalen überhaupt ein entsprechender Stromfluß hervorgerufen wird (bzw. ein eine vordefinierte minimale Höhe überschreitender Stromfluß) bzw. ein entsprechendes Signal (bzw. ein eine vordefinierte minimale Stärke übersteigendes Signal) ausgegeben wird. Mit anderen Worten wird also vom Testgerät 4 nicht die – eigentliche – Funktionsfähigkeit des Bauelements 3a überprüft (dies geschieht erst später, z.B. an der Station D), sondern – lediglich – die korrekte Kontaktierung zwischen Carrier 11a, und Bauelement 3a.
  • Hierzu können – bei einem alternativen Ausführungsbeispiel – am Bauelement 3a ein oder mehrere spezielle Kontakte vorgesehen sein, die ausschließlich zur Durchführung des erläuterten Kontakt-Test-Verfahrens verwendet werden (nicht aber für die – eigentlichen – (z.B. an der Station D durchgeführten) Bauelement-Funktions-Tests).
  • Wird festgestellt, dass (bei mindestens einem der getesteten Bauelement-Kontakte) eine Fehl- bzw. Miskontaktierung vorliegt (z.B., weil das entsprechende, vom Testgerät 4 empfangene Rück-Signal eine zu geringe Signal-Stärke aufweist, oder weil vom Testgerät 4 – in Reaktion auf ein entsprechendes Test-Signal – (überhaupt) kein Rück-Signal empfangen wird) wird vom Testgerät 4 ein entsprechendes Fehler-Signal (FAIL-Signal) ausgegeben, und z.B. an die Belade-Maschine 10 weitergeleitet.
  • Daraufhin wird veranlasst, dass der Carrier 11a – automatisch – wieder geöffnet wird, und die Belade- bzw. Belade-/Entlade-Maschine 10 das Halbleiter-Bauelement wieder aus dem Carrier 11a entnimmt (vgl. auch Schritt IIIb, 3).
  • Als nächstes kann – bei einer ersten Variante – das entsprechende Halbleiter-Bauelement 3a mit Hilfe der Belade- bzw. Belade-/Entlade-Maschine 10 erneut in den Carrier 11a eingeführt werden, der Carrier 11a dann erneut geschlossen, und – entsprechend wie oben beschrieben – erneut der o.g. Kontakt-Test durchgeführt werden.
  • Alternativ wird – bei einer zweiten Variante – das von der Belade- bzw. Belade-/Entlade-Maschine 10 aus dem Carrier 11a entnommene Halbleiter-Bauelement 3a (automatisch) entsorgt bzw. verworfen, und stattdessen von der Belade- bzw. Belade-/Entlade-Maschine 10 ein – anderes – Halbleiter-Bauelement gegriffen und in den Carrier 11a eingeführt (und dann der Carrier 11a wieder geschlossen und erneut der o.g. Kontakt-Test durchgeführt, d.h. getestet, ob das andere Halbleiter-Bauelement den Carrier 11a richtig kontaktiert oder nicht).
  • Bei einer dritten, alternativen Variante wird stattdessen nach der Entnahme des Bauelements 3a aus dem Carrier 11a durch die Belade- bzw. Belade-/Entlade-Maschine 10 der Carrier 11a ausgewechselt.
  • Denkbar ist auch, die o.g. drei Varianten – beliebig – zu kombinieren.
  • Beispielsweise kann zunächst ein oder mehrere Male hintereinander ein- und dasselbe Bauelement 3a (erneut) in den Carrier 11a eingeführt, und ein entsprechender Kontakt-Test durchgeführt werden, woraufhin ggf. – falls vom Testgerät 4 weiterhin ein entsprechendes Fehler-Signal (FAIL-Signal) ausgegeben wird – ein oder mehrere Male versucht wird, den Carrier – erfolgreich – mit einem – anderen – Bauelement zu bestücken (und daraufhin ggf. – falls immer noch ein Fehler-Signal ausgegeben wird – mit einem oder mehreren weiteren Bauelementen, etc.).
  • Als nächstes oder alternativ kann dann der Carrier 11a ausgewechselt werden.
  • Wird vom Testgerät 4 ermittelt, dass bei keinem der jeweils getesteten Bauelement-Kontakte eine Fehl- bzw. Miskontaktierung vorliegt, wird statt des o.g. Fehler-Signals (FAIL-Signal) ein OK-Signal (PASS-Signal) ausgegeben, und z.B. an die Belade- bzw. Belade-Entlade-Maschine 10 weitergeleitet (und/oder eine weitere, hier nicht dargestellte, oder die oben bereits erwähnte Förder-Maschine).
  • Die Förder-Maschine (oder alternativ die Belade- bzw. Belade-/Entlade-Maschine 10) lädt den entsprechenden Carrier 11a dann – wieder bezogen auf 1 – zusammen mit dem darin enthaltenen Halbleiter-Bauelement 3a – wiederum vollautomatisch – auf ein entsprechendes Förder-Mittel, z.B. einen tray 13, mit dessen Hilfe der Carrier 11a (und das darin enthaltene Halbleiter-Bauelement) – zusammen mit weiteren (entsprechende Halbleiter-Bauelemente enthaltenden, und entsprechend getesteten) Carriers 11b, 11c, 11d – an die nächste Station D weitertransportiert wird (vgl. Pfeile H und I, sowie Schritt IIIa, 3).
  • Daraufhin wird an der Carrier-Beladestation C mit Hilfe der o.g. – hier nicht dargestellten – separaten Maschine (oder z.B. der o.g. Belade- bzw. Belade-/Förder-Maschine)) ein – neuer – Carrier (anstelle des Carriers 11a) in den mit dem Testgerät 4 verbundenen Carrier-Sockel 12 bzw. Carrier-Adapter 12 eingeführt (woraufhin ein neues Halbleiter-Bauelement in den entsprechenden Carrier eingeführt, und erneut der o.g. Kontakt-Test durchgeführt wird).
  • An der Station D wird mittlerweile der entsprechende, mit dem tray 13 weitertransportierte Carrier 11a (und das darin enthaltene Halbleiter-Bauelement 3a) mit Hilfe einer – weiteren, hier nicht dargestellten – Maschine in einen mit einem weiteren Testgerät 16 verbundenen weiteren Carrier-Sockel eines weiteren Test-Systems 15 eingeführt, und dann das entsprechende Halbleiter-Bauelement 3a einem – die Funktionsfähigkeit des Halbleiter-Bauelements 3a überprüfenden – (herkömmlichen) Bauelement-Funktions-Tests unterzogen, bzw. einem „Burn-In"-Test (d.h. einem Test unter – eine schnellere Alterung des Bauelements 3a bewirkenden – extremen Bedingungen (hohe Temperatur, etc.)).
  • Dabei wird – zusätzlich – auch ein dem oben erläuterten, an der Carrier-Beladestation C durchgeführten Kontakt-Test entsprechender Kontakt-Test durchgeführt.
  • Dadurch wird sichergestellt, dass – nach wie vor – die entsprechenden Kontakte des Bauelements 3a die entsprechenden Kontakte des Carriers 11a richtig kontaktieren.
  • Da – wie oben erläutert – bei dem hier dargestellten Ausführungsbeispiel bereits an der Carrier-Belade-Station C ein entsprechender Kontakt-Test durchgeführt wurde (vgl. auch
  • 3), kann verhindert werden, dass – von vorneherein mis- bzw. fehl-kontaktierte – Carrier 11a (umsonst) von der Carrier-Beladestation C an die (eigentliche) Test-Station D weitertransportiert werden.
  • 1
    Test-System
    2
    Wafer
    3a
    Halbleiter-Bauelement
    3b
    Halbleiter-Bauelement
    3c
    Halbleiter-Bauelement
    3d
    Halbleiter-Bauelement
    4
    Testgerät
    5
    Test-System
    6
    Testgerät
    7
    Zersäge-Maschine
    8
    probecard
    9a
    Kontakt-Nadel
    9b
    Kontakt-Nadel
    10
    Belade-Maschine
    11a
    Carrier
    11b
    Carrier
    11c
    Carrier
    11d
    Carrier
    12
    Sockel
    13
    tray
    14
    Leitungen
    15
    Test-System
    16
    Testgerät

Claims (14)

  1. Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement (3a) und einem Carrier (11a), wobei das Verfahren den Schritt umfaßt: Beladen eines Carriers (11a) mit einem Halbleiter-Bauelement (3a), dadurch gekennzeichnet, dass unmittelbar nach dem Beladen des Carriers (11a) mit dem Halbleiter-Bauelement (3a) die Kontaktierung zwischen dem Carrier (11a), und dem Halbleiter-Bauelement (3a) getestet wird.
  2. Test-Verfahren nach Anspruch 1, welches zusätzlich den Schritt aufweist: Anschließen des Carriers (11a) an ein Testgerät (4).
  3. Test-Verfahren nach Anspruch 2, bei welchem zunächst der Carrier (11a) an das Testgerät (4) angeschlossen wird, und dann erst der Carrier (11a) mit dem Halbleiter-Bauelement (3a) beladen wird.
  4. Test-Verfahren nach einem der vorhergehenden Ansprüche, wobei der Carrier (11a) an einer Carrier-Belade-Station (C) beladen wird, und wobei die Kontaktierung zwischen dem Carrier (11a), und dem Halbleiter-Bauelement (3a) getestet wird, bevor ein Weitertransport des Carriers (11a) zu einer weiteren Station (D) hin erfolgt.
  5. Test-Verfahren nach einem der Ansprüche 2 bis 4, wobei die Kontaktierung zwischen dem Carrier (11a), und dem Halbleiter-Bauelement (3a) mit Hilfe des Testgeräts (4) getestet wird.
  6. Test-Verfahren nach Anspruch 5, wobei das Testgerät (4) so konfiguriert ist, dass mit diesem die Kontaktierung zwischen dem Carrier (11a), und dem Halbleiter-Bauelement (3a) getestet werden soll, nicht aber die Funktionsfähigkeit des Halbleiter-Bauelements (3a).
  7. Test-Verfahren nach einem der vorhergehenden Ansprüche, wobei weniger als 2 Sekunden, insbesondere weniger als 1, 0.5 oder 0.1 Sekunden nach dem Beladen des Carriers (11a) mit dem Halbleiter-Bauelement (3a) die Kontaktierung zwischen dem Carrier (11a), und dem Halbleiter-Bauelement (3a) getestet wird.
  8. Test-Verfahren nach einem der vorhergehenden Ansprüche, wobei bei dem Test der Kontaktierung zwischen dem Carrier (11a), und dem Halbleiter-Bauelement (3a) ermittelt wird, ob nach dem Beladen des Carriers (11a) mit dem Halbleiter-Bauelement (3a) zwischen einem entsprechenden Anschluß des Halbleiter-Baulements (3a), und einem zugeordneten Anschluß des Carriers (11a) ein elektrischer Kontakt hergestellt ist.
  9. Test-Verfahren nach einem der vorhergehenden Ansprüche, wobei bei dem Test der Kontaktierung zwischen dem Carrier (11a), und dem Halbleiter-Bauelement (3a) ermittelt wird, ob nach dem Beladen des Carriers (11a) mit dem Halbleiter-Bauelement (3a) zwischen mehreren Anschlüssen des Halbleiter-Baulements (3a), und jeweils zugeordneten Anschlüssen des Carriers (11a) jeweils ein elektrischer Kontakt hergestellt ist.
  10. Test-Verfahren nach Anspruch 8 oder 9, wobei zur Ermittlung, ob zwischen einem entsprechenden Anschluß des Halbleiter-Baulements (3a), und einem zugeordneten Anschluß des Carriers (11a) ein elektrischer Kontakt hergestellt ist die Stärke des durch den entsprechenden Halbleiter-Bauelement-Anschluß fließenden Stroms ermittelt wird.
  11. Test-Verfahren nach Anspruch 8 oder 9, wobei zur Ermittlung, ob zwischen einem entsprechenden Anschluß des Halbleiter-Baulements (3a), und einem zugeordneten Anschluß des Carriers (11a) ein elektrischer Kontakt hergestellt ist die Höhe der über dem entsprechenden Halbleiter-Bauelement-Anschluß abfallenden Spannung ermittelt wird.
  12. Test-System (1), insbesondere zur Durchführung eines Verfahrens nach einem der Ansprüche 1 bis 11, mit einem Testgerät (4), an welches ein Carrier (11a) angeschlossen werden kann, und welches so konfiguriert ist, dass – unmittelbar nach dem Beladen des Carriers (11a) mit einem Halbleiter-Bauelement (3a) – vom Testgerät (4) die Kontaktierung zwischen dem Carrier (11a), und dem Halbleiter-Bauelement (3a) getestet wird.
  13. Test-System (1) nach Anspruch 12, bei welchem das Testgerät (4) den Test durchführt, nachdem von einer Vorrichtung, insbesondere Belade-Vorrichtung (10) ein Signal ausgegeben wurde, welches kennzeichnet, dass der Carrier (11a) mit dem Halbleiter-Bauelement (3a) beladen worden ist.
  14. Test-Gerät (4) zur Verwendung in einem Test-System (1) nach Anspruch 12 oder 13, welches so konfiguriert ist, dass – unmittelbar nach dem Beladen eines Carriers (11a) mit einem Halbleiter-Bauelement (3a) – vom Testgerät (4) die Kontaktierung zwischen dem Carrier (11a), und dem Halbleiter-Bauelement (3a) getestet wird.
DE10256692A 2002-12-04 2002-12-04 Test-Gerät, Test-System und Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement und einem Carrier Ceased DE10256692A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10256692A DE10256692A1 (de) 2002-12-04 2002-12-04 Test-Gerät, Test-System und Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement und einem Carrier
US10/725,938 US20040155646A1 (en) 2002-12-04 2003-12-03 Testing apparatus and method for testing the contacting between a semiconductor device and a carrier
CNB2003101195704A CN100369225C (zh) 2002-12-04 2003-12-04 测试半导体装置及载具间接触之测试装置、系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10256692A DE10256692A1 (de) 2002-12-04 2002-12-04 Test-Gerät, Test-System und Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement und einem Carrier

Publications (1)

Publication Number Publication Date
DE10256692A1 true DE10256692A1 (de) 2004-06-24

Family

ID=32335966

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10256692A Ceased DE10256692A1 (de) 2002-12-04 2002-12-04 Test-Gerät, Test-System und Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement und einem Carrier

Country Status (3)

Country Link
US (1) US20040155646A1 (de)
CN (1) CN100369225C (de)
DE (1) DE10256692A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8485511B2 (en) 2009-03-11 2013-07-16 Centipede Systems, Inc. Method and apparatus for holding microelectronic devices
WO2011038297A1 (en) * 2009-09-26 2011-03-31 Centipede Systems, Inc. Apparatus for holding microelectronic devices
WO2011038295A1 (en) * 2009-09-26 2011-03-31 Centipede Systems, Inc. Carrier for holding microelectronic devices
US8683674B2 (en) 2010-12-07 2014-04-01 Centipede Systems, Inc. Method for stacking microelectronic devices
US9346151B2 (en) 2010-12-07 2016-05-24 Centipede Systems, Inc. Precision carrier for microelectronic devices
TWI560794B (en) * 2015-04-23 2016-12-01 Advanced Semiconductor Eng Semiconductor element carrier, method for attaching a semiconductor element to a carrier, and semiconductor process
US11567118B2 (en) * 2019-02-21 2023-01-31 HKC Corporation Limited Testing device of array substrates and testing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4340860A (en) * 1980-05-19 1982-07-20 Trigon Integrated circuit carrier package test probe
US6064194A (en) * 1994-04-18 2000-05-16 Micron Technology, Inc. Method and apparatus for automatically positioning electronic dice within component packages
US6323669B1 (en) * 1999-02-02 2001-11-27 Samsung Electronics Co., Ltd. Apparatus and method for a contact test between an integrated circuit device an a socket

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573617A (en) * 1967-10-27 1971-04-06 Aai Corp Method and apparatus for testing packaged integrated circuits
JPS59225546A (ja) * 1983-06-06 1984-12-18 Nissan Motor Co Ltd Icパツケ−ジの誤插入防止装置
US4864219A (en) * 1987-03-19 1989-09-05 Genrad, Inc. Method and apparatus for verifying proper placement of integrated circuits on circuit boards
US5247246A (en) * 1987-04-17 1993-09-21 Everett Charles Technologies, Inc. Testing of integrated circuit devices on loaded printed circuit boards
WO1996009556A1 (fr) * 1994-09-22 1996-03-28 Advantest Corporation Procede et appareil d'inspection automatique de dispositifs semiconducteurs
JP2000214219A (ja) * 1999-01-28 2000-08-04 Ando Electric Co Ltd テストバ―ンインボ―ドハンドラ
JP4301661B2 (ja) * 1999-11-12 2009-07-22 富士通マイクロエレクトロニクス株式会社 ボールグリッドアレイ構造のデバイスに使用されるコンタクトフィルム及びデバイス実装構造体
US6472891B1 (en) * 2000-08-10 2002-10-29 Advanced Micro Devices, Inc. Method and apparatus for testing semiconductor packages without damage
TW504864B (en) * 2000-09-19 2002-10-01 Nanopierce Technologies Inc Method for assembling components and antennae in radio frequency identification devices
US6734683B2 (en) * 2001-09-27 2004-05-11 Intel Corporation Method and apparatus for in-circuit testing of sockets

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4340860A (en) * 1980-05-19 1982-07-20 Trigon Integrated circuit carrier package test probe
US6064194A (en) * 1994-04-18 2000-05-16 Micron Technology, Inc. Method and apparatus for automatically positioning electronic dice within component packages
US6323669B1 (en) * 1999-02-02 2001-11-27 Samsung Electronics Co., Ltd. Apparatus and method for a contact test between an integrated circuit device an a socket

Also Published As

Publication number Publication date
CN100369225C (zh) 2008-02-13
US20040155646A1 (en) 2004-08-12
CN1507028A (zh) 2004-06-23

Similar Documents

Publication Publication Date Title
DE69710501T2 (de) System zur optimierung von speicherreparaturzeit mit prüfdaten
DE102007054879B4 (de) Verfahren und Anordnung zur Positionierung einer Probecard
DE10256692A1 (de) Test-Gerät, Test-System und Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement und einem Carrier
DE10246741B4 (de) Verfahren und Halbleitereinrichtung zum Abgleich von Schnittstelleneinrichtungen
DE10024875B4 (de) Bauteilhaltersystem zur Verwendung mit Testvorrichtungen zum Testen elektronischer Bauteile
DE69504072T2 (de) Speicherprüfsystem
DE19626611A1 (de) Transportvorrichtung für Halbleitervorrichtungen
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE102006011706B4 (de) Halbleiter-Bauelement, sowie Halbleiter-Bauelement-Test-Verfahren
DE10208757A1 (de) Verfahren und Magazinvorrichtung zur Prüfung von Halbleitereinrichtungen
DE10202904B4 (de) Vorrichtung und Verfahren zum parallelen und unabhängigen Test spannungsversorgter Halbleiterspeichereinrichtungen
DE102006056560A1 (de) Verfahren zum Trimmen eines Halbleiter-Bauelements, insbesondere DRAMs, und Halbleiter-Bauelement
EP1046921B1 (de) Anordnung zur Durchführung von Burn-In-Behandlungen von Halbleitervorrichtungen auf Waferebene
DE19808664A1 (de) Integrierte Schaltung und Verfahren zu ihrer Prüfung
DE102006059743B4 (de) Verfahren zum Trimmen eines Parameters eines Halbleiter-Bauelements
DE69114915T2 (de) Verfahren zum Steuern einer Selbstprüfung in einer Datenverarbeitungsanlage und für dieses Verfahren geeignete Datenverarbeitungsanlage.
DE19912417A1 (de) IC-Testgerät
DE102004043063B4 (de) Verfahren zum Betreiben eines Halbleiter-Bauelements mit einem Test-Modul
DE10326338A1 (de) Halbleiter-Bauelement-Test-Verfahren, sowie Test-System zum Testen von Halbleiter-Bauelementen
DE10328719B4 (de) Verfahren zum Testen von elektronischen Bauteilen
DE10358691B4 (de) Verfahren zum Beladen einer Sockel-Einrichtung mit einem entsprechenden Halbleiter-Bauelement
DE10359648B4 (de) Sockel-Einrichtung zur Verwendung beim Test von Halbleiter-Bauelementen, sowie Vorrichtung und Verfahren zum Beladen einer Sockel-Einrichtung mit einem entsprechenden Halbleiter-Bauelement
DE10004315A1 (de) Gerät zum Testen sowohl eines Testeinbrennbords und einer zu testenden Einrichtung
DE10243603B4 (de) Verfahren zur Verwendung beim Trimmen, Halbleiter-Bauelement-Test-Gerät zum Durchführen des Verfahrens und Halbleiter-Bauelement-Test-System
DE102004031436B4 (de) Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8131 Rejection