CN1507028A - 测试半导体装置及载具间接触之测试装置、系统及方法 - Google Patents

测试半导体装置及载具间接触之测试装置、系统及方法 Download PDF

Info

Publication number
CN1507028A
CN1507028A CNA2003101195704A CN200310119570A CN1507028A CN 1507028 A CN1507028 A CN 1507028A CN A2003101195704 A CNA2003101195704 A CN A2003101195704A CN 200310119570 A CN200310119570 A CN 200310119570A CN 1507028 A CN1507028 A CN 1507028A
Authority
CN
China
Prior art keywords
carrier
semiconductor device
contact
testing apparatus
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101195704A
Other languages
English (en)
Other versions
CN100369225C (zh
Inventor
H・霍普
H·霍普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1507028A publication Critical patent/CN1507028A/zh
Application granted granted Critical
Publication of CN100369225C publication Critical patent/CN100369225C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明关于一测试装置(4)，一测试系统(1)以及一测试方法，特别是用来测试一半导体装置(3a)以及一载具(11a)之间的接触，其中方法包含下列步骤：以一半导体装置(3a)加载一载具(11a)，其特征在于载具(11a)以及半导体装置(3a)间的接触在半导体装置(3a)加载载具(11a)之后系马上被测试。

Description

测试半导体装置及载具间接触之 测试装置、系统及方法
技术领域
本发明系关于一种测试装置、一种测试系统以及一种测试方法，特别是一种测试一半导体装置以及一载具之间的接触的方法。
背景技术
半导体装置，例如恰当的、整合的(模拟或数字)计算机电路，半导体内存装置例如功能性内存装置(PLAs、PALs等等)以及桌上内存装置(例如ROMs或RAMs，特别是SRAMs以及DRAMs)等，在制造程序过程中系容易遭受广泛的测试。
晶圆系被恰当地加工(例如遭遇一复数的涂覆、曝光、蚀刻、扩散以及植入处理步骤，等等)，以及随后被锯开(或例如刮以及打破)，如此个别的装置可以作用。
在半导体装置的制造期间(如DRAMs，动态随机存取内存或动态读写内存，分别地)，特别是DDR-RAMs(双资料速率-DRAMs)，装置(仍然可用于晶圆上)可以-在恰当的前述处理步骤已经执行于晶圆之后-遭受相应的测试方法藉由在一测试站之一测试装置。
在锯开晶圆之后，装置-其系接着个别地可用-系被加载每一个个别地在所谓的载具中(即一相应的封装)在一载具加载站(一般在一完全自动的方法藉由适当的加载/-载出机器或装置)。
在一载具已经加载一相应装置之后，个别的载具系-与其它加载一相应装置之载具一起，放置于一运送工具上，如一所谓的托盘以及藉由托盘-再次使用一完全自动的方式-，被运送到下一个另一测试站。
那里(在一完全自动的方式下，如藉由一再次加载-/载出机器)个别的载具每一个系被插入一相应的转接器或插槽，个别地，其系与一(再一)测试装置连接且随后该装置可用于个别的载具中系遭受相应的(再一)测试方法。
上述在载具加载站载具加载一相应的装置必须被造成于非常高精密度(特别是在一精密度为微米的范围)。否则，其将不能被保证装置的垫件-其部分地只具有小尺寸-系安全地连接该载具之相应垫件。
载具以及个别的半导体装置之一相应地错误连接系-伴随上面解释的处理-紧被侦测于上述(再)测试站(即仅有在载具已经被从载具加载站运送到(再)测试站之后，或仅在上述(再)测试方法之执行期间，个别地)。
然而，我们不能决定是否当时被侦测于(再)测试方法中之一发生故障被归因于载具以及装置之一不当接触，或是载具与转接器或插槽间的不当接触，个别地，或是因为-事实上-装置的故障。
发明内容
本发明的目的系提供一新颖的测试装置、一新颖的测试系统，以及一新颖的测试方法，特别是对于测试一半导体装置以及一载具之间的接触。
本发明之此与其它目的系藉由权利要求第1项、第12项以及第14项达到。
本发明之有利的再发展系于附属权利要求中指示。
根据本发明之基本概念，一测试方法，特别是对于测试一半导体装置以及一载具间之接触，系被提供，其中该方法包含下列步骤：以一半导体装置加载一载具，其特征在于载具以及半导体装置间之接触系在载具已经被加载半导体装置之后马上被测试。
有利地，测试方法更加包含下列步骤：连接载具至一测试装置。
较佳地，载具以及半导体装置间之接触系接着藉由连接至载具之测试装置而被测试。
当载具首先被连接至测试装置，以及随后只有载具以半导体装置(3a)被加载系特别更好的(且上述接触测试系之后马上被执行)。
本发明之一有利的发展中，载具系在一载具加载站被加载，以载具以及半导体装置间之接触在载具被运送到下一站之前被测试，特别是被运送到一半导体装置功能测试站。
此避免-在载具以及半导体装置间之不当接触的实例中-一相应错误之存在系仅被侦测于下一站，特别是在半导体装置功能测试站。
当载具以及半导体装置间之接触已经在一相对短时间之后被测试，其系特别有利的，特别是小于2秒，或者小于1、0.5或0.1秒在载具已经被加载半导体装置之后。
根据本发明之一进一步的观念，一测试系统被提供，包含一测试装置可能连接一载具，以及其系被架构以使测试装置在载具已经被加载一半导体装置之后马上测试载具以及半导体装置间之接触。
再者，根据本发明之一第三观念，一测试装置使用于此类型之一测试系统中系被提供，由于被架构之测试装置以使其在一载具已经被加载一半导体装置之后测试载具以及半导体装置间之接触。
附图说明
在下列中，本发明将被详细解释藉由一实施例以及被随附的图标。图标中显示：
图1、半导体装置之制造期间藉由相应的半导体装置所行经的站台之一概要的表示；
图2、一概要图标详细的表现图1所描述之载具加载站，以及该处所提供之测试系统，用以阐明本发明之实施例所执行之测试方法；
图3、一概要图标表现根据本发明之实施例在测试方法期间所执行之方法步骤之一流程图。
具体实施方式
图1概略地显示一些(一复数的进一步，未显示)站台A、B、C、D在制造半导体装置3a、3b、3c以及3d期间藉由相应的半导体装置3a、3b、3c、3d而被通过。
在站台A，仍然可用于一硅碟或一晶圆2上之半导体装置3a、3b、3c以及3d，分别地，藉由一测试系统5而遭受一测试方法。
在其之前，晶圆2，在图1中未显示的站台且在站台A、B、C、D之前被处理，遭受适当的、传统的涂覆、曝光、蚀刻、扩散以及植入处理步骤。
半导体装置3a、3b、3c以及3d可能，举例来说，恰当的被整合(模拟或数字)计算机电路，或半导体内存装置例如功能性的内存装置(PLAs、PALs等等)或桌上内存装置(例如ROMs或RAMs)，特别是SRAMs以及DRAMs(此如DRAMs(动态随机存取内存或动态读写内存，分别地))具有双资料速率(DDR-DRAMs＝双资料速率DRAMs)，有利地为高速DDR RAMs)。
分别地，于站台A用以测试晶圆2上之半导体装置3a、3b、3c以及3d所需要之电压或测试讯号系藉由一测试装置6被产生，且藉由一半导体装置探针板8(更确切地：藉由探针板8所提供之适当的接触针9a、9b)，应用半导体装置3a、3b、3c以及3d之相应的垫件。
当测试方法已经被顺利地结束，晶圆2被再一次(以一完全自动的方法)传送到接着的站台B(参见箭头F)且在该处，藉由一恰当的机器7，被锯开(或如刮以及打破)，因此个别的半导体装置3a、3b、3c、3d然后可以作用。
在被锯开之前，晶圆2可能，以一就其本身而言已知的方法，已经被一金属薄片所覆盖。
晶圆2在站台B被锯开之后，装置3a、3b、3c、3d(再次以一完全自动的方式，如藉由一恰当的运送机器)被运送到下一个接下来的站台C(此处：一载具加载站C)(如直接地(或间接地，分别地)，或者如藉由一恰当的托盘)(参见箭号G)，且那里-个别地每一个-被以一完全自动的方法加载藉由一恰当的机器10(加载或加载-/载出机器，分别地)在一载具11a或一封装11a，分别地-参见步骤I，图3-(二者择一地，上述运送机器之功能以及上述加载机器10可能，例如，亦被一单一机器所接管)。
如图1中更说明的，一测试系统1(或每一个相似的结构之几个测试系统)系被提供于载具加载站C，藉由该站台一特定的测试方法，其将被详细解释于下，系被执行于载具加载站C。
图2显示载具加载站C之一概略图标详细说明。
如图2所描述，在载具加载站C个别的载具11a系首先(以一完全自动的方法，如藉由一适当的，而未显示的，分离机器(或如上述加载或加载/运送机器，分别地))被引导在一载具插槽12或载具转接器12，分别地，其系被连接至一相应的测试装置4(参见箭号K)。
作为载具11，一传统的TSOP66载具可能，举例来说可被使用，且作为插槽12，为一传统的TSOP66插槽。
藉由引导载具11a于插槽12中，藉由测试装置4之测试讯号输出系被达成且被转移到插槽12如藉由相应的线路14，经由载具11a之垫件，其系与分别的插槽12之垫件接触，被提供至载具11a。
接着，如箭号L所描述(以及已经解释如上)，相应的半导体装置3a系(如藉由上述加载机器10)被引导入载具11a(且载具11a接着，以一就其本身所知的方法，被封闭)，相应的半导体装置接触(其系例如被提供于半导体装置3a之底部)陷入与在载具11a之相应的接触接触(其系被提供于载具11a之顶端)(该接触被与上述连接插槽垫件之载具垫件连接)。
因此，直接地在引导半导体装置3a在载具11a中之后(或直接地在载具封闭之后，分别地)藉由测试装置4输出之上述测试讯号可以(经由上述线路14，插槽12，载具11a以及半导体装置之接触接触在载具11a之相应的接触)被转移到半导体装置3a。
在相应的半导体装置对测试讯号输入反应之讯号输出接触系被指定藉由相应的接触(相同的接触)在载具11a且被供应至测试装置4经由插槽12以及线路14，该处相应的讯号之一估计可能发生。
由此导致，测试装置4可以-直接在载具中半导体装置3a之引导之后(或直接在载具11a封闭之后，分别地)，特别是如在半导体装置3a之引导或载具11a之封闭之后小于2、1、0.5或0.1秒，分别地-侦测是否所有提供于半导体装置3a之接触(或所有使用之半导体装置接触-于较后者上，如在站台E-对于实际装置功能测试目的，或其中一部份，以及/或特定的装置接触如下详细解释)安全地接触载具11a之相应的接触(或是否-如因为装置3a不完全被引导到载具11a中之正确的位置，或例如因为装置3a被取出在载具11a封闭之前或期间，等等-不存在接触或存在不充足的一或一复数的上述装置接触相应载具接触之接触)-参见步骤II，图3-。
例如，此被决定藉由检查是否一全部被造成的相应的电流流量对电压或测试讯号有反应，分别地，藉由测试装置4被应用至一相应的装置接触(或者，分别地，一电流流量超出一预定最小的数量)，或者一相应的讯号(或一超出预定最小功率之讯号)被输出。换句话说，测试装置4不检查实际上的装置3a之功能(此将被稍后执行，如在站台D)，而仅有载具11a以及装置3a间的正确的接触。
到此端，在一另一选择的实施例中，一或一复数的特定接触可能被提供在装置3a，其系专有地被使用来执行所解释的接触测试方法(然而，病部队实际装置功能测试，例如站台D所执行的作业)。
假如期被发现(至少具有一个测试的装置接触)有错误的接触或不当接触(例如因为测试装置4所接收之相应的回馈讯号具有太小的讯号功率，或因为一点都没有回馈讯号被测试装置4接收而响应一相应的测试讯号)，该测试装置4输出一相应的错误讯号(FAIL讯号)其系例如被转移到加载机器10。
随后，载具11a系再次自动被开放，以及加载或加载/载出机器10，分别地，从载具11a再次取出半导体装置(参见步骤IIIb，图3)。
随后，在一第一变化中，相应的半导体装置3a可以，就由加载或加载/载出机器10，分别地再次被引导于载具11a中，且载具11a接着可再次被封闭，以及-如上所述-上述接触测试可以再次被执行。
二者择一地-在一第二变化-从载具11a取出之半导体装置3a藉由加载或加载/载出机器10，分别地被(自动化)配置或移除，且另一半导体装置被加载或加载/载出机器抓取，分别地，作为替代且被引导入载具11a(且接着载具11a再次被封闭且上述接触测试再次被执行，即其被测试是否其它半导体装置正确地接触载具11a)。
在一第三选择中，二者择一的变化为载具11a系被交换而取代装置3a已经被加载或加载/载出机器10分别取出载具11a之后。
上述三种变化之任何的结合将亦可以被想象的。
例如，一或多次在连续的一以及相同装置3a可能(再次)被引导于载具11a且一相应的接触测试可能被执行；随后-假使测试装置4仍然输出一相应错误讯号(FAIL讯号)-其系可能尝试一或多次以加载载具-成功地-以另一装置(且接着-假如一错误讯号仍然输出-以一或一复数的再一装置，等等)。
下一步，或者二者择一地，载具11a可能被交换。
如果测试装置4侦测到错误接触或不当接触不存在于分别的被测试的装置接触，一OK讯号(通过讯号)系被输出代替上述错误讯号(FAIL讯号)且例如，被转移到加载或加载/载出机器10(以及/或到另一个未显示的机器，或到上面已经叙述之运送机器)。
运送机器(或者，二者择一地，加载或加载/载出机器10，分别地)接着加载相应的载具11a-再次参考图1-伴随半导体装置3a其系包含于其中-再次以一完全自动的方法-运送到相应的运送工具上，例如一托盘13，藉其该载具11a(以及包含于其中之半导体装置)系-伴随进一步的载具11b、11c、11d(其包含相应的半导体装置且已经被适当的测试)被运送到接下来的站台D(参见箭号H以及I，以及步骤IIIa，图3)。
随后，在载具加载站C，一-新的-载具(代替载具11 a)系藉由上述方法被引导，未图标，分离机器(或例如上述加载或加载/运送机器，分别地)在载具插槽12中或载具转接器12，分别地与测试装置4连接(其上一新的半导体装置系被引导到相应的载具且上述接触测试再次被执行)。
在站台D，已经藉由托盘13被运送之相应的载具11a(以及包含于其中的半导体装置3a)系同时被引导，藉由一进一步，未图标，的机器到一与一下一个测试装置16连接之下一步测试系统15中的下一载具插槽，且接着相应的半导体装置3a系遭受一(传统的)装置功能测试以检查半导体装置3a之功能，或者遭受一内烧测试，分别地(即在极端状态(高温等)之下之测试造成装置3a之较快老化)。
此外，一符合上述解释被执行在载具加载站C之接触测试系被执行。
此确认该装置3a之相应接触-仍然-正确地接触载具11a之相应的接触。
因此-如上所解释-一相应的接触测试，在此处所显示之实施例中，已经被执行于载具加载站C(参见图3)，从开始就具有错误接触或不当接触之载具11a可以被避免从载具加载站C被进一步运送到(实际)测试站D。
组件参考符号
1  测试系统
2  晶圆
3a 半导体装置
3b 半导体装置
3c 半导体装置
3d 半导体装置
4  测试装置
5  测试系统
6  测试装置
7  锯齿机器
8  探针板
9a 接触针
9b 接触针
10 加载机器
11a  载具
11b  载具
11c  载具
11d  载具
12   插槽
13   托盘
14   线路
15   测试系统
16   测试装置

Claims (14)

1.一种测试方法，特别是对测试一半导体装置(3a)以及一载具(11a)间之接触，其中该方法包含下列步骤：
以一半导体装置(3a)加载一载具(11a)，
其特征在于该载具(11a)以及该半导体装置(3a)之间的接触系在该半导体装置(3a)加载该载具(11a)之后马上被测试。
2.根据权利要求第1项所述之方法，其中更包含下列步骤：
连接该载具(11a)至一测试装置(4)。
3.根据权利要求第2项所述之方法，其中首先所有该载具(11a)系被连接到该测试装置(4)，以及随后只有该载具(11a)以该半导体装置(3a)被加载。
4.根据之前所述之任何一项的权利要求，其中该载具(11a)系在一载具加载站(C)被加载，以及其中介于该载具(11a)以及该半导体装置(3a)间之该接触系在载具(11a)被运送至下一站(D)之前被测试。
5.根据权利要求第2项至第4项中其中一项所述之方法，其中该载具(11a)以及该半导体装置(3a)间之该接触系被一测试装置(4)所测试。
6.根据权利要求第5项所述之方法，其中该测试装置(4)系被如此架构其系想要测试该载具(11a)以及该半导体装置(3a)间之该接触，但是不测试该半导体装置(3a)之功能。
7.根据前述任何一项之权利要求所述之方法，其中该载具(11a)以及该半导体装置(3a)间之该接触系被测试少于2秒，特别是在该载具(11a)加载该半导体装置(3a)之后小于1、0.5或0.1秒。
8.根据前述任何一项之权利要求所述之方法，其中其系被决定在该载具(11a)以及该半导体装置(3a)间之该接触之测试期间，是否一电接触在该载具(11a)之加载该半导体装置(3a)之后已经被建立在该半导体装置(3a)之一相应的垫件以及该载具(11a)之一指定的垫件之间。
9.根据前述任何一项之权利要求所述之方法，其中其系被决定在测试该载具(11a)以及该半导体装置(3a)间之该接触期间，是否一分别的电接触在该载具(11a)加载该半导体装置(3a)之后已经被建立于该半导体装置(3a)之一复数的垫件以及该载具(11a)之各自指定的垫件之间。
10.根据权利要求第8项或第9项所述之方法，其中电流流经该相应半导体装置垫件之功率系被决定以发现是否一电接触已经被建立在该半导体装置(3a)之一相应的垫件以及该载体(11a)之一指定的垫件之间。
11.根据权利要求第8项或第9项所述之方法，其中施加该相应的半导体装置垫件之电压之数量系被决定以发现是否一电接触已经被建立于该半导体装置(3a)之一相应的垫件以及该载具(11a)之一指定的垫件之间。
12.一种测试系统(1)，特别是用以执行根据权利要求第1项至第11项任何一项所述之方法，包含一测试装置(4)其中一载具(11a)可被连接至该装置，且其系被架构以使该载具(11a)以及该半导体装置(3a)间之接触藉由该测试装置(4)在载具(11a)加载一半导体装置(3a)之后马上被测试。
13.根据权利要求第12项所述之测试系统(1)，其中该测试装置(4)在一讯号被一装置，特别是一加载装置(10)，输出之后执行测试，该讯号指示该载具(11a)被加载该半导体装置(3a)。
14.一种测试装置(4)用来使用在根据权利要求第12项或第13项所述之一测试系统(1)，该测试装置被架构以使该载具(11a)以及该半导体(3a)间之接触在一载具(11a)加载一半导体装置(3a)之后马上被测试。
CNB2003101195704A 2002-12-04 2003-12-04 测试半导体装置及载具间接触之测试装置、系统及方法 Expired - Fee Related CN100369225C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10256692.5 2002-12-04
DE10256692A DE10256692A1 (de) 2002-12-04 2002-12-04 Test-Gerät, Test-System und Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement und einem Carrier

Publications (2)

Publication Number Publication Date
CN1507028A true CN1507028A (zh) 2004-06-23
CN100369225C CN100369225C (zh) 2008-02-13

Family

ID=32335966

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101195704A Expired - Fee Related CN100369225C (zh) 2002-12-04 2003-12-04 测试半导体装置及载具间接触之测试装置、系统及方法

Country Status (3)

Country Link
US (1) US20040155646A1 (zh)
CN (1) CN100369225C (zh)
DE (1) DE10256692A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106067438A (zh) * 2015-04-23 2016-11-02 日月光半导体制造股份有限公司 载具以及将半导体元件附接到载具的方法与半导体方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8485511B2 (en) 2009-03-11 2013-07-16 Centipede Systems, Inc. Method and apparatus for holding microelectronic devices
WO2011038297A1 (en) * 2009-09-26 2011-03-31 Centipede Systems, Inc. Apparatus for holding microelectronic devices
WO2011038295A1 (en) * 2009-09-26 2011-03-31 Centipede Systems, Inc. Carrier for holding microelectronic devices
US8683674B2 (en) 2010-12-07 2014-04-01 Centipede Systems, Inc. Method for stacking microelectronic devices
US9346151B2 (en) 2010-12-07 2016-05-24 Centipede Systems, Inc. Precision carrier for microelectronic devices
US11567118B2 (en) * 2019-02-21 2023-01-31 HKC Corporation Limited Testing device of array substrates and testing method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573617A (en) * 1967-10-27 1971-04-06 Aai Corp Method and apparatus for testing packaged integrated circuits
US4340860A (en) * 1980-05-19 1982-07-20 Trigon Integrated circuit carrier package test probe
JPS59225546A (ja) * 1983-06-06 1984-12-18 Nissan Motor Co Ltd Ｉｃパツケ−ジの誤插入防止装置
US4864219A (en) * 1987-03-19 1989-09-05 Genrad, Inc. Method and apparatus for verifying proper placement of integrated circuits on circuit boards
US5247246A (en) * 1987-04-17 1993-09-21 Everett Charles Technologies, Inc. Testing of integrated circuit devices on loaded printed circuit boards
KR100261935B1 (ko) * 1994-04-18 2000-07-15 더블유. 브리얀 퍼네이 전자다이 자동배치 방법 및 장치
WO1996009556A1 (fr) * 1994-09-22 1996-03-28 Advantest Corporation Procede et appareil d'inspection automatique de dispositifs semiconducteurs
JP2000214219A (ja) * 1999-01-28 2000-08-04 Ando Electric Co Ltd テストバ―ンインボ―ドハンドラ
US6323669B1 (en) * 1999-02-02 2001-11-27 Samsung Electronics Co., Ltd. Apparatus and method for a contact test between an integrated circuit device an a socket
JP4301661B2 (ja) * 1999-11-12 2009-07-22 富士通マイクロエレクトロニクス株式会社 ボールグリッドアレイ構造のデバイスに使用されるコンタクトフィルム及びデバイス実装構造体
US6472891B1 (en) * 2000-08-10 2002-10-29 Advanced Micro Devices, Inc. Method and apparatus for testing semiconductor packages without damage
TW504864B (en) * 2000-09-19 2002-10-01 Nanopierce Technologies Inc Method for assembling components and antennae in radio frequency identification devices
US6734683B2 (en) * 2001-09-27 2004-05-11 Intel Corporation Method and apparatus for in-circuit testing of sockets

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106067438A (zh) * 2015-04-23 2016-11-02 日月光半导体制造股份有限公司 载具以及将半导体元件附接到载具的方法与半导体方法

Also Published As

Publication number Publication date
CN100369225C (zh) 2008-02-13
DE10256692A1 (de) 2004-06-24
US20040155646A1 (en) 2004-08-12

Similar Documents

Publication Publication Date Title
US7422914B2 (en) Fabrication method of semiconductor integrated circuit device
US7535214B2 (en) Apparatus for testing system-in-package devices
JP5379685B2 (ja) 試験装置
US7915903B2 (en) Batch-test method using a chip tray
CN1221112A (zh) 测试及老化装置,使用该装置的串联系统,及测试方法
CN101080642A (zh) 具有至本地测试设施的无线接口的远程测试设施
CN1208858A (zh) 操作损耗减小的半导体器件测试系统
KR101386331B1 (ko) 웨이퍼 반송 장치
CN1507028A (zh) 测试半导体装置及载具间接触之测试装置、系统及方法
EP0144680B1 (en) Ic device and a system for testing the same
US20080252317A1 (en) Apparatus for testing system-in-package devices
CN105983538B (zh) 一种高产能的测试分选机系统
CN108663611B (zh) 一种基板测试系统
US7489156B2 (en) Method for testing micro SD devices using test circuits
JP2008117897A (ja) プローバ及びプロービング検査方法
US6765378B2 (en) Test handler apparatus for SMD (surface mount devices), BGA (ball grid arrays) and CSP (chip scale packages)
US7489155B2 (en) Method for testing plurality of system-in-package devices using plurality of test circuits
US7443190B1 (en) Method for testing micro SD devices using each test circuits
US7518357B2 (en) Test circuits of an apparatus for testing micro SD devices
KR20090053303A (ko) 테스트 핸들러용 트레이 공급회수장치 및 이를 이용한트레이 이송방법
US20080252321A1 (en) Apparatus for testing micro SD devices
KR20200122266A (ko) 반도체 소자 검사 장치
GB2320964A (en) Method for testing electronic devices attached to a leadframe
US7545158B2 (en) Method for testing system-in-package devices
US7518356B2 (en) Apparatus for testing system-in-package devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120920

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151230

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080213

Termination date: 20151204

EXPY Termination of patent right or utility model