CN100369225C - 测试半导体装置及载具间接触之测试装置、系统及方法 - Google Patents

测试半导体装置及载具间接触之测试装置、系统及方法 Download PDF

Info

Publication number
CN100369225C
CN100369225C CNB2003101195704A CN200310119570A CN100369225C CN 100369225 C CN100369225 C CN 100369225C CN B2003101195704 A CNB2003101195704 A CN B2003101195704A CN 200310119570 A CN200310119570 A CN 200310119570A CN 100369225 C CN100369225 C CN 100369225C
Authority
CN
China
Prior art keywords
carrier
semiconductor device
contact
test
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101195704A
Other languages
English (en)
Other versions
CN1507028A (zh
Inventor
H·霍普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1507028A publication Critical patent/CN1507028A/zh
Application granted granted Critical
Publication of CN100369225C publication Critical patent/CN100369225C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种测试一半导体装置(3a)以及一载体(11a)间的接触的测试方法，其中该方法包含下列步骤：以一半导体装置(3a)加载一载体(11a)，该载体(11a)以及该半导体装置(3a)之间的接触是在该半导体装置(3a)加载该载体(11a)后的2秒内进行测试，且其中该半导体装置(3a)包含用来测试在该半导体装置(3a)以及该载体(11a)间的接触的一个或更多接点。本发明还提供了与该测试方法对应的用于测试在一半导体装置(3a)以及一载体(11a)间的接触的测试系统(1)。

Description

测试半导体装置及载具间接触之测试装置、系统及方法
技术领域
本发明涉及一种测试装置、一种测试系统以及一种测试方法，特别是一种测试一半导体装置以及一载体之间的接触的方法。
背景技术
半导体装置，例如恰当的、整合的(模拟或数字)计算机电路，半导体内存装置例如功能性内存装置(PLAs、PALs等等)以及桌上内存装置(例如ROMs或RAMs，特别是SRAMs以及DRAMs)等，在制造程序过程中容易遭受广泛的测试。
晶圆被恰当地加工(例如遭遇一复数的涂覆、曝光、蚀刻、扩散以及植入处理步骤，等等)，以及随后被锯开(或例如刮以及打破)，如此个别的装置可以作用。
在半导体装置的制造期间(如DRAMs，动态随机存取内存或动态读写内存，分别地)，特别是DDR-RAMs(双资料速率-DRAMs)，装置(仍然可用于晶圆上)可以-在恰当的前述处理步骤已经执行于晶圆之后-遭受相应的测试方法藉由在一测试站的一测试装置。
在锯开晶圆之后，装置-其接着个别地可用-被加载每一个个别地在所谓的载体中(即一相应的封装)在一载体加载站(一般在一完全自动的方法藉由适当的加载/-载出机器或装置)。
在一载体已经加载一相应装置之后，个别的载体-与其它加载一相应装置的载体一起，放置于一运送工具上，如一所谓的托盘以及藉由托盘-再次使用一完全自动的方式-，被运送到下一个另一测试站。
那里(在一完全自动的方式下，如藉由一再次加载-/载出机器)个别的载体每一个被插入一相应的转接器或插槽，个别地，其与一(再一)测试装置连接且随后该装置可用于个别的载体中遭受相应的(再一)测试方法。
上述在载体加载站载体加载一相应的装置必须被造成于非常高精密度(特别是在一精密度为微米的范围)。否则，其将不能被保证装置的垫件-其部分地只具有小尺寸-安全地连接该载体的相应垫件。
载体以及个别的半导体装置之一相应地错误连接-伴随上面解释的处理-紧被检测于上述(再)测试站(即仅有在载体已经被从载体加载站运送到(再)测试站之后，或仅在上述(再)测试方法的执行期间，个别地)。
然而，我们不能决定是否当时被检测于(再)测试方法中的一发生故障被归因于载体以及装置的一不当接触，或是载体与转接器或插槽间的不当接触，个别地，或是因为-事实上-装置的故障。
发明内容
本发明的目的是提供一新颖的测试装置、一新颖的测试系统，以及一新颖的测试方法，特别是对于测试一半导体装置以及一载体之间的接触。
其中，所提出的一种测试一半导体装置以及一载体间的接触的测试方法包含下列步骤：以一半导体装置加载一载体，其特征在于该载体以及该半导体装置间的接触是在该半导体装置加载该载体后的2秒内进行测试，且其中该半导体装置包含用来测试在该半导体装置以及该载体间的接触的一个或是更多接点。
另外，所提出的一种用于测试在一半导体装置及一载体间的接触的测试系统乃包含一测试装置，其中一载体乃连接至该测试装置，且该测试系统乃经过架构以使该载体以及该半导体装置间的接触会在载体加载该半导体装置后的2秒内藉由该测试装置来进行测试，其中该半导体装置包含用来测试在该半导体装置以及该载体间的接触的一个或更多接点。
根据本发明的基本概念，一测试方法，特别是对于测试一半导体装置以及一载体间的接触，被提供，其中该方法包含下列步骤：以一半导体装置加载一载体，其特征在于载体以及半导体装置间的接触在载体已经被加载半导体装置之后马上被测试。其中该半导体装置包含经过特别设计且用来测试在该半导体装置以及该载体间的接触的一个或更多特殊接点。
有利地，测试方法更加包含下列步骤：连接载体至一测试装置。
较佳地，载体以及半导体装置间的接触接着藉由连接至载体的测试装置而被测试。
当载体首先被连接至测试装置，以及随后只有载体以半导体装置(3a)被加载是特别更好的(且上述接触测试是之后马上被执行)。
本发明的一有利的发展中，载体在一载体加载站被加载，以载体以及半导体装置间的接触在载体被运送到下一站之前被测试，特别是被运送到一半导体装置功能测试站。
此避免-在载体以及半导体装置间的不当接触的实例中-一相应错误的存在仅被检测于下一站，特别是在半导体装置功能测试站。
当载体以及半导体装置间的接触已经在一相对短时间之后被测试，其是特别有利的，特别是小于2秒，或者小于1、0.5或0.1秒在载体已经被加载半导体装置之后。
根据本发明的一进一步的观念，一种用于测试在一半导体装置以及一载体间的接触的测试系统，包含一测试装置，其中一载体被连接至该测试装置，且该测试系统经过架构以使该载体以及该半导体装置间的接触会在载体加载该半导体装置之后马上藉由该测试装置测试，其中该半导体装置包含经过特别设计且用来测试在该半导体装置以及该载体间的接触的一个或更多特殊接点。
再者，根据本发明的一第三观念，一测试装置使用于此类型的一测试系统中被提供，由于被架构的测试装置以使其在一载体已经被加载一半导体装置之后测试载体以及半导体装置间的接触。
附图说明
在下列中，本发明将被详细解释藉由一实施例以及被随附的图标。图标中显示：
图1、半导体装置的制造期间藉由相应的半导体装置所行经的站台的一概要的表示；
图2、一概要图标详细的表现图1所描述的载体加载站，以及该处所提供的测试系统，用以阐明本发明的实施例所执行的测试方法；
图3、一概要图标表现根据本发明的实施例在测试方法期间所执行的方法步骤的一流程图。
具体实施方式
图1概略地显示一些(一复数的进一步，未显示)站台A、B、C、D在制造半导体装置3a、3b、3c以及3d期间藉由相应的半导体装置3a、3b、3c、3d而被通过。
在站台A，仍然可用于一硅碟或一晶圆2上的半导体装置3a、3b、3c以及3d，分别地，藉由一测试系统5而遭受一测试方法。
在其之前，晶圆2，在图1中未显示的站台且在站台A、B、C、D之前被处理，遭受适当的、传统的涂覆、曝光、蚀刻、扩散以及植入处理步骤。
半导体装置3a、3b、3c以及3d可能，举例来说，恰当的被整合(模拟或数字)计算机电路，或半导体内存装置例如功能性的内存装置(PLAs、PALs等等)或桌上内存装置(例如ROMs或RAMs)，特别是SRAMs以及DRAMs(此如DRAMs(动态随机存取内存或动态读写内存，分别地))具有双资料速率(DDR-DRAMs＝双资料速率DRAMs)，有利地为高速DDR RAMs)。
分别地，于站台A用以测试晶圆2上的半导体装置3a、3b、3c以及3d所需要的电压或测试信号藉由一测试装置6被产生，且藉由一半导体装置探针板8(更确切地：藉由探针板8所提供的适当的接触针9a、9b)，应用半导体装置3a、3b、3c以及3d的相应的垫件。
当测试方法已经被顺利地结束，晶圆2被再一次(以一完全自动的方法)传送到接着的站台B(参见箭头F)且在该处，藉由一恰当的机器7，被锯开(或如刮以及打破)，因此个别的半导体装置3a、3b、3c、3d然后可以作用。
在被锯开之前，晶圆2可能，以一就其本身而言已知的方法，已经被一金属薄片所覆盖。
晶圆2在站台B被锯开之后，装置3a、3b、3c、3d(再次以一完全自动的方式，如藉由一恰当的运送机器)被运送到下一个接下来的站台C(此处：一载体加载站C)(如直接地(或间接地，分别地)，或者如藉由一恰当的托盘)(参见箭号G)，且那里-个别地每一个-被以一完全自动的方法加载藉由一恰当的机器10(加载或加载-/载出机器，分别地)在一载体11a或一封装11a，分别地-参见步骤I，图3-(二者择一地，上述运送机器的功能以及上述加载机器10可能，例如，亦被一单一机器所接管)。
如图1中更说明的，一测试系统1(或每一个相似的结构的几个测试系统)被提供于载体加载站C，藉由该站台一特定的测试方法，其将被详细解释于下，被执行于载体加载站C。
图2显示载体加载站C的一概略图标详细说明。
如图2所描述，在载体加载站C个别的载体11a首先(以一完全自动的方法，如藉由一适当的，而未显示的，分离机器(或如上述加载或加载/运送机器，分别地))被引导在一载体插槽12或载体转接器12，分别地，其被连接至一相应的测试装置4(参见箭号K)。
作为载体11，一传统的TSOP66载体可能，举例来说可被使用，且作为插槽12，为一传统的TSOP66插槽。
藉由引导载体11a于插槽12中，藉由测试装置4的测试信号输出被达成且被转移到插槽12如藉由相应的线路14，经由载体11a的垫件，其与分别的插槽12的垫件接触，被提供至载体11a。
接着，如箭号L所描述(以及已经解释如上)，相应的半导体装置3a(如藉由上述加载机器10)被引导入载体11a(且载体11a接着，以一就其本身所知的方法，被封闭)，相应的半导体装置接触(其例如被提供于半导体装置3a的底部)陷入与在载体11a的相应的接触接触(其被提供于载体11a的顶端)(该接触被与上述连接插槽垫件的载体垫件连接)。
因此，直接地在引导半导体装置3a在载体11a中之后(或直接地在载体封闭之后，分别地)藉由测试装置4输出的上述测试信号可以(经由上述线路14，插槽12，载体11a以及半导体装置的接触接触在载体11a的相应的接触)被转移到半导体装置3a。
在相应的半导体装置对测试信号输入反应的信号输出接触被指定藉由相应的接触(相同的接触)在载体11a且被供应至测试装置4经由插槽12以及线路14，该处相应的信号的一估计可能发生。
由此导致，测试装置4可以-直接在载体中半导体装置3a的引导之后(或直接在载体11a封闭之后，分别地)，特别是如在半导体装置3a的引导或载体11a的封闭之后小于2、1、0.5或0.1秒，分别地-检测是否所有提供于半导体装置3a的接触(或所有使用的半导体装置接触-于较后者上，如在站台E-对于实际装置功能测试目的，或其中一部份，以及/或特定的装置接触如下详细解释)安全地接触载体11a的相应的接触(或是否-如因为装置3a不完全被引导到载体11a中的正确的位置，或例如因为装置3a被取出在载体11a封闭之前或期间，等等-不存在接触或存在不充足的一或一复数的上述装置接触相应载体接触的接触)-参见步骤II，图3-。
例如，此被决定藉由检查是否一全部被造成的相应的电流流量对电压或测试信号有反应，分别地，藉由测试装置4被应用至一相应的装置接触(或者，分别地，一电流流量超出一预定最小的数量)，或者一相应的信号(或一超出预定最小功率的信号)被输出。换句话说，测试装置4不检查实际上的装置3a的功能(此将被稍后执行，如在站台D)，而仅有载体11a以及装置3a间的正确的接触。
对此，在一另一选择的实施例中，一或一复数的特定接触可能被提供在装置3a，其专有地被使用来执行所解释的接触测试方法(然而，并不对实际装置功能测试，例如站台D所执行的作业)。
假如被发现(至少测试了一个装置接触)有错误的接触或不当接触(例如因为测试装置4所接收的相应的回馈信号具有太小的信号功率，或因为一点都没有回馈信号被测试装置4接收而响应一相应的测试信号)，该测试装置4输出一相应的错误信号(FAIL信号)其例如被转移到加载机器10。
随后，载体11a再次自动被开放，以及加载或加载/载出机器10，分别地，从载体11a再次取出半导体装置(参见步骤IIIb，图3)。
随后，在一第一变化中，相应的半导体装置3a可以，就由加载或加载/载出机器10，分别地再次被引导于载体11a中，且载体11a接着可再次被封闭，以及-如上所述-上述接触测试可以再次被执行。
二者择一地-在一第二变化-从载体11a取出的半导体装置3a藉由加载或加载/载出机器10，分别地被(自动化)配置或移除，且另一半导体装置被加载或加载/载出机器抓取，分别地，作为替代且被引导入载体11a(且接着载体11a再次被封闭且上述接触测试再次被执行，即其被测试是否其它半导体装置正确地接触载体11a)。
在一第三选择中，二者择一的变化为载体11a被交换而取代装置3a已经被加载或加载/载出机器10分别取出载体11a之后。
上述三种变化的任何的结合将亦可以被想象的。
例如，一或多次在连续的一以及相同装置3a可能(再次)被引导于载体11a且一相应的接触测试可能被执行；随后-假使测试装置4仍然输出一相应错误信号(FAIL信号)-其可能尝试一或多次以加载载体-成功地-以另一装置(且接着-假如一错误信号仍然输出-以一或一复数的再一装置，等等)。
下一步，或者二者择一地，载体11a可能被交换。
如果测试装置4检测到错误接触或不当接触不存在于分别的被测试的装置接触，一OK信号(通过信号)被输出代替上述错误信号(FAIL信号)且例如，被转移到加载或加载/载出机器10(以及/或到另一个未显示的机器，或到上面已经叙述的运送机器)。
运送机器(或者，二者择一地，加载或加载/载出机器10，分别地)接着加载相应的载体11a-再次参考图1-伴随半导体装置3a其包含于其中-再次以一完全自动的方法-运送到相应的运送工具上，例如一托盘13，藉其该载体11a(以及包含于其中的半导体装置)-伴随进一步的载体11b、11c、11d(其包含相应的半导体装置且已经被适当的测试)被运送到接下来的站台D(参见箭号H以及I，以及步骤IIIa，图3)。
随后，在载体加载站C，一-新的-载体(代替载体11a)藉由上述方法被引导，未图标，分离机器(或例如上述加载或加载/运送机器，分别地)在载体插槽12中或载体转接器12，分别地与测试装置4连接(其上一新的半导体装置被引导到相应的载体且上述接触测试再次被执行)。
在站台D，已经藉由托盘13被运送的相应的载体11a(以及包含于其中的半导体装置3a)同时被引导，藉由一进一步，未图标，的机器到一与一下一个测试装置16连接的下一步测试系统15中的下一载体插槽，且接着相应的半导体装置3a遭受一(传统的)装置功能测试以检查半导体装置3a的功能，或者遭受一内烧测试，分别地(即在极端状态(高温等)之下的测试造成装置3a的较快老化)。
此外，一符合上述解释被执行在载体加载站C的接触测试被执行。
此确认该装置3a的相应接触-仍然-正确地接触载体11a的相应的接触。
因此-如上所解释-一相应的接触测试，在此处所显示的实施例中，已经被执行于载体加载站C(参见图3)，从开始就具有错误接触或不当接触的载体11a可以被避免从载体加载站C被进一步运送到(实际)测试站D。
组件参考符号
1测试系统
2晶圆
3a半导体装置
3b半导体装置
3c半导体装置
3d半导体装置
4测试装置
5测试系统
6测试装置
7锯齿机器
8探针板
9a接触针
9b接触针
10加载机器
11a载体
11b载体
11c载体
11d载体
12插槽
13托盘
14线路
15测试系统
16测试装置

Claims (15)

1.一种测试一半导体装置(3a)以及一载体(11a)间的接触的测试方法，其中该方法包含下列步骤：
以一半导体装置(3a)加载一载体(11a)，
其特征在于该载体(11a)以及该半导体装置(3a)之间的接触是在该半导体装置(3a)加载该载体(11a)后的2秒内进行测试，且其中该半导体装置(3a)包含用来测试在该半导体装置(3a)以及该载体(11a)间的接触的一个或更多接点。
2.根据权利要求1所述的方法，其中更包含下列步骤：
连接该载体(11a)至一测试装置(4)。
3.根据权利要求2所述的方法，其中首先所有该载体(11a)是连接到该测试装置(4)，以及随后只有该载体(11a)以该半导体装置(3a)被加载。
4.根据前述任何一项权利要求所述的方法，其中该载体(11a)系在一载体加载站(C)加载，以及其中介于该载体(11a)以及该半导体装置(3a)间的该接触是在载体(11a)运送至下一站(D)之前先测试。
5.根据权利要求2所述的方法，其中该载体(11a)以及该半导体装置(3a)间的该接触是由该测试装置(4)所测试。
6.根据权利要求5所述的方法，其中该测试装置(4)测试该载体(11a)以及该半导体装置(3a)间的该接触，但是不测试该半导体装置(3a)的功能。
7.根据权利要求1所述的方法，其中该载体(11a)以及该半导体装置(3a)间的该接触是在该载体(11a)加载至该半导体装置(3a)后的1秒内进行测试。
8.根据权利要求1所述的方法，其中该载体(11a)以及该半导体装置(3a)间的该接触是在该载体(11a)加载至该半导体装置(3a)后的0.5秒内进行测试。
9.根据权利要求1所述的方法，其中该载体(11a)以及该半导体装置(3a)间的该接触是在该载体(11a)加载至该半导体装置(3a)后的0.1秒内进行测试。
10.根据权利要求1所述的方法，其中在测试该载体(11a)以及该半导体装置(3a)间的该接触期间判定在该载体(11a)加载该半导体装置(3a)后是否在该半导体装置(3a)的一相应的垫件以及该载体(11a)的一指定的垫件之间已建立了一电接触。
11.根据权利要求1所述的方法，其中在测试该载体(11a)以及该半导体装置(3a)间的该接触的期间中判定在该载体(11a)加载该半导体装置(3a)后是否会在该半导体装置(3a)的多个垫件的各个垫件与该载体(11a)的各指定的垫件之间已各自建立了电接触。
12.根据权利要求10或11所述的方法，其中通过决定流经相应半导体装置垫件的电流的功率以找出是否在该半导体装置(3a)的一相应的垫件以及该载体(11a)的一指定的垫件间已建立了电接触。
13.根据权利要求10或11所述的方法，其中通过决定施加至该相应的半导体装置垫件的电压的数量以找出是否于该半导体装置(3a)的一相应的垫件以及该载体(11a)的一指定的垫件之间已建立了电接触。
14.一种用于测试在一半导体装置(3a)以及一载体(11a)间的接触的测试系统(1)，包含一测试装置(4)，其中一载体(11a)乃连接至该测试装置(4)，且该测试系统乃经过架构以使该载体(11a)以及该半导体装置(3a)间的接触会在载体(11a)加载该半导体装置(3a)后的2秒内藉由该测试装置(4)来进行测试，其中该半导体装置(3a)包含用来测试在该半导体装置(3a)以及该载体(11a)间的接触的一个或更多接点。
15.根据权利要求14所述的测试系统(1)，其中该测试装置(4)在一加载装置(10)输出一信号之后执行测试，该信号指示该载体(11a)已加载该半导体装置(3a)。
CNB2003101195704A 2002-12-04 2003-12-04 测试半导体装置及载具间接触之测试装置、系统及方法 Expired - Fee Related CN100369225C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10256692A DE10256692A1 (de) 2002-12-04 2002-12-04 Test-Gerät, Test-System und Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement und einem Carrier
DE10256692.5 2002-12-04

Publications (2)

Publication Number Publication Date
CN1507028A CN1507028A (zh) 2004-06-23
CN100369225C true CN100369225C (zh) 2008-02-13

Family

ID=32335966

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101195704A Expired - Fee Related CN100369225C (zh) 2002-12-04 2003-12-04 测试半导体装置及载具间接触之测试装置、系统及方法

Country Status (3)

Country Link
US (1) US20040155646A1 (zh)
CN (1) CN100369225C (zh)
DE (1) DE10256692A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8485511B2 (en) 2009-03-11 2013-07-16 Centipede Systems, Inc. Method and apparatus for holding microelectronic devices
US8720875B2 (en) * 2009-09-26 2014-05-13 Centipede Systems, Inc. Carrier for holding microelectronic devices
WO2011038297A1 (en) 2009-09-26 2011-03-31 Centipede Systems, Inc. Apparatus for holding microelectronic devices
US9346151B2 (en) 2010-12-07 2016-05-24 Centipede Systems, Inc. Precision carrier for microelectronic devices
US8683674B2 (en) 2010-12-07 2014-04-01 Centipede Systems, Inc. Method for stacking microelectronic devices
TWI560794B (en) * 2015-04-23 2016-12-01 Advanced Semiconductor Eng Semiconductor element carrier, method for attaching a semiconductor element to a carrier, and semiconductor process
US11567118B2 (en) * 2019-02-21 2023-01-31 HKC Corporation Limited Testing device of array substrates and testing method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002025825A2 (en) * 2000-09-19 2002-03-28 Nanopierce Technologies, Inc. Method for assembling components and antennae in radio frequency identification devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573617A (en) * 1967-10-27 1971-04-06 Aai Corp Method and apparatus for testing packaged integrated circuits
US4340860A (en) * 1980-05-19 1982-07-20 Trigon Integrated circuit carrier package test probe
JPS59225546A (ja) * 1983-06-06 1984-12-18 Nissan Motor Co Ltd Ｉｃパツケ−ジの誤插入防止装置
US4864219A (en) * 1987-03-19 1989-09-05 Genrad, Inc. Method and apparatus for verifying proper placement of integrated circuits on circuit boards
US5247246A (en) * 1987-04-17 1993-09-21 Everett Charles Technologies, Inc. Testing of integrated circuit devices on loaded printed circuit boards
DE69534124T2 (de) * 1994-04-18 2006-05-04 Micron Technology, Inc. Verfahren und Vorrichtung zum automatischen Positionieren elektronischer Würfel in Bauteilverpackungen
DE19581288T1 (de) * 1994-09-22 1996-11-14 Advantest Corp Automatisches Testsystem und -verfahren für Halbleitervorrichtungen
JP2000214219A (ja) * 1999-01-28 2000-08-04 Ando Electric Co Ltd テストバ―ンインボ―ドハンドラ
US6323669B1 (en) * 1999-02-02 2001-11-27 Samsung Electronics Co., Ltd. Apparatus and method for a contact test between an integrated circuit device an a socket
JP4301661B2 (ja) * 1999-11-12 2009-07-22 富士通マイクロエレクトロニクス株式会社 ボールグリッドアレイ構造のデバイスに使用されるコンタクトフィルム及びデバイス実装構造体
US6472891B1 (en) * 2000-08-10 2002-10-29 Advanced Micro Devices, Inc. Method and apparatus for testing semiconductor packages without damage
US6734683B2 (en) * 2001-09-27 2004-05-11 Intel Corporation Method and apparatus for in-circuit testing of sockets

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002025825A2 (en) * 2000-09-19 2002-03-28 Nanopierce Technologies, Inc. Method for assembling components and antennae in radio frequency identification devices

Also Published As

Publication number Publication date
CN1507028A (zh) 2004-06-23
DE10256692A1 (de) 2004-06-24
US20040155646A1 (en) 2004-08-12

Similar Documents

Publication Publication Date Title
US7422914B2 (en) Fabrication method of semiconductor integrated circuit device
US5847293A (en) Test handler for DUT's
EP0834124B1 (en) Parallel testing of cpu cache and instruction units
US5534786A (en) Burn-in and test method of semiconductor wafers and burn-in boards for use in semiconductor wafer burn-in tests
CN101341414A (zh) 连接验证技术
CN100369225C (zh) 测试半导体装置及载具间接触之测试装置、系统及方法
EP0144680B1 (en) Ic device and a system for testing the same
CN101750578A (zh) 一种集成电路板级自动测试系统
KR20120110612A (ko) 핸들러 트레이 및 이를 포함하는 테스트 시스템
US20080252317A1 (en) Apparatus for testing system-in-package devices
TW201022112A (en) Independent test machine for semiconductor elements and testing and sorting system
US20040092049A1 (en) Fabrication method of semiconductor integrated circuit device and testing method
US6600329B2 (en) Method for inspecting electrical properties of a wafer and apparatus therefor
JPH1167855A (ja) ウエハテスト用搬送装置及びそのウエハテスト方法
WO2009004608A2 (en) Datalog management in semiconductor testing
US7424657B2 (en) Method and device for testing an integrated circuit, integrated circuit to be tested, and wafer with a large number of integrated circuits to be tested
Marinissen 3D test: no longer a bottleneck!
CN112804704B (zh) 一种wifi模块自动测试设备及测试方法
GB2327149A (en) Testing semiconductor wafers.
JP4137082B2 (ja) 半導体装置の試験装置
KR100607483B1 (ko) 모듈 테스트 방법
JP3865185B2 (ja) 半導体装置とその試験装置及び試験方法
TWI225307B (en) Automatic testing apparatus of semiconductor assembly device
KR20180024840A (ko) 반도체 소자 테스트 장치
KR20040029563A (ko) 캐리어 모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120920

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151230

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080213

Termination date: 20151204

EXPY Termination of patent right or utility model