DE102004062212A1 - Elektronische Vorrichtung, Chipkontaktierungsverfahren und Kontaktierungsvorrichtung - Google Patents

Elektronische Vorrichtung, Chipkontaktierungsverfahren und Kontaktierungsvorrichtung Download PDF

Info

Publication number
DE102004062212A1
DE102004062212A1 DE102004062212A DE102004062212A DE102004062212A1 DE 102004062212 A1 DE102004062212 A1 DE 102004062212A1 DE 102004062212 A DE102004062212 A DE 102004062212A DE 102004062212 A DE102004062212 A DE 102004062212A DE 102004062212 A1 DE102004062212 A1 DE 102004062212A1
Authority
DE
Germany
Prior art keywords
chip
carrier substrate
contacting
electronic device
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004062212A
Other languages
English (en)
Inventor
Hermann Schmid
Enn Leong Tan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE102004062212A priority Critical patent/DE102004062212A1/de
Priority to EP05825507A priority patent/EP1831926A2/de
Priority to PCT/EP2005/014018 priority patent/WO2006066964A2/en
Publication of DE102004062212A1 publication Critical patent/DE102004062212A1/de
Priority to US11/766,982 priority patent/US20080105986A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

Eine elektronische Vorrichtung umfasst einen Chip (10) und ein Trägersubstrat (16), wobei das Trägersubstrat (16) eine leitende Struktur (18) umfasst und wobei der Chip (10) auf einer dem Trägersubstrat (16) zugewandten Seite ein Paar Kontaktierungsanschlussflächen (13) umfasst. Die Kontaktierungsanschlussflächen (13) stehen in elektrischem Kontakt mit der leitenden Struktur (18). Ferner umfasst der Chip (10) auf der dem Trägersubstrat (16) zugewandten Seite eine nicht leitende Abstandshalterschicht (14), die den Abstand zwischen dem Chip (10) und der leitenden Struktur (16) des Trägersubstrats (16) definiert.

Description

  • Die vorliegende Erfindung bezieht sich auf eine elektronische Vorrichtung, die einen Chip und ein Trägersubstrat umfasst. Das Trägersubstrat umfasst eine leitende Struktur und der Chip umfasst auf einer dem Trägersubstrat zugewandten Seite ein Paar Kontaktierungsanschlussflächen. Die Kontaktierungsanschlussflächen stehen in elektrischem Kontakt mit der leitenden Struktur.
  • Außerdem bezieht sich die vorliegende Erfindung auf ein Chipkontaktierungsverfahren zum Kontaktieren mehrerer Chips mit mehreren leitenden Strukturen. Die mehreren leitenden Strukturen sind auf einem gemeinsamen Trägersubstrat angeordnet.
  • Ferner bezieht sich die vorliegende Erfindung auf eine Kontaktierungsvorrichtung zum Kontaktieren mehrerer Chips mit mehreren leitenden Strukturen, wobei die mehreren leitenden Strukturen auf einem gemeinsamen Trägersubstrat angeordnet sind.
  • Wenn zwischen der leitenden Struktur des Trägersubstrats und einer Kontaktierungsanschlussfläche des Chips ein elektrischer Kontakt hergestellt wird, sind die Prozesssteuerung und die Wiederholbarkeit sehr wichtig für eine stabile und zuverlässige Leistungsfähigkeit der Vorrichtung. Ein kritischer Parameter bei der Herstellung eines elektrischen Kontakts zwischen der leitenden Struktur und dem Chip ist der Abstand zwischen dem Chip und der leitenden Struktur. Der Abstand bestimmt den Wert der elektrischen Impedanz der elektronischen Vorrichtung. Beispiele bekannter Kontaktierungsverfahren sind das TAB-Verfahren (Tape-Automated-Bonding-Verfahren) und das Flip-Chip-Kontaktierungsverfahren. Das TAB-Verfahren ist eine automatische, gleichzeitige Kontaktierungstechnik, in deren Fall der Chip durch Kontakt-Bumps, die auf den Kontaktierungsanschlussflächen abgelagert sind, mit der leitenden Struktur des Trägersubstrats, die typisch ein biegsamer Streifen oder ein biegsames Band ist, verbunden wird. Zum Befestigen der Chips an dem Trägersubstrat werden die Kontakt-Bumps und die leitende Struktur durch eine Thermode mit einem definierten Temperatur-Druck-Zeit-Profil miteinander verbunden. Außerdem wird die elektrische Verbindung im Fall des Flip-Chip-Kontaktierungsverfahrens durch Kontakt-Bumps hergestellt. Gemäß diesem Verfahren wird der Chip mit seiner aktiven Seite an dem Trägersubstrat befestigt, so dass jeder Bump mit einer entsprechenden inneren Leitung des Trägersubstrats verbunden wird.
  • Die Druckkraft, die Temperatur und eine gleichförmige Verteilung der über die gesamte Vorrichtung ausgeübten Druckkraft sind kritische Parameter, die genau gesteuert werden müssen, um einen eindeutig definierten Abstand zwischen dem Chip und der leitenden Struktur sicherzustellen. Somit ist das Montageprozessfenster sehr schmal. Zu hohe Druckkräfte können eine Verformung der leitenden Struktur des Trägersubstrats verursachen, so dass der Abstand zwischen der leitenden Struktur und dem Chip zu klein oder sogar auf null verringert wird. Ein direkter Kontakt zwischen dem Chip und der leitenden Struktur muss absolut vermieden werden. Ein weiterer Parameter, der den Prozess schwer zu steuern macht, ist das Material der leitenden Struktur, das z. B. Aluminium, Kupfer, Silbertinte usw. sein kann. Je nach dem Material muss die ausgeübte Druckkraft geändert werden, um einen spezifischen vorgegebenen Abstand zu erhalten.
  • Ein weiterer wichtiger Prozessparameter ist die Geschwindigkeit des Kontaktierungsprozesses. Angesichts der internationalen Konkurrenz nehmen die Forderungen hinsichtlich des Preises der elektronischen Vorrichtungen derzeit ständig zu. Somit gibt es einen starken Bedarf an der Produktion größter Mengen elektronischer Bauelemente in sehr kurzer Zeit, um den Durchsatz zu erhöhen, was zu einer Senkung der von einem spezifischen Prozessschritt verursachten Kosten führt.
  • Bei den herkömmlichen Kontaktierungsverfahren und -werkzeugen sind die Forderungen der höchsten Wiederholbarkeit und Zuverlässigkeit derzeit unverträglich mit der Forderung der höchsten Geschwindigkeit. Die höchsten Prozessgeschwindigkeiten führen zu einer drastischen Verringerung der Gesamtgenauigkeit der Ausrüstung und der Prozesswiederholbarkeit.
    •
  • Die vorliegende Erfindung schafft eine elektronische Vorrichtung, die durch eine sehr zuverlässige und stabile Leistungsfähigkeit gekennzeichnet ist und die auf sehr kosteneffiziente Weise produziert werden kann.
  • Gemäß der vorliegenden Erfindung umfasst der Chip auf der dem Trägersubstrat zugewandten Seite eine nicht leitende Abstandshalterschicht, die den Abstand zwischen dem Chip und der leitenden Schicht des Trägersubstrats definiert. Mit dieser Abstandshalterschicht wird die während des Kontaktierungsprozesses ausgeübte Druckkraft unkritisch. Bereits sehr niedrige Druckkräfte (1 bis 2N) sind ausreichend, um den Chip an dem Trägersubstrat zu befestigen. Im Fall verhältnismäßig hoher Druckkräfte sitzt die Abstandshalterschicht auf dem Trägersubstrat auf und verhindert somit eine Verformung der leitenden Struktur und schafft somit über die gesamte Vorrichtung einen eindeutig definierten Abstand zwischen dem Chip und der leitenden Struktur des Trägersubstrats.
  • Gemäß einer bevorzugten Ausführungsform wird die Abstandshalterschicht durch eine Chip-Passivierungsschicht gebildet. Die Passivierungsschicht wird viel dicker als in einem herkömmlichen Schritt des Aufwachsens einer Passivierungsschicht und mit einer eindeutig definierten Dicke, die den Abstand zwischen dem Chip und der leitenden Struktur genau bestimmt, aufgewachsen. Eine typische Dicke einer dickeren Passivierungsschicht gemäß der vorliegenden Erfindung liegt im Bereich von 15 bis 20 μm.
  • Alternativ wird die Abstandshalterschicht durch eine Maskenschicht zum Definieren des Kontakt-Bumps gebildet. In diesem Fall wird als Maskenmaterial ein Spezialmaterial verwendet und die Maske nach Bilden des Bumps nicht entfernt, sondern als eine Abstandshalterschicht beibehalten, um den Abstand zwischen dem Chip und der leitenden Struktur zu definieren.
  • Als eine weitere Alternative schafft die vorliegende Erfindung, dass die Abstandshalterschicht eine getrennt aus einem nicht leitenden Material, z. B aus einem Polyamid, gebildete Schicht ist.
  • Ein weiteres Problem, das bei der schnellen Entwicklung des Entwurfs und der Größe der elektronischen Vorrichtungen entsteht, sind die Kosten, die wegen der Notwendigkeit der Anpassung der Konstruktion der Kontaktierungswerkzeuge an die neuen Entwürfe und/oder Größen bei diesen Änderungen verursacht werden. Dieses Problem entsteht in hohem Grad bei der Herstellung von UHF/HF-Produkten, die in vielen verschiedenen Formfaktoren und Teilungen gefordert werden. Momentane Kontaktierungswerkzeuge sind nicht so konstruiert, dass sie flexibel genug sind, um diesen sich schnell ändernden Entwürfen zu entsprechen, sondern müssen auf sehr teure Weise neu konstruiert werden.
  • Außerdem schafft die vorliegende Erfindung ein Chipkontaktierungsverfahren zum Kontaktieren mehrerer Chips mit mehreren Trägersubstanzen, mit dem höchste Mengen von Chips in sehr kurzer Zeit und mit sehr hoher Prozesswiederholbarkeit kontaktiert werden können.
  • Gemäß der vorliegenden Erfindung wird jede der mehreren leitenden Strukturen auf einen der mehreren Chips ausgerichtet und jeder der mehreren Chips gleichzeitig mit einer der leitenden Strukturen auf dem gemeinsamen Trägersubstrat mit demselben Kontaktierungswerkzeug kontaktiert.
  • Ferner schafft die vorliegende Erfindung eine Kontaktierungsvorrichtung zum Kontaktieren mehrerer Chips mit mehreren Trägersubstraten, mit der große Mengen von Chips in sehr kurzer Zeit und mit sehr hoher Prozesswiederholbarkeit kontaktiert werden können, die außerdem durch eine hohe Flexibilität bei Änderungen des Entwurfs und der Größe der Chips und/oder der zu verbindenden leitenden Strukturen gekennzeichnet ist.
  • Gemäß der vorliegenden Erfindung umfasst die Kontaktierungsvorrichtung ein Kraftübertragungselement zum gleichzeitigen Kontaktieren jedes der mehreren Chips mit einer der leitenden Strukturen. Das Kraftübertragungselement besitzt eine Hauptoberfläche, deren Größe wenigstens der Größe der Fläche der mehreren gleichzeitig zu kontaktierenden leitenden Strukturen entspricht, die die mehreren Chips auf dem gemeinsamen Trägersubstrat einnehmen.
  • Weitere Merkmale und Vorteile der Erfindung gehen aus der folgenden Beschreibung von Ausführungsformen in Übereinstimmung mit der vorliegenden Erfindung und mit Bezug auf die Zeichnung hervor, in der:
  • 1 auf schematische Weise einen Chip mit einer Abstandshalterschicht und mit Kontakt-Bumps gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung zeigt,
  • 2 auf schematische Weise den Chip aus 1, der einem Trägersubstrat zugewandt ist, und ein Werkzeug zum Befestigen des Chips auf dem Trägersubstrat zeigt, und
  • 3 auf schematische Weise eine bevorzugte Ausführungsform einer Chipkontaktierungsvorrichtung gemäß der vorliegenden Erfindung zeigt.
  • 1 zeigt einen Chip 10 mit einem Paar Kontakt-Bumps 12 zum Herstellen eines elektrischen Kontakts mit einer leitenden Struktur eines Trägersubstrats, das in 2 zu sehen ist. Die Kontakt-Bumps 12 sind auf Kontaktierungsanschlussflächen 13 des Chips 10 abgelagert und besitzen jeweils eine Höhe h. Auf der gleichen Oberfläche des Chips 10, auf der die Kontakt-Bumps 12 abgelagert sind, ist eine nicht leitende Abstandshalterschicht 14 mit einer Dicke H vorgesehen. Wie in 1 zu sehen ist, ist die Dicke H der nicht leitenden Abstandshalterschicht 14 etwas kleiner als die Höhe h der Kontakt-Bumps 12, so dass die Kontakt-Bumps 12 etwas von der Abstandshalterschicht 14 vorstehen. Die Differenz der Dicke der Abstandshalterschicht 14 und der Höhe der Kontakt-Bumps 12, d. h. der Abstand, den die Kontakt-Bumps von der nicht leitenden Abstandshalterschicht 14 vorstehen, liegt zwischen 3 μm und 12 μm. Ein typisches Material, aus dem die Kontakt-Bumps 12 hergestellt sind, ist Palladium (Pd). Weitere typische Materialen sind Nickel (Ni) und Gold (Au).
  • In 2 ist der Chip 10 aus 1 einem Trägersubstrat 16 zugewandt, das eine leitende Struktur 18 umfasst. Die leitende Struktur 18 bildet vorzugsweise eine Brücke mit einer Antenne eines Transponders. Der Transponder ist vorzugsweise ein UHF-Transponder. Das Trägersubstrat 16 ist vorzugsweise aus Polyethylen (PET) hergestellt. Auf der Oberfläche des Trägersubstrats 16, auf der die leitende Struktur 18 gebildet ist, ist vorzugsweise eine Haftschicht 20 angeordnet. Die Haftschicht 20 bedeckt teilweise die leitende Struktur 18. Die Haftschicht 20 kann aus einem nicht leitenden Material oder alternativ aus einem Material, das in einer vertikalen Richtung, d. h. in einer Richtung von dem Chip 10 zu der leitenden Struktur 18, leitend ist, während es in einer horizontalen Richtung, d. h. in einer Richtung parallel zu der Oberseite des Trägersubstrats 16, nicht leitend ist, hergestellt sein. Die Haftschicht 20 kann z. B. eine wärmehärtende Haftschicht sein und ist vorzugsweise als eine druckbare Haftmasse konfiguriert. Über dem Chip 10 und unter dem Trägersubstrat 16 sind zwei Heizblöcke 22, 24 angeordnet. Die Heizblöcke 22 oder 24 sind in der Weise angebracht, dass sie vertikal zu dem Chip 10 bzw. zu dem Trägersubstrat 16 beweglich sind. Außer dem Erwärmen der Haftschicht 20 besitzen die Heizblöcke 22, 24 außerdem die Funktion, dass sie auf den Chip 10 und das Trägersubstrat 16 eine vorgegebene Druckkraft ausüben. Vorzugsweise sind die Heizblöcke 22, 24 Teile von Thermoden.
  • Die nicht leitende Abstandshalterschicht 14 kann durch eine Chip-Passivierungsschicht gebildet werden. Zu diesem Zweck wird die Passivierungsschicht wesentlich dicker als in einem herkömmlichen Passivierungsschicht-Aufwachsschritt und mit einer genau definierten Dicke aufgewachsen, da die Dicke den Abstand zwischen dem Chip 10 und der leitenden Struktur 18 bestimmt. Eine typische Dicke einer Passivierungsschicht gemäß der vorliegenden Erfindung liegt im Bereich von 8 bis 12 μm.
  • Alternativ wird die nicht leitende Abstandshalterschicht 14 durch die Maskenschicht zum Definieren der Kontakt-Bumps 12 gebildet. In diesem Fall wird als Maskenmaterial ein Spezialmaterial verwendet und das Maskenmaterial nach Ablagerung der Kontakt-Bumps 12 nicht entfernt, sondern als die Abstandshalterschicht 14 zum Definieren des Abstands zwischen dem Chip 10 und der leitenden Struktur 18 erhalten.
  • Als eine weitere Alternative ist die nicht leitende Abstandshalterschicht 14 eine getrennt gebildete Schicht, die aus einem nicht leitenden Material, z. B. aus Polyamid, hergestellt ist.
  • Die leitende Struktur 18 kann aus verschiedenen Materialien wie etwa Kupfer, Aluminium, Silberleitpaste usw. hergestellt werden.
  • Zum Befestigen des Chips 10 an der leitenden Struktur 18 wird das Trägersubstrat 16 in Ausrichtung auf den zu kontaktierenden Chip 10 gebracht. Der obere Heizblock 22 wird zu dem Chip 10 nach unten bewegt und der untere Heizblock 24 wird zu dem Trägersubstrat 16 nach oben bewegt, um den Chip 10 mit seinen Kontakt-Bumps 12 mit einer vorgegebenen Druckkraft gegen die leitende Struktur 18 des Trägersubstrats 16 zu pressen. Nachfolgend wird durch die Heizblöcke 22, 24 eine vorgegebene Temperatur an das System angelegt, um die Haftschicht 20 zu aktivieren. Diese Aktivierung der Haftschicht 20 ermöglicht, dass die Kontakt-Bumps 12 des Chips 10 an die leitende Struktur 18 des Trägersubstrats 16 angrenzen. Wenn die Haftschicht 20 aktiviert worden ist, wird die vorgegebene Druckkraft aufrechterhalten, bis der Chip 10 wegen des Aushärtens der Haftschicht 20 angebracht worden ist, d. h., bis der Chip 10 leitend mit dem Trägersubstrat 16 verbunden ist.
  • Bei den aus dem Stand der Technik bekannten elektronischen Vorrichtungen ist die während des Kontaktierungsprozesses ausgeübte Druckkraft sehr kritisch, da sie einen starken Einfluss auf die Zuverlässigkeit und auf die Leistungsfähigkeit der Vorrichtung hat. Eine zu niedrige Druckkraft kann zu einem unzuverlässigen Kontakt zwischen dem Chip 10 und der leitenden Struktur 18 führen. Eine zu hohe Druckkraft kann zu einer Verformung der leitenden Struktur 18 führen, so dass der tatsächliche Abstand zwischen dem Chip 10 und der leitenden Struktur 18 gegenüber dem vorgegebenen Abstand schwankt. Die Verformung wird dadurch verursacht, dass die Kontakt-Bumps aus der Chip-Oberfläche vorstehen. In den Vorrichtungen des Standes der Technik beträgt der Abstand, den die Kontakt-Bumps von der Chip-Oberfläche vorstehen, typisch etwa 20 μm. Da die angemessene Stärke der Druckkraft außerdem von dem Material abhängt, aus dem die leitende Struktur 18 hergestellt ist, ist der Abstand ein Parameter, der sehr schwer zu steuern ist. Da der Abstand zwischen dem Chip 10 und der leitenden Struktur 18 den elektrischen Impedanzwert der Vorrichtung und somit ihre Leistungsfähigkeit definiert, ist es aber sehr wichtig, über die gesamte Vorrichtung einen eindeutig definierten Abstand zwischen dem Chip 10 und der leitenden Struktur 18 sicherzustellen.
  • Der Chip 10 gemäß der vorliegenden Erfindung umfasst die Abstandshalterschicht 14 auf der Oberfläche, auf der die mit der leitenden Struktur 18 zu kontaktierenden Kontakt-Bumps 12 angeordnet sind. Wegen dieser zusätzlichen Abstandshalterschicht 14, von der die Kontakt-Bumps 12 im Vergleich zu den aus dem Stand der Technik bekannten Chips lediglich einen sehr kurzen Abstand vorstehen, wird eine Verformung der leitenden Struktur 18 im Fall zu hoher Druckkräfte verhindert, da in diesem Fall die Abstandshalterschicht 14 an das Trägersubstrat 16 angrenzt und eine Verformung der leitenden Struktur 18 verhindert. Somit sind die Oberflächen des Paars der Kontakt-Bumps 12 und die Oberfläche der leitenden Struktur 18, die einander berühren, koplanar. Bei der Abstandshalterschicht 14, die an die leitende Struktur 18 angrenzt, ist der elektrische Impedanzwert durch die Dicke dieser Abstandshalterschicht 14 bestimmt. Der Abstand, den die Kontakt-Bumps 12 von der Abstandshalterschicht 14 vorstehen, liegt im Bereich zwischen 3 μm bis 12 μm.
  • Somit werden die Stärke und die Gleichförmigkeit der ausgeübten Druckkräfte bei der Montage einer elektronischen Vorrichtung gemäß der vorliegenden Erfindung unkritisch. Der Abstand zwischen dem Chip 10 und der leitenden Struktur 18 ist durch die Dicke der Abstandshalterschicht 14 definiert, die leicht zu steuern ist und somit auf genaue Weise bereitgestellt werden kann. Die elektronische Vorrichtung gemäß der vorliegenden Erfindung ist durch eine hohe Zuverlässigkeit und eine sehr gleichförmige Leistungsfähigkeit des Produkts charakterisiert.
  • Gemäß der vorliegenden Erfindung ist die in 2 der Zeichnung gezeigte elektronische Vorrichtung ein Transponder, vorzugsweise ein UHF-Transponder (Ultrahochfrequenz-Transponder). Die leitende Struktur 18 auf dem Trägersubstrat 16 bildet dann eine Brücke mit einer Antenne des Transponders.
  • In aus dem Stand der Technik bekannten Chipkontaktierungsvorrichtungen wird jede einzelne leitende Struktur in einem getrennten Kontaktierungsschritt mit jedem einzelnen Chip verbunden. Zum Befestigen des Chips an der leitenden Struktur wird jeder einzelne Chip durch eine einzelne Thermode mit einem definierten Temperatur-Druck-Zeit-Profil mit jeder einzelnen leitenden Struktur verbunden. Dieser Prozessschritt wird für jedes zu montierende einzelne elektronische Bauelement wiederholt. Die auf dem Trägersubstrat angeordneten leitenden Strukturen müssen einen minimalen Abstand haben, da sonst die Ausrichtung der Thermode auf den zu kontaktierenden Chip zu kritisch wird. Diese Prozedur entspricht nicht den Anforderungen höchster Geschwindigkeit, höchster Mengen, höchster Zuverlässigkeit und höchster Gleichförmigkeit in Bezug auf die Leistungsfähigkeit.
  • 3 der Zeichnung zeigt auf schematische Weise eine Chipkontaktierungsvorrichtung, die die Anforderungen höchster Geschwindigkeit, höchster Flexibilität und höchster Prozesswiederholbarkeit erfüllt. Die Kontaktierungsvorrichtung umfasst ein Kraftübertragungselement 30, das eine Hauptoberfläche 32 besitzt, deren Größe wenigstens der Größe der Fläche entspricht, die die mehreren leitenden Strukturen auf dem Trägersubstrat einnehmen. Wie zu sehen ist, sind die mehreren leitenden Strukturen 34 in der bevorzugten Ausführungsform in einer Matrix angeordnet. Die Matrix kann z. B. durch 10 × 7 leitende Strukturen 34 gebildet sein. Die Hauptoberfläche 32 des Kraftübertragungselements 30 besitzt die gleiche Größe wie die Matrix der leitenden Strukturen 34. In der bevorzugten Ausführungsform umfasst das Kraftübertragungselement 30 eine elastische Platte 36, die vorzugsweise aus Siliciumkautschuk hergestellt ist. In der in 3 gezeigten Ausführungsform ist außer einem oberen Kraftübertragungselement 30 ein unteres Kraftübertragungselement 38 vorgesehen, wobei lediglich das obere Kraftübertragungselement 30 die elastische Platte 36 umfasst. Zwischen dem oberen und dem unteren Kraftübertragungselement sind auf einem gemeinsamen Trägersubstrat 40 mehrere leitende Strukturen 34 angeordnet. Jede der mehreren leitenden Strukturen 34 wird auf einen der mehreren Chips (die in 3 nicht zu sehen sind) in Ausrichtung gebracht. Mit Hilfe der Kraftübertragungselemente 30, 38 kann auf die mehreren Chips und die mehreren Trägersubstrate 34 gleichzeitig eine vorgegebene Druckkraft ausgeübt werden, um die mehreren Chips gleichzeitig mit den mehreren leitenden Strukturen 34 zu kontaktieren. Die Stärke der vorgegebenen Druckkraft kann je nach den unterschiedlichen Prozessparametern, insbesondere je nach der spezifischen Anzahl der Chips und der gleichzeitig zu kontaktierenden leitenden Struktur, geändert werden.
  • Da mehrere Chips und mehrere leitende Strukturen gleichzeitig und mit dem gleichen Werkzeug in demselben Prozessschritt miteinander verbunden werden, kann von Vorrichtung zu Vorrichtung eine hohe Gleichmäßigkeit der ausgeübten Druckkraft sichergestellt werden. Die Geschwindigkeit des Prozesses wird drastisch erhöht. Darüber hinaus können die leitenden Strukturen in sehr kleinen Stücken angeordnet werden, so dass auf sehr effiziente Weise von dem Trägersubstratmaterial Gebrauch gemacht wird.
  • Gemäß einer bevorzugten Ausführungsform werden die mehreren leitenden Strukturen 34 und die mehreren Chips montiert, um Transponder, vorzugsweise UHF-Transponder, zu bilden. Daraufhin bilden die leitenden Strukturen 34 mit den Antennen der Transponder Brücken. Vorzugsweise ist die gemeinsame Trägerstruktur 40 der leitenden Strukturen ein elastisches Band.
    •

Claims (25)

  1. Elektronische Vorrichtung mit einem Chip (10) und einem Trägersubstrat (16), wobei das Trägersubstrat (16) eine leitende Struktur (18) umfasst und wobei der Chip (10) auf einer dem Trägersubstrat (16) zugewandten Seite ein Paar Kontaktierungsanschlussflächen (13) umfasst, wobei die Kontaktierungsanschlussflächen (13) mit der leitenden Struktur (18) in elektrischem Kontakt stehen und wobei der Chip (10) ferner auf der dem Trägersubstrat (16) zugewandten Seite eine nicht leitende Abstandshalterschicht (14) umfasst, die den Abstand zwischen dem Chip (10) und der leitenden Struktur (16) des Trägersubstrats (16) definiert.
  2. Elektronische Vorrichtung nach Anspruch 1, bei der auf jeder der Kontaktierungsanschlussflächen (13) ein Kontakt-Bump (12) gebildet ist.
  3. Elektronische Vorrichtung nach Anspruch 2, bei der der Kontakt-Bump (12) einen Abstand zwischen 3 μm und 12 μm von der nicht leitenden Abstandshalterschicht (14) vorsteht.
  4. Elektronische Vorrichtung nach einem der vorangehenden Ansprüche, bei der die nicht leitende Abstandshalterschicht (14) durch eine Chip-Passivierungsschicht gebildet ist.
  5. Elektronische Vorrichtung nach Anspruch 4, bei der die Chip-Passivierungsschicht eine Dicke von 8 bis 12 μm besitzt.
  6. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 3, bei der die nicht leitende Abstandshalterschicht (14) aus Polyamid hergestellt ist.
  7. Elektronische Vorrichtung nach Anspruch 2 oder 3, bei der die nicht leitende Abstandshalterschicht (14) durch eine Maskenschicht zum Definieren des Kontakt-Bumps (12) gebildet ist.
  8. Elektronische Vorrichtung nach einem der vorangehenden Ansprüche, bei der auf einer dem Chip (10) zugewandten Oberfläche des Trägersubstrats (16) eine Haftschicht (20) vorgesehen ist.
  9. Elektronische Vorrichtung nach einem der vorangehenden Ansprüche, bei der das Trägersubstrat (16) ein biegsames Band ist.
  10. Elektronische Vorrichtung nach einem der Ansprüche 1 bis 9, bei der die elektronische Vorrichtung ein Transponder ist.
  11. Elektronische Vorrichtung nach Anspruch 10, bei der der Transponder ein UHF-Transponder (Ultrahochfrequenz-Transponder) ist.
  12. Elektronische Vorrichtung nach Anspruch 10 oder 11, bei der die leitende Struktur (16) des Trägersubstrats (16) eine Antenne bildet.
  13. Elektronische Vorrichtung nach einem der Ansprüche 2 bis 12, bei der die einander zugewandten Oberflächen des Paars der Kontakt-Bumps (12) und der leitenden Struktur (18) koplanar sind.
  14. Chipkontaktierungsverfahren zum Kontaktieren mehrerer Chips mit mehreren leitenden Strukturen (34), wobei die mehreren leitenden Strukturen (34) auf einem gemeinsamen Trägersubstrat (40) angeordnet sind, wobei das Verfahren die Schritte des Ausrichtens jeder der mehreren leitenden Strukturen (34) auf einen der mehreren Chips und des gleichzeitigen Kontaktierens jedes der mehreren Chips mit einer der leitenden Strukturen (34) auf dem gemeinsamen Trägersubstrat (40) mit demselben Kontaktierungswerkzeug umfasst.
  15. Chipkontaktierungsverfahren nach Anspruch 14, bei dem die mehreren Chips mehr als vier Chips umfassen.
  16. Chipkontaktierungsverfahren nach Anspruch 14 oder 15, bei dem die mehreren Chips durch ein Kraftübertragungselement (30, 38), das eine Hauptoberfläche (32) besitzt, deren Größe wenigstens der Größe der Fläche entspricht, die die mehreren leitenden Strukturen (34) auf dem gemeinsamen Trägersubstrat (40) einnehmen, gleichzeitig mit den leitenden Strukturen (34) kontaktiert werden.
  17. Chipkontaktierungsverfahren nach einem der Ansprüche 14 bis 16, bei dem die mehreren leitenden Strukturen (34) in einer Matrix auf dem gemeinsamen Trägersubstrat (40) angeordnet sind.
  18. Chipkontaktierungsverfahren nach Anspruch 17, bei dem die Hauptoberfläche (32) des Kraftübertragungselements (30, 38) wenigstens die Größe der Matrix der leitenden Strukturen (34) besitzt.
  19. Chipkontaktierungsverfahren nach einem der Ansprüche 16 bis 18, bei dem das Kraftübertragungselement (30) eine elastische Platte (36) umfasst.
  20. Chipkontaktierungsverfahren nach einem der Ansprüche 14 bis 17, bei dem die elastische Platte (36) aus Siliciumkautschuk hergestellt ist.
  21. Chipkontaktierungsverfahren nach einem der Ansprüche 14 bis 20, bei dem das gemeinsame Trägersubstrat (40) ein biegsames Band ist.
  22. Kontaktierungsvorrichtung zum Kontaktieren mehrerer Chips mit mehreren leitenden Strukturen (34), wobei die mehreren leitenden Strukturen (34) auf einem gemeinsamen Trägersubstrat (40) angeordnet sind, wobei die Kontaktierungsvorrichtung ein Kraftübertragungselement (30, 38) zum gleichzeitigen Kontaktieren jedes der mehreren Chips mit einer der leitenden Strukturen (34) umfasst, wobei das Kraftübertragungselement (30, 38) eine Hauptoberfläche (32) besitzt, deren Größe wenigstens der Größe der Fläche entspricht, die die mehreren gleichzeitig zu kontaktierenden leitenden Strukturen (34) mit den mehreren Chips auf dem gemeinsamen Trägersubstrat (40) einnehmen.
  23. Chipkontaktierungsverfahren nach Anspruch 22, bei dem die mehreren Chips mehr als vier Chips umfassen.
  24. Chipkontaktierungsverfahren nach Anspruch 22 oder 23, bei dem das Kraftübertragungselement (30) eine elastische Platte (36) umfasst.
  25. Chipkontaktierungsverfahren nach Anspruch 24, bei dem die elastische Platte (36) aus Siliciumkautschuk hergestellt ist.
DE102004062212A 2004-12-23 2004-12-23 Elektronische Vorrichtung, Chipkontaktierungsverfahren und Kontaktierungsvorrichtung Ceased DE102004062212A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102004062212A DE102004062212A1 (de) 2004-12-23 2004-12-23 Elektronische Vorrichtung, Chipkontaktierungsverfahren und Kontaktierungsvorrichtung
EP05825507A EP1831926A2 (de) 2004-12-23 2005-12-23 Elektronische einrichtung, chipeinhalteverfahren und kontaktierungseinrichtung
PCT/EP2005/014018 WO2006066964A2 (en) 2004-12-23 2005-12-23 An electronic device, a chip containing method and a contacting device
US11/766,982 US20080105986A1 (en) 2004-12-23 2007-06-22 Electronic Device, a Chip Contacting Method and a Contacting Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004062212A DE102004062212A1 (de) 2004-12-23 2004-12-23 Elektronische Vorrichtung, Chipkontaktierungsverfahren und Kontaktierungsvorrichtung

Publications (1)

Publication Number Publication Date
DE102004062212A1 true DE102004062212A1 (de) 2006-07-13

Family

ID=36011043

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004062212A Ceased DE102004062212A1 (de) 2004-12-23 2004-12-23 Elektronische Vorrichtung, Chipkontaktierungsverfahren und Kontaktierungsvorrichtung

Country Status (4)

Country Link
US (1) US20080105986A1 (de)
EP (1) EP1831926A2 (de)
DE (1) DE102004062212A1 (de)
WO (1) WO2006066964A2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1914798A3 (de) * 2006-10-18 2009-07-29 Panasonic Corporation Halbleitermontagesubstrat und Verfahren zu seiner Herstellung
US20130294042A1 (en) * 2012-05-07 2013-11-07 Guo-Quan Lu Methods and apparatus for connecting planar power electronics devices
US11227779B2 (en) * 2017-09-12 2022-01-18 Asm Technology Singapore Pte Ltd Apparatus and method for processing a semiconductor device
TWI768349B (zh) * 2020-05-22 2022-06-21 台灣愛司帝科技股份有限公司 晶片移轉系統以及晶片移轉模組

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998038676A1 (en) * 1997-02-27 1998-09-03 Nokia Mobile Phones Limited Method and arrangement for attaching a component
US20020053735A1 (en) * 2000-09-19 2002-05-09 Neuhaus Herbert J. Method for assembling components and antennae in radio frequency identification devices
JP2004119853A (ja) * 2002-09-27 2004-04-15 Matsushita Electric Ind Co Ltd 半導体装置の製造装置および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
US6271107B1 (en) * 1999-03-31 2001-08-07 Fujitsu Limited Semiconductor with polymeric layer
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
EP1328015A3 (de) * 2002-01-11 2003-12-03 Hesse & Knipps GmbH Verfahren zum Flip-Chip-Bonden
TWI284973B (en) * 2002-04-03 2007-08-01 Advanced Semiconductor Eng Flip-chip joint structure, and fabricating process thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998038676A1 (en) * 1997-02-27 1998-09-03 Nokia Mobile Phones Limited Method and arrangement for attaching a component
US20020053735A1 (en) * 2000-09-19 2002-05-09 Neuhaus Herbert J. Method for assembling components and antennae in radio frequency identification devices
JP2004119853A (ja) * 2002-09-27 2004-04-15 Matsushita Electric Ind Co Ltd 半導体装置の製造装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20080105986A1 (en) 2008-05-08
WO2006066964A3 (en) 2006-08-10
EP1831926A2 (de) 2007-09-12
WO2006066964A2 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
DE69838935T2 (de) Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE2931449A1 (de) Leitungsrahmen und denselben verwendende halbleitervorrichtung
DE102012201172B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE10114355A1 (de) Verfahren zur Herstellung einer kontaktlosen multifunktionalen Chipkarte sowie entsprechend hergestellte Chipkarte
DE102006005645A1 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE19920593B4 (de) Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
DE60319939T2 (de) Verfahren zum Fliess-Glätten leitender Anschlüsse
DE10145752B4 (de) Nicht-leitendes, ein Band oder einen Nutzen bildendes Substrat, auf dem eine Vielzahl von Trägerelementen ausgebildet ist
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
EP1783831B1 (de) Anordnung mit Leistungshalbleitermodulen und mit Vorrichtung zu deren Positionierung sowie Verfahren zur Oberflächenbehandlung der Leistungshalbleitermodule
DE102007030414B4 (de) Verfahren zur Herstellung einer elektrisch leitfähigen Struktur
DE1766879B1 (de) Elektronischer baustein
DE2221886A1 (de) Anschlussstueck fuer Halbleiterschaltungsbausteine und Verfahren zum Anschliessen eines Halbleiterschaltungsbausteines
DE102012100231B4 (de) Halbleiterchip
DE102004045896A1 (de) Transponder mit Antenne und Flip-Chip-Modul und Verfahren zu dessen Herstellung
DE102004062212A1 (de) Elektronische Vorrichtung, Chipkontaktierungsverfahren und Kontaktierungsvorrichtung
EP1278243A2 (de) Multichipmodul in COB Bauweise, insbesondere Compact Flash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE60104757T2 (de) Leitendes Element und zugehöriges Herstellungsverfahren
DE19962702A1 (de) Prüfsockel einer BGA-Vorrichtung
EP3167481B1 (de) Verfahren zum herstellen eines substratadapters, und zum kontaktieren eines halbleiterelements
DE69833242T2 (de) Konstruktion zur Montage eines elektronischen Bauelementes auf einem flexiblen Substrat
WO2006094989A1 (de) Verfahren zum elektrischen und mechanischem verbinden von chipanschlussflächen mit antennenanschlussflächen und transponder

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 102004064040

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 102004064040

Country of ref document: DE

Kind code of ref document: P

8131 Rejection