DE69838935T2 - Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten - Google Patents

Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten Download PDF

Info

Publication number
DE69838935T2
DE69838935T2 DE69838935T DE69838935T DE69838935T2 DE 69838935 T2 DE69838935 T2 DE 69838935T2 DE 69838935 T DE69838935 T DE 69838935T DE 69838935 T DE69838935 T DE 69838935T DE 69838935 T2 DE69838935 T2 DE 69838935T2
Authority
DE
Germany
Prior art keywords
scribe
semiconductor chip
scribe line
forming
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69838935T
Other languages
English (en)
Other versions
DE69838935D1 (de
Inventor
Minoru Kyoto-shi HIRAI
Shigeyuki Kyoto-shi UEDA
Osamu Kyoto-shi MIYATA
Tomoharu Kyoto-shi HORIO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Application granted granted Critical
Publication of DE69838935D1 publication Critical patent/DE69838935D1/de
Publication of DE69838935T2 publication Critical patent/DE69838935T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29438—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterwafers mit Schaltungselementen, die einteilig auf einem Substrat hergestellt sind, einen durch dieses Verfahren hergestellten Halbleiterwafer, ein Verfahren zur Herstellung von Halbleiterchips aus dem Halbleiterwafer, die durch dieses Verfahren hergestellten Halbleiterchips und eine mit dem Halbleiterchip versehene IC-Karte.
  • Stand der Technik
  • 7 ist eine vergrößerte Ansicht eines isolierenden Substrats 20 mit einem vorgeschriebenen Verdrahtungsmuster mit einem Halbleiterchip 10, der durch ein so genanntes Verfahren des Chips auf Platine montiert ist. In einem Beispiel des Verfahrens des Chips auf Platine wird eine anisotrop leitende Schicht 30 zwischen das isolierende Substrat 20 mit Leiterhöckern 21, die nach oben vorstehend ausgebildet sind, und den Halbleiterchip 10 mit Elektrodenhöckern 11, die von einer Hauptoberfläche 10a vorstehen, eingefügt und diese werden erhitzt und gepresst, so dass die Leiterhöcker 21 und Elektrodenhöcker 11 durchgeschaltet und verbunden werden.
  • Wie am besten in 7 zu sehen ist, besitzt die anisotrop leitende Schicht 30 eine solche Struktur, dass leitende Teilchen 32 in einer Klebeharzschicht 31 dispergiert sind und Leiterhöcker 21 und Elektrodenhöcker 11 durchgeschaltet und miteinander verbunden werden, da leitende Teilchen 32 dazwischen eingefügt sind. Ein Bereich der Hauptoberfläche 10a des Halbleiterchips 10, wo die Elektrodenhöcker 11 nicht ausgebildet sind, ist durch die Haftkraft der Harzschicht 31, die vorgesehen wird, wenn die anisotrop leitende Schicht 30 erhitzt, geschmolzen und danach verfestigt wird, an das isolie rende Substrat 20 geklebt. Zu diesem Zeitpunkt werden die leitenden Teilchen 32 in der Harzschicht 31 dispergiert und sind voneinander getrennt und daher wird die Isolation in diesem Bereich aufrechterhalten. Im vorstehend beschriebenen Verfahren zum Anbringen durch nur einen einfachen Vorgang des Pressens des Halbleiterchips 10 und des isolierenden Substrats 20 aneinander, wobei die anisotrop leitende Schicht 30 eingefügt ist, ist es möglich, den Halbleiterchip 10 auf dem isolierenden Substrat 20 anzubringen, während eine elektrische Leitung nur an erforderlichen Abschnitten erreicht wird. Im Vergleich zum Anbringen eines Halbleiterchips 10 auf dem isolierenden Substrat 20 durch ein so genanntes Chipbonden und Drahtbonden ist das Verfahren daher sehr einfach und zweckmäßig.
  • Wenn der Halbleiterchip 10 auf dem isolierenden Substrat 20 unter Verwendung einer anisotrop leitenden Schicht 30 angebracht werden soll, ist es jedoch erforderlich, eine sehr kleine anisotrop leitende Schicht mit 4 Seiten, die jeweils etwa wenige mm entsprechend der Größe des anzubringenden Halbleiterchips 10 sind, in derselben Anzahl wie der Anzahl von anzubringenden Halbleiterchips 10 vorzubereiten. Vor dem Anbringen von Halbleiterchips 10 ist es ferner erforderlich, anisotrop leitende Schichten 30 einzeln auf Leiterhöckern 21 des isolierenden Substrats 20 anzuordnen oder die Schichten einzeln an die Hauptoberfläche 10a der Halbleiterchips 10 zu kleben. Folglich besitzt das herkömmliche Verfahren zum Anbringen unter Verwendung einer anisotrop leitenden Schicht 30 eine schlechte Bearbeitungsfähigkeit bei der Vorbereitung, die dem Anbringen der Halbleiterchips 10 vorangeht.
  • Angesichts des Vorangehenden wurde ein Verfahren vorgeschlagen, in dem eine anisotrop leitende Schicht 30 vollständig über einen Schaltungselement-Ausbildungsbereich eines Halbleiterwafers, auf dem mehrere Schaltungselemente, die die Halbleiterchips 10 sein sollen, ausgebildet sind, geklebt wird und die anisotrop leitende Schicht 30 gleichzeitig mit dem Zertrennen der Schaltungselemente zertrennt wird. In dem vorstehend beschriebenen Verfahren wird, wenn die Schaltungselemente in einzelne Halbleiterchips 10 unterteilt werden, die anisotrop leitende Schicht 30 an eine Hauptoberfläche 10a geklebt und das Verfahren hat einen Vorteil, dass irgendeine spezielle Vorbereitung vor dem Anbringen des Halbleiterchips 10 nicht erforderlich ist.
  • Im Allgemeinen weist ein Halbleiterwafer so genannte Ritzlinien auf, die in geeigneten Positionen ausgebildet sind, und der Wafer wird beispielsweise durch eine Diamantschneideinrichtung unter Verwendung der Ritzlinien als Referenzmarkierungen in Schaltungselemente zertrennt. Die Ritzlinie wird beispielsweise gleichzeitig mit dem Schritt des Ausbildens eines Musters einer Passivierungsschicht ausgebildet. Wie vorstehend beschrieben, besitzt die anisotrop leitende Schicht 30 nun eine solche Struktur, dass eine Anzahl von leitenden Teilchen 32 in der Harzschicht 31 dispergiert sind. Daher ist die Farbe der anisotrop leitenden Schicht 30 milchig weiß. Wenn die anisotrop leitende Schicht 30 an den Halbleiterwafer geklebt wird, wird es erforderlich, silberne Ritzlinien, die aus SiN oder dergleichen gebildet sind, durch die milchig weiße anisotrop leitende Schicht hindurch zu erkennen. Dies verursacht eine Schwierigkeit im visuellen Erkennen der Ritzlinien und daher eine Schwierigkeit im Zertrennen der Schaltungselemente, um gewünschte Halbleiterchips 10 zu erhalten.
  • JP 04-297044 offenbart eine Halbleitervorrichtung, in der ein Glassubstrat und ein Halbleiterchip mit hoher Zuverlässigkeit und Ausbeute miteinander verbunden werden können. Ein anisotropes leitendes Haftelement wird auf einem Glassubstrat angeordnet und der Chip wird auf dem Haftelement angeordnet und somit mit dem Glassubstrat verbunden. Das anisotrope leitende Haftelement ist größer als der Halbleiterchip und muss individuell auf dem Substrat angeordnet werden.
  • Offenbarung der Erfindung
  • Die Aufgabe der vorliegenden Erfindung ist es, das vorstehend beschriebene Problem des Standes der Technik zu lösen und das Zertrennen von Schaltungselementen wie gewünscht zu ermöglichen, selbst wenn eine anisotrop leitende Schicht auf einen Halbleiterwafer mit mehreren darauf ausgebildeten Schaltungselementen geklebt ist.
  • Die Aufgabe wird durch ein Verfahren gemäß Anspruch 1 und einen Halbleiterwafer gemäß Anspruch 6 erfüllt. Weiterbildungen der Erfindung sind jeweils in den abhängigen Ansprüchen charakterisiert.
  • Insbesondere umfasst gemäß einem ersten Aspekt der vorliegenden Erfindung das Verfahren zur Herstellung eines Halbleiterwafers die Schritte des einteiligen Herstellens mehrerer Schaltungselemente auf einem Substrat, des Ausbildens von Elektrodenhöckern auf Elektrodenkontaktstellen, die zu jeweiligen Schaltungselementen leiten, des Ausbildens von Ritzlinien oder Ritzlinienmarkierungen in vorgeschriebenen Positionen des Substrats und des Klebens einer anisotrop leitenden Schicht, um jeweilige Elektrodenhöcker und Ritzlinien oder Ritzlinienmarkierungen zu bedecken, wobei der Schritt des Ausbildens von jeweiligen Elektrodenhöckern und der Schritt des Ausbildens der Ritzlinien oder Ritzlinienmarkierungen gleichzeitig durchgeführt werden.
  • Wenn ein Halbleiterchip am Substrat unter Verwendung der anisotrop leitenden Schicht angebracht werden soll, ist es erforderlich, einen Elektrodenhöcker, der von der Hauptoberflä che des Halbleiterchips vorsteht, auf der Elektrodenkontaktstelle, die mit dem Schaltungselement durchgeschaltet ist, auszubilden. Der Elektrodenhöcker wird auf der Elektrodenkontaktstelle ausgebildet, nachdem ein vorgeschriebenes Verdrahtungsmuster, einschließlich der Elektrodenkontaktstelle, ausgebildet ist. Gemäß dem vorstehend beschriebenen Herstellungsverfahren werden der Schritt des Ausbildens von jeweiligen Elektrodenhöckern und der Schritt des Ausbildens der Ritzlinien oder Ritzlinienmarkierungen gleichzeitig durchgeführt. Insbesondere ist kein neuer Schritt zum Ausbilden der Ritzlinien oder Ritzlinienmarkierungen erforderlich und es ist möglich, die Ritzlinien oder Ritzlinienmarkierungen in vorgeschriebenen Positionen in dem Schritt, der bei der Herstellung des Halbleiterwafers wesentlich ist, auszubilden.
  • In einer bevorzugten Ausführungsform umfasst der Schritt des Ausbildens jeweiliger Elektrodenhöcker und Ritzlinien oder Ritzlinienmarkierungen die Schritte des Ausbildens einer Isolationsschicht, die die Schaltungselemente schützt, während obere Oberflächen der Elektrodenkontaktstellen freiliegen, des Ausbildens einer Sperrmetallschicht vollständig über dem Schaltungselement-Ausbildungsbereich auf dem Substrat, des Ausbildens einer Photoresistschicht derart, dass Abschnitte, die Bereichen entsprechen, in denen jeweilige Elektrodenkontaktstellen ausgebildet werden, und Abschnitte, in denen die Ritzlinien oder Ritzlinienmarkierungen ausgebildet werden sollen, zu sehen sind, des Ausbildens einer Metallschicht in Abschnitten, in denen die Photoresistschicht nicht ausgebildet ist, und des Entfernens der Photoresistschicht und der Sperrmetallschicht.
  • In dem vorstehend beschriebenen Herstellungsverfahren wird durch Tauchen des Substrats, auf dem die Photoresistschicht ausgebildet wurde, in beispielsweise eine Metallionen enthaltende Lösung und durch Anlegen von elektrischer Leistung un ter Verwendung der Sperrmetallschicht als negative Elektrode, eine Metallschicht auf Bereiche aufwachsen lassen, in denen die Photoresistschicht nicht ausgebildet ist, und in dieser Weise können jeweilige Elektrodenhöcker und die Ritzlinien oder Ritzlinienmarkierungen gleichzeitig ausgebildet werden. Insbesondere können einfach, indem die Photoresistschicht in Abschnitten, wo die Ritzlinien oder Ritzlinienmarkierungen ausgebildet werden sollen, nicht ausgebildet wird, wenn die Photoresistschicht ausgebildet wird, die Ritzlinien oder Ritzlinienmarkierungen gleichzeitig mit den Elektrodenhöckern ausgebildet werden.
  • In einer bevorzugten Ausführungsform werden die Elektrodenhöcker und die Ritzlinien oder Ritzlinienmarkierungen aus Gold ausgebildet.
  • Wie vorstehend beschrieben, wurden die herkömmlichen Ritzlinien im Allgemeinen gleichzeitig mit einer Passivierung ausgebildet und in diesem Fall wurden die Ritzlinien aus demselben Material wie die Passivierung, beispielsweise SiN, ausgebildet. Wenn die anisotrop leitende Schicht geklebt wird, war es daher erforderlich, silberne Ritzlinien durch die milchig weiße anisotrop leitende Schicht hindurch zu erkennen, und daher war es schwierig, die Ritzlinien visuell zu erkennen. Da die Ritzlinien oder Ritzlinienmarkierungen in der vorstehend beschriebenen bevorzugten Ausführungsform dagegen aus Gold ausgebildet werden, können die Ritzlinien oder Ritzlinienmarkierungen leicht durch die anisotrop leitende Schicht hindurch visuell erkannt werden und daher wird das Zertrennen des Halbleiterwafers in Schaltungselemente, wie erwünscht, erleichtert.
  • Bei dem gemäß dem Verfahren zur Herstellung eines Halbleiterwafers gemäß dem vorstehend beschriebenen ersten Aspekt der vorliegenden Erfindung hergestellten Halbleiterwafer werden die Ritzlinien oder Ritzlinienmarkierungen in vorgeschriebenen Positionen ausgebildet und der Halbleiterwafer umfasst ein Substrat, auf dem mehrere Schaltungselemente einteilig hergestellt sind, Elektrodenhöcker, die gleichzeitig mit den Ritzlinien oder Ritzliniemarkierungen auf Elektrodenkontaktstellen hergestellt werden, damit sie mit den jeweiligen Schaltungselementen durchgeschaltet werden, und eine anisotrop leitende Schicht, die an das Substrat geklebt wird, um jeweilige Elektrodenhöcker und die Ritzlinien oder die Ritzlinienmarkierungen abzudecken.
  • Für den Halbleiterwafer mit einer solchen Struktur ist es leicht möglich, die Ritzlinien oder die Ritzlinienmarkierungen durch das Herstellungsverfahren gemäß dem vorstehend beschriebenen ersten Aspekt auszubilden. Insbesondere wenn die Ritzlinien oder Ritzlinienmarkierungen aus Gold ausgebildet werden, können die Ritzlinien oder die Ritzlinienmarkierungen leicht durch die daran geklebte anisotrop leitende Schicht hindurch visuell erkannt werden, und daher können die Linien oder die Markierungen zufrieden stellend als Referenzmarkierungen zum Zertrennen des Halbleiterwafers in die Schaltungselemente verwendet werden.
  • Das Verfahren zur Herstellung eines Halbleiterchips gemäß einem zweiten Aspekt der vorliegenden Erfindung umfasst den Schritt des Zertrennens des durch das vorstehend beschriebene Herstellungsverfahren gemäß dem ersten Aspekt ausgebildeten Halbleiterwafers in jeweilige Schaltungselemente unter Verwendung der Ritzlinien oder Ritzlinienmarkierungen als Referenzmarkierungen.
  • Wie bereits beschrieben, können die auf dem Halbleiterwafer ausgebildeten Ritzlinien oder Ritzlinienmarkierungen leicht visuell erkannt werden und daher ist es selbstverständlich, dass die Linien oder die Markierungen den Schritt des Zer trennens in die Schaltungselemente in einer gewünschten Weise erleichtern.
  • Ferner wurde auf die Hauptoberfläche des durch dieses Herstellungsverfahren hergestellten Halbleiterchips die anisotrop leitende Schicht bereits geklebt, wenn der Halbleiterwafer in die jeweiligen Schaltungselemente zertrennt wird. Wenn die Halbleiterchips am isolierenden Substrat angebracht werden sollen, ist es daher nicht erforderlich, die anisotrop leitenden Schichten mit vier Seiten mit etwa einigen mm entsprechend der Größe des anzubringenden Halbleiterchips in derselben Anzahl wie anzubringende Halbleiterchips neu bereitzustellen. Ferner ist es nicht erforderlich, die anisotrop leitenden Schichten auf den Leiterhöckern des isolierenden Substrats anzuordnen oder die Schichten einzeln auf die Hauptoberfläche der Halbleiterchips zu kleben, bevor die Halbleiterchips angebracht werden. Daher ist der Halbleiterchip insofern vorteilhaft, als er die Notwendigkeit irgendeiner speziellen Vorbereitung vor dem Anbringen des Halbleiterchips beseitigt.
  • Die IC-Karte gemäß einem dritten Aspekt der vorliegenden Erfindung wird durch Anbringen des durch das vorstehend beschriebene Herstellungsverfahren gemäß dem zweiten Aspekt ausgebildeten Halbleiterchips an einem isolierenden Substrat und durch Einbetten des isolierenden Substrats, an dem der Halbleiterchip angebracht ist, und einer Antennenspule, die zum Halbleiterchip leitet, in einer aus Harz ausgebildeten Karte geschaffen.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine Gesamtdraufsicht, die ein Beispiel eines Halbleiterwafers gemäß der vorliegenden Erfindung zeigt.
  • 2 ist ein Querschnitt entlang der Linie II-II von 1.
  • 3A bis 3F sind Querschnitte eines Hauptabschnitts, die ein Beispiel der Schritte zur Herstellung des Halbleiterchips zeigen.
  • 4 ist eine gesamte perspektivische Ansicht, die ein Beispiel des Halbleiterchips gemäß der vorliegenden Erfindung zeigt.
  • 5 ist ein Querschnitt, der den Halbleiterchip, der an einem isolierenden Substrat angebracht wird, zeigt.
  • 6 zeigt den Halbleiterchip und das isolierende Substrat aneinander gepresst.
  • 7 ist ein Querschnitt eines Hauptabschnitts, der einen Zustand der Leitung und Verbindung zwischen Elektrodenhöckern, die auf dem Halbleiterchip ausgebildet sind, und Leiterhöckern, die auf dem isolierenden Substrat ausgebildet sind, zeigt.
  • 8 ist eine Seitenansicht in auseinandergezogener Anordnung, die ein Beispiel einer IC-Karte gemäß der vorliegenden Erfindung zeigt.
  • Beste Art zur Ausführung der Erfindung
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird speziell mit Bezug auf die Zeichnungen beschrieben.
  • Wie aus 1 und 2 zu sehen ist, wird ein Halbleiterwafer 1 in einer Scheibenform mit einem flach abgeschnittenen Teil ausgebildet und auf einem Substrat 1a, das beispielsweise aus Silicium ausgebildet ist, werden Schaltungselemente 41 einteilig ausgebildet. Auf der Oberfläche des Substrats 1a werden Ritzlinienmarkierungen 21a in vorgeschriebenen Positionen ausgebildet und mit den Schaltungselementen 41 durchzuschaltende Elektrodenkontaktstellen 11b werden ausgebildet. Durch Elektroplattieren werden beispielsweise Elektrodenhöcker 11 auf Elektrodenkontaktstellen 11b ausgebildet. Auf das Substrat 1a, auf dem die Elektrodenhöcker 11 und Ritzlinienmarkierungen 21a ausgebildet sind, wird eine anisotrop leitende Schicht 30 geklebt, um diese Elemente abzudecken.
  • Die Ritzlinienmarkierungen 21a können gleichzeitig ausgebildet werden, beispielsweise wenn die Elektrodenhöcker 11 ausgebildet werden. Die Ritzlinienmarkierung wird in einer Position nahe jeder Ecke einer Gruppe 41a von Schaltungselementen ausgebildet, wobei die Gruppe 4 Schaltungselemente 41 als Einheit umfasst, wie durch die gestrichelte Linie in 1 umgeben. Die Form der Ritzlinienmarkierung 21a ist nicht auf eine solche Kreuzform begrenzt, wie in 1 gezeigt, und sie kann als lineare Ritzlinie ausgebildet werden.
  • Das Verfahren zur Herstellung des Halbleiterwafers 1 wird mit Bezug auf 3A bis 3F kurz beschrieben. Die Querschnitte von 3A bis 3F entsprechen dem von einer Strichlinie umgebenen Abschnitt in 2.
  • Zuerst werden auf einem beispielsweise aus Silicium bestehenden Substrat 1a, das eine Scheibenform mit einem flach abgeschnittenen Abschnitt aufweist, Schaltungselemente 41 einteilig hergestellt und mit Bezug auf 3A werden Elektrodenkontaktstellen 11b, die mit den Schaltungselementen 41 durchgeschaltet sind, zusammen mit einem vorgeschriebenen Verdrah tungsmuster ausgebildet. Die Elektrodenkontaktstelle 11b wird beispielsweise durch Ausbilden einer Metallüberzugsschicht aus Aluminium oder dergleichen durch beispielsweise Zerstäuben oder Vakuumabscheidung und durch Ätzen der Metallüberzugsschicht ausgebildet.
  • Danach wird mit Bezug auf 3B eine Isolationsschicht 22, d. h. eine Passivierungsschicht, beispielsweise durch ein CVD-Verfahren ausgebildet, um die oberen Oberflächen der Elektrodenkontaktstellen 11b freizulegen und Umfangskanten der Elektrodenkontaktstellen 11b abzudecken, um die Schaltungselemente 41 und das Verdrahtungsmuster zu schützen.
  • Danach wird mit Bezug auf 3C eine Sperrmetallschicht 23 so ausgebildet, dass sie den Bereich des Substrats 1a zum Ausbilden der Schaltungselemente 41 vollständig abdeckt. Die Sperrmetallschicht 23 besitzt eine Struktur mit einer Titanschicht und einer daran geklebten Platinschicht, wobei die Titanschicht mit etwa 2000 Å und die Platinschicht mit etwa 1000 Å ausgebildet werden. Die Sperrmetallschicht 23 wird auch durch Zerstäuben oder Vakuumabscheidung ausgebildet.
  • Danach wird mit Bezug auf 3D abgesehen von Bereichen, in denen Elektrodenhöcker 11 auf Elektrodenkontaktstellen 11a ausgebildet werden sollen und in denen Ritzlinienmarkierungen 21a ausgebildet werden sollen, eine Photoresistschicht 24 beispielsweise durch Abscheiden eines lichtempfindlichen Harzes auf der Sperrmetallschicht 23 ausgebildet, wobei sie mit einer vorgeschriebenen Maske freigelegt wird und das lichtempfindliche Harz entwickelt wird.
  • Mit Bezug auf 3E wird in Bereichen, in denen der Photoresist 24 nicht ausgebildet wurde, d. h., in Bereichen, in denen die Elektrodenhöcker 11 und Ritzlinienmarkierungen 21a ausgebildet werden sollen, eine Metallschicht 24A beispiels weise aus Gold ausgebildet. Die Metallschicht 24A wird beispielsweise durch Elektroplattieren ausgebildet. Insbesondere wenn die Metallschicht 24A aus Gold durch Elektroplattieren ausgebildet werden soll, wird das Substrat 1a, auf dem der Photoresist 24 ausgebildet wurde, in eine Goldionen enthaltende Lösung eingetaucht und elektrische Leistung wird an die Sperrmetallschicht 23 angelegt, die als negative Elektrode dient. Hier wächst in Bereichen der Sperrmetallschicht 23, wo kein Photoresist 24 ausgebildet ist, eine Metallschicht 24A aus Gold, wodurch die plattierte Metallschicht 24a, die die Elektrodenhöcker 11 und Ritzlinienmarkierungen 21a sein wird, ausgebildet wird.
  • Mit Bezug auf 3F wird die Photoresistschicht 24 entfernt, um die Sperrmetallschicht 23 freizulegen, und die Sperrmetallschicht 23 wird chemisch bearbeitet, um die Isolationsschicht 22 freizulegen. In dieser Weise wird die Metallschicht 24A als Elektrodenhöcker 11 und Ritzlinienmarkierungen 21a ausgebildet. Insbesondere wird es gemäß dem vorstehend beschriebenen Herstellungsverfahren, wenn die Photoresistschicht 24 ausgebildet wird, einfach indem die Photoresistschicht 24 in Abschnitten, in denen die Ritzlinienmarkierungen 21a ausgebildet werden sollen, nicht ausgebildet wird, möglich, Ritzlinienmarkierungen 21a gleichzeitig mit den Elektrodenhöckern 11 auszubilden. Daher ist es möglich, die Ritzlinienmarkierungen 21a in vorgeschriebenen Positionen in einem für die Herstellung des Halbleiterwafers 1 wesentlichen Schritt auszubilden, ohne irgendeinen neuen Schritt zum Ausbilden der Ritzlinienmarkierungen 21a zu benötigen.
  • Schließlich wird durch Kleben einer anisotrop leitenden Schicht 30 an diese Oberfläche des Halbleiterwafers 1, auf dem die Schaltungselemente 41 ausgebildet sind, der Halbleiterwafer 1, wie z. B. in 1 und 2 gezeigt, ausgebildet. Die anisotrop leitende Schicht 30 kann unter Verwendung eines Harzklebstoffs geklebt werden oder sie kann unter Verwendung der Haftkraft der anisotrop leitenden Schicht 30 durch Erhitzen der anisotrop leitenden Schicht 30 geklebt werden.
  • Der durch das vorstehend beschriebene Herstellungsverfahren hergestellte Halbleiterwafer 1 wird entlang der durch die Strich-Punkt-Linie in 2 dargestellten Linie geschnitten und in jedes Schaltungselement 41 zertrennt, damit es ein einzelner Halbleiterchip 10 ist, der in 4 gezeigt ist. Das Zertrennen des Halbleiterwafers 1 wird unter Verwendung einer Diamantschneideinrichtung durchgeführt, wobei die Ritzlinienmarkierungen 21a als Referenzmarkierungen dienen. Dieser Vorgang wird durch die aus Gold ausgebildeten Ritzlinienmarkierungen 21a erleichtert. Wie später beschrieben wird, ist die anisotrop leitende Schicht 30 milchig weiß, da sie leitende Teilchen 32 aufweist, die im Harz 31 dispergiert sind, und wenn die Ritzlinienmarkierungen aus Gold ausgebildet werden, wird die visuelle Erkennung im Vergleich zu den beispielsweise aus SiN ausgebildeten Markierungen sehr stark erleichtert. Folglich wird es erleichtert, den Halbleiterwafer 1 Schaltungselement 41 für Schaltungselement 41, wie gewünscht, unter Verwendung der Ritzlinienmarkierungen 21a als Referenzmarkierungen zu zertrennen.
  • Der in der vorstehend beschriebenen Weise hergestellte Halbleiterchip 10 mit der an diesen geklebten anisotrop leitenden Schicht 30 wird an einem isolierenden Substrat angebracht und für verschiedene Anwendungen verwendet. Mit Bezug auf 5 bis 7 wird der Schritt des Anbringens des Halbleiterchips 10 am isolierenden Substrat 20 kurz beschrieben. 5 zeigt einen Zustand, in dem der Halbleiterchip 10 mit der anisotrop leitenden Schicht 30 auf dem isolierenden Substrat 20 angeordnet werden soll, 6 zeigt einen Zustand, in dem der Halbleiterchip 10 und das isolierende Substrat 20 aneinander gepresst werden, und 7 ist eine vergrößerte Ansicht ei nes Hauptabschnitts von 6. In der vorliegenden Ausführungsform wird der Halbleiterchip 10 unter der Annahme beschrieben, dass er einen Halbleiterspeicher, einen Kondensator und dergleichen aufweist, die einteilig hergestellt sind und die zusammen mit einer Antennenspule und dergleichen in eine Harzkarte eingebettet werden, die als so genannte IC-Karte verwendet werden soll.
  • Vor der Beschreibung des Schritts zum Anbringen des Halbleiterchips 10 werden die anisotrop leitende Schicht 30 und das isolierende Substrat 20, auf dem der Halbleiterchip 10 angebracht wird, kurz beschrieben.
  • Wie am besten in 5 zu sehen ist, weist die anisotrop leitende Schicht 30 eine solche Struktur auf, dass leitende Teilchen 32 in der isolierenden Harzschicht 31 dispergiert sind. Als leitende Teilchen 32 können Metallkugeln, Harzkugeln mit mit Nickel plattierten oder mit Nickel und ferner mit Gold plattierten Oberflächen verwendet werden. Die Dicke der anisotrop leitenden Schicht 30 in einem natürlichen Zustand ist beispielsweise auf 30 bis 50 μm gesetzt und der Durchmesser der leitenden Teilchen 32 ist auf 5 μm gesetzt.
  • Das isolierende Substrat 20, auf dem der Halbleiterchip 10 angebracht werden soll, wird aus einem isolierenden Polyimidharz oder dergleichen ausgebildet und auf seiner Oberfläche wird ein Verdrahtungsmuster mit einer Antennenspule 20a durch Ausbilden einer Kupferbeschichtung, gefolgt vom Ätzen eines vorgeschriebenen Musters (siehe 8), ausgebildet. Wie in 8 gezeigt, wird auf der Oberfläche des isolierenden Substrats 20 eine leitende Kontaktstelle so ausgebildet, dass sie mit dem Verdrahtungsmuster durchgeschaltet ist. Auf der leitenden Kontaktstelle wird ein Leiter 21 ausgebildet und durch eine Nickelplattierung und Goldplattierung freigelegt. Andere Bereiche des isolierenden Substrats 20 als der frei liegende und ausgebildete Leiter 21 werden im Allgemeinen mit einer Isolationsschicht wie z. B. Polyimidharz bedeckt. Wie aus 5 am besten zu sehen ist, steht der Leiter 21 aufgrund der Dicke des Kupferverdrahtungsmusters geringfügig von der Oberfläche des isolierenden Substrats 20 vor.
  • Wie in 5 und 6 gezeigt, wird der Halbleiterchip 10 mit der anisotrop leitenden Schicht 30, der in der vorstehend beschriebenen Weise hergestellt wird, so angeordnet, dass die anisotrop leitende Schicht 30 derart nach unten gewandt ist, dass die Elektrodenhöcker 11 den Leitern 21 des isolierenden Substrats 20 entsprechen, und wird mit einem vorgeschriebenen Druck gepresst. Zu diesem Zeitpunkt wird eine Trägerbasis 40, auf der das isolierende Substrat 20 angeordnet wird, beispielsweise durch eine darin eingebaute Heizvorrichtung (nicht dargestellt) auf etwa 180° erhitzt.
  • Wie in 6 gezeigt, wird der Halbleiterchip 10 unter Verwendung beispielsweise einer Pressvorrichtung 50 auf das isolierende Substrat 20 gepresst.
  • Wenn ein ausgewählter Bereich der anisotrop leitenden Schicht 30 erhitzt und in einer Dickenrichtung mit Druck beaufschlagt wird, wird die Harzkomponente weich und gequetscht. In dem vorstehend beschriebenen Beispiel stehen die Elektrodenhöcker 11 des Halbleiterchips 10 und die Leiterhöcker 21 des isolierenden Substrats 20 beide vor und daher wird ein Bereich der anisotrop leitenden Schicht 30 zwischen einem gegenüberliegenden Elektrodenhöcker 11 und Leiterhöcker 21 selektiv gequetscht. Wie aus 7 zu sehen ist, kommen folglich leitende Teilchen 32, die im Harz dispergiert sind, mit dem Elektrodenhöcker 11 und dem Leiterhöcker 21 in Kontakt. Ein Bereich der anisotrop leitenden Schicht 30, der nicht zwischen den Elektrodenhöcker 11 und den Leiter 21 eingefügt ist, wird nicht gequetscht oder nur in einem kleinen Ausmaß gequetscht und daher sind die leitenden Teilchen 32 darin immer noch in der Dickenrichtung der anisotrop leitenden Schicht 30 dispergiert. Daher wird die Isolation zwischen anderen Bereichen auf beiden Oberflächen des Halbleiterchips 10 und des isolierenden Substrats 20 als den Bereichen der Elektrodenhöcker 11 und Leiterhöcker 21 aufrechterhalten.
  • In der vorliegenden Erfindung wird die anisotrop leitende Schicht 30 in dem Zustand des Wafers an den Halbleiterwafer 1 geklebt und ein Halbleiterchip 10, der durch Zertrennen des Wafers erhalten wird, wird auf dem isolierenden Substrat 20 angebracht. Wenn der Halbleiterchip 10 angebracht werden soll, ist es daher nicht erforderlich, erneut die anisotrop leitende Schicht 30 mit sehr kleiner Größe entsprechend der Größe des anzubringenden Halbleiterchips 10 in derselben Anzahl wie anzubringende Halbleiterchips 10 vorzusehen. Vor dem Anbringen des Halbleiterchips 10 ist es ferner nicht erforderlich, die anisotrop leitende Schicht 30 einzeln auf den Leiterhöckern 21 des isolierenden Substrats 20 anzuordnen oder die Schichten an die Hauptoberfläche 10a der Halbleiterchips 10 zu kleben. Daher ist der in der vorstehend beschriebenen Weise hergestellte Halbleiterchip 10 insofern vorteilhaft, als irgendeine spezielle Vorbereitung vor dem Anbringen des Halbleiterchips 10 nicht erforderlich ist.
  • Wie am besten in 8 zu sehen ist, wird das isolierende Substrat 20, an dem der Halbleiterchip 10 in der vorstehend beschriebenen Weise angebracht ist, durch Spritzpressen unter Verwendung eines wärmehärtbaren Harzes wie z. B. Epoxidharzes oder durch Spritzgießen unter Verwendung eines thermoplastischen Harzes mit Harz verkappt und als Modul ausgebildet.
  • Ein IC-Modul 5, das als Modul mit dem in der vorstehend beschriebenen Weise ausgebildeten Harzgehäuse 4 vorgesehen ist, wird in eine Harzkarte 70a mit einem Durchgangsloch 71 ent sprechend der Form des IC-Moduls 5 eingesetzt, welches aus Polyethylenterephthalat (nachstehend als "PET" bezeichnet) oder Polyvinylchlorid (nachstehend als "PVC" bezeichnet) besteht. Wenn das IC-Modul 5 in die Harzkarte 70A eingesetzt wird, kann beispielsweise ein auf Epoxidharz basierender Klebstoff verwendet werden. An die Harzkarte 70A mit dem in dieser Weise eingesetzten IC-Modul 5 werden Abdeckfolien 70, 70, die jeweils so ausgebildet sind, dass sie die Dicke von über 0,05 mm aufweisen, an die obere und die untere Oberfläche beispielsweise durch PET oder PVC geklebt. Folglich wird die IC-Karte 70 und insbesondere das IC-Modul 5 geschützt.
  • In der vorstehend beschriebenen Ausführungsform wird das isolierende Substrat 20, an dem ein Halbleiterchip angebracht ist, mit Harz verkappt. Das isolierende Substrat 20 mit dem angebrachten Halbleiterchip 10 ohne Harzverkappung kann jedoch in die Harzkarte 70A eingesetzt werden.
  • In der IC-Karte 7 ist eine Antennenspule 20a als Muster auf dem isolierenden Substrat 20 ausgebildet. Die Antennespule 20a kann jedoch eine gewundene Spule sein, die als separater Körper durch Winden eines Metalldrahts ausgebildet wird.

Claims (9)

  1. Verfahren zur Herstellung eines Halbleiterwafers (1) mit den Schritten: einteiliges Herstellen von mehreren Schaltungselementen (41) auf einem Substrat (1a); Ausbilden von Elektrodenhöckern (11) auf Elektrodenkontaktstellen (11b), die zu den jeweiligen Schaltungselementen (41) leiten; Ausbilden einer Ritzlinie oder einer Ritzlinienmarkierung (21a) in einer vorgeschriebenen Position auf dem Substrat (1a); und Kleben einer anisotrop leitenden Schicht (30), um die Elektrodenhöcker (11) und die Ritzlinie oder Ritzlinienmarkierung (21a) abzudecken; wobei der Schritt des Ausbildens des Elektrodenhöckers (11) und der Schritt des Ausbildens der Ritzlinie oder Ritzlinienmarkierung (21a) gleichzeitig durchgeführt werden.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens der Elektrodenhöcker (11) und des Ausbildens der Ritzlinie oder Ritzlinienmarkierung (21a) die Schritte umfasst Ausbilden einer Isolationsschicht (22), die die Schaltungselemente (41) schützt, und Freilegen von oberen Oberflächen der Elektrodenkontaktstellen (11b); Ausbilden einer Sperrmetallschicht (23) vollständig über einem Schaltungselement-Ausbildungsbereich des Substrats (1a); Ausbilden einer Photoresistschicht (24) zum Freilegen von Abschnitten entsprechend Bereichen, in denen die Elektrodenkontaktstellen (11b) ausgebildet sind, und Abschnitten, in denen die Ritzlinie oder Ritzlinienmarkierung (21a) ausgebildet ist; Ausbilden einer Metallschicht (24A) in Abschnitten, in denen die Photoresistschicht (24) nicht ausgebildet ist; und Entfernen der Photoresistschicht (24) und einer Sperrmetallschicht (23).
  3. Verfahren nach Anspruch 1 oder 2, wobei die Elektrodenhöcker (11) und die Ritzlinie oder Ritzlinienmarkierung aus Gold ausgebildet werden.
  4. Verfahren nach einem der Ansprüche 1 bis 3, umfassend nach dem Schritt des Klebens einer anisotrop leitenden Schicht (30) einen Schritt zur Herstellung eines Halbleiterchips durch Zertrennen des Halbleiterwafers (1) Schaltungselement (41) für Schaltungselement (41) unter Verwendung der Ritzlinie oder Ritzlinienmarkierung als Referenzmarkierung.
  5. Verfahren nach Anspruch 4, welches ferner nach dem Schritt des Klebens der anisotrop leitenden Schicht (30) einen Schritt zur Herstellung einer IC-Karte umfasst, durch Anbringen des Halbleiterchips (41) auf einem isolierenden Substrat (20) und Einbetten des isolierenden Substrats (20), auf dem der Halbleiterchip angebracht ist, und einer Antennenspule, die zum Halbleiterchip leitet, in eine aus Harz ausgebildete Karte (70a).
  6. Halbleiterwafer (1) mit: einem Substrat (1a) mit einer Ritzlinie oder Ritzlinienmarkierung (21a), die in einer vorgeschriebenen Position ausgebildet ist, und mehreren einteilig hergestellten Schaltungselementen (41); Elektrodenhöckern (11), die aus derselben Metallschicht (24A) wie die Ritzlinie oder Ritzlinienmarkierung (21a) ausgebildet sind, auf Elektrodenkontaktstellen (11b), die mit den jeweiligen Schaltungselementen durchgeschaltet sind; und einer anisotrop leitenden Schicht (30), die an das Substrat (1a) geklebt ist, um die Elektrodenhöcker (11) und die Ritzlinie oder Ritzlinienmarkierung (21a) abzudecken.
  7. Halbleiterwafer nach Anspruch 6, wobei die Elektrodenhöcker (11) und die Ritzlinie oder Ritzlinienmarkierung (21a) aus Gold ausgebildet sind.
  8. Halbleiterchip (10), der durch Zertrennen eines Halbleiterwafers (1a) nach Anspruch 6 oder 7, Schaltungselement für Schaltungselement, unter Verwendung der Ritzlinie oder Ritzlinienmarkierung (21a) als Referenzmarkierung bereitgestellt wird.
  9. IC-Karte mit einem Halbleiterchip (10) nach Anspruch 8, einem isolierenden Substrat (20), auf dem der Halbleiterchip (10) angebracht ist, und einer Antennenspule (20a), die zum Halbleiterchip (10) leitet, der in eine Harzkarte (70a) eingebettet ist.
DE69838935T 1997-07-17 1998-07-06 Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten Expired - Fee Related DE69838935T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19220397 1997-07-17
JP19220397A JPH1140522A (ja) 1997-07-17 1997-07-17 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード
PCT/JP1998/003048 WO1999004419A1 (fr) 1997-07-17 1998-07-06 Procede de production de plaquette en semi-conducteur, procede de production de puce de semi-conducteur et carte a circuit integre

Publications (2)

Publication Number Publication Date
DE69838935D1 DE69838935D1 (de) 2008-02-14
DE69838935T2 true DE69838935T2 (de) 2008-12-18

Family

ID=16287391

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69838935T Expired - Fee Related DE69838935T2 (de) 1997-07-17 1998-07-06 Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten

Country Status (9)

Country Link
US (1) US6207473B1 (de)
EP (1) EP0928016B1 (de)
JP (1) JPH1140522A (de)
KR (1) KR100321399B1 (de)
CN (1) CN1118089C (de)
AU (1) AU745483B2 (de)
CA (1) CA2265916C (de)
DE (1) DE69838935T2 (de)
WO (1) WO1999004419A1 (de)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999063316A1 (en) * 1998-06-05 1999-12-09 Georgia Tech Research Corporation Robust substrate-based micromachining of sensors and actuators
JP3065309B1 (ja) * 1999-03-11 2000-07-17 沖電気工業株式会社 半導体装置の製造方法
JP2000294607A (ja) * 1999-04-08 2000-10-20 Hitachi Ltd 半導体装置の製造方法
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
US6613608B1 (en) * 1999-09-10 2003-09-02 Nitto Denko Corporation Semiconductor wafer with anisotropic conductor film, and method of manufacture thereof
DE19958328A1 (de) 1999-10-08 2001-07-12 Flexchip Ag Verfahren zum Herstellen einer elektrischen Verbindung zwischen Chip-Kontaktelemente-Einheiten und externen Kontaktanschlüssen
CN1238811C (zh) * 1999-10-08 2006-01-25 安德烈亚斯·普莱特纳 生产无触点芯片卡和生产由有触点元件的芯片组成的电子单元的方法
EP1234275B1 (de) * 1999-12-02 2004-03-31 Infineon Technologies AG Chipkartenmodul mit anisotrop leitfähiger trägerfolie
JP2001250799A (ja) * 2000-03-03 2001-09-14 Mitsubishi Electric Corp 半導体ウェハおよび半導体装置
JP3440997B2 (ja) * 2000-03-27 2003-08-25 関西日本電気株式会社 半導体ウェーハ及びその製造方法
US6350625B1 (en) * 2000-12-28 2002-02-26 International Business Machines Corporation Optoelectronic packaging submount arrangement providing 90 degree electrical conductor turns and method of forming thereof
US20020096766A1 (en) * 2001-01-24 2002-07-25 Chen Wen Chuan Package structure of integrated circuits and method for packaging the same
EP1231629A1 (de) * 2001-02-07 2002-08-14 STMicroelectronics S.r.l. Verfahren zur Herstellung von Metallverbindungselementen in integrierten Schaltungen
DE10108081B4 (de) * 2001-02-20 2006-01-12 Infineon Technologies Ag Anordnung eines Halbleiterchips auf einem Substrat
FR2824185B1 (fr) * 2001-04-25 2004-06-25 Gemplus Card Int Report direct ou indirect d'adhesif anisotropique de report de puces sur une plaquette
JP3981817B2 (ja) * 2001-08-08 2007-09-26 セイコーエプソン株式会社 半導体装置の製造方法
US20030066816A1 (en) * 2001-09-17 2003-04-10 Schultz Gary A. Uniform patterning for deep reactive ion etching
JP2003188313A (ja) 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
GB2392782B (en) * 2002-09-04 2005-07-13 Teraview Ltd An Antenna
JP2005064362A (ja) * 2003-08-19 2005-03-10 Nec Electronics Corp 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
JP4179312B2 (ja) * 2004-09-15 2008-11-12 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置
US7531426B2 (en) * 2005-08-19 2009-05-12 Honeywell International Inc. Approach to high temperature wafer processing
KR100715858B1 (ko) * 2006-05-11 2007-05-11 한국과학기술원 패턴된 전도접착제가 형성된 웨이퍼레벨 패키지 제작 방법및 이를 이용한 이미지 센서 모듈(ｉｓｍ)
US20090102070A1 (en) * 2007-10-22 2009-04-23 International Business Machines Corporation Alignment Marks on the Edge of Wafers and Methods for Same
US9659763B2 (en) 2008-04-25 2017-05-23 Lg Chem, Ltd. Epoxy-based composition, adhesive film, dicing die-bonding film and semiconductor device
US8003482B2 (en) * 2009-11-19 2011-08-23 Micron Technology, Inc. Methods of processing semiconductor substrates in forming scribe line alignment marks
JP5252007B2 (ja) * 2011-03-08 2013-07-31 株式会社村田製作所 電子部品の製造方法
US9111894B2 (en) 2011-08-31 2015-08-18 Freescale Semiconductor, Inc. MOFSET mismatch characterization circuit
US8729954B2 (en) * 2011-08-31 2014-05-20 Freescale Semiconductor, Inc. MOFSET mismatch characterization circuit
CN103189984A (zh) * 2011-10-26 2013-07-03 丰田自动车株式会社 半导体装置
US9553590B1 (en) 2012-10-29 2017-01-24 Altera Corporation Configuring programmable integrated circuit device resources as processing elements
US10452392B1 (en) 2015-01-20 2019-10-22 Altera Corporation Configuring programmable integrated circuit device resources as processors
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US10062588B2 (en) 2017-01-18 2018-08-28 Rohinni, LLC Flexible support substrate for transfer of semiconductor devices
US20180248090A1 (en) * 2017-02-27 2018-08-30 Rohinni, LLC Semiconductor Device Circuit Apparatus Bonded with Anisotropic Conductive Film and Method of Direct Transfer for Making the Same
US10410905B1 (en) 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
KR102268586B1 (ko) 2020-12-31 2021-06-24 임상호 여과부 세척구조를 갖는 중수처리장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254938A (ja) * 1985-09-04 1987-03-10 Olympus Optical Co Ltd 半導体装置
JPS62161511A (ja) * 1986-01-13 1987-07-17 三洋電機株式会社 半導体装置の分割方法
US5270253A (en) 1986-01-27 1993-12-14 Mitsubishi Denki Kabushiki Kaisha Method of producing semiconductor device
JPS6427827A (en) * 1987-07-20 1989-01-30 Aronshiya Kk Encoder disc
US5136354A (en) * 1989-04-13 1992-08-04 Seiko Epson Corporation Semiconductor device wafer with interlayer insulating film covering the scribe lines
US5414297A (en) * 1989-04-13 1995-05-09 Seiko Epson Corporation Semiconductor device chip with interlayer insulating film covering the scribe lines
JPH04297044A (ja) * 1991-03-26 1992-10-21 Toshiba Corp 半導体装置およびその製造方法
JPH0521515A (ja) * 1991-07-15 1993-01-29 Seiko Epson Corp 液晶表示デバイスとその製造方法
JPH0677280A (ja) * 1992-08-24 1994-03-18 Sumitomo Electric Ind Ltd 半導体素子の実装方法
JPH06254938A (ja) * 1993-03-02 1994-09-13 Tenryu Ind Co Ltd 巻取りコア及びその製造方法
JP2980496B2 (ja) * 1993-11-10 1999-11-22 シャープ株式会社 フレキシブル配線板の端子構造
JP3256391B2 (ja) * 1994-11-28 2002-02-12 キヤノン株式会社 回路基板構造
JPH08310172A (ja) * 1995-05-23 1996-11-26 Hitachi Ltd 半導体装置
JPH1027827A (ja) 1996-07-10 1998-01-27 Toshiba Corp 半導体装置の製造方法
KR0178134B1 (ko) * 1996-10-01 1999-04-15 삼성전자주식회사 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법
JPH10199927A (ja) * 1996-12-27 1998-07-31 Texas Instr Japan Ltd 異方性導電膜付回路基体及び回路チップ並びにその製法
JP3503677B2 (ja) * 1997-02-19 2004-03-08 キヤノン株式会社 配線基板の接続方法および配線基板の接続装置

Also Published As

Publication number Publication date
AU745483B2 (en) 2002-03-21
EP0928016A4 (de) 1999-11-03
JPH1140522A (ja) 1999-02-12
US6207473B1 (en) 2001-03-27
KR100321399B1 (ko) 2002-01-24
CA2265916C (en) 2002-10-01
AU7938598A (en) 1999-02-10
CN1118089C (zh) 2003-08-13
CA2265916A1 (en) 1999-01-28
EP0928016A1 (de) 1999-07-07
KR20000068559A (ko) 2000-11-25
EP0928016B1 (de) 2008-01-02
WO1999004419A1 (fr) 1999-01-28
CN1234908A (zh) 1999-11-10
DE69838935D1 (de) 2008-02-14

Similar Documents

Publication Publication Date Title
DE69838935T2 (de) Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten
DE3209242C2 (de) Verfahren zum Anbringen von Kontakterhöhungen an Kontaktstellen einer elektronischen Mikroschaltung
DE10202881B4 (de) Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE10014300A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19651566A1 (de) Chip-Modul sowie Verfahren zu dessen Herstellung
DE112014002322T5 (de) Halbleitervorrichtung und Halbleitervorrichtung-Herstellungsverfahren
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE10114355A1 (de) Verfahren zur Herstellung einer kontaktlosen multifunktionalen Chipkarte sowie entsprechend hergestellte Chipkarte
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
EP0965103A1 (de) Chipkartenmodul und diesen umfassende chipkarte
DE69824679T2 (de) Kontaktlose elektronische Karte und Verfahren zur Herstellung einer solchen Karte
WO2010091967A1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
DE69832104T2 (de) Verbindung durch Aufbringen eines dem Relief entsprechenden viskosen Produktes
DE19645568A1 (de) Halbleiterscheibe, Halbleiterbauelement und Herstellungsverfahren für das Halbleiterbauelement
DE102012109319A1 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE112013004858T5 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE19801488B4 (de) Verfahren zum Zusammenbau eines Halbleiterbausteins
DE102004045896A1 (de) Transponder mit Antenne und Flip-Chip-Modul und Verfahren zu dessen Herstellung
DE602004004647T2 (de) Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat
DE3784987T2 (de) Automatisches Verbindungssystem mit Bändern von externen Anschlüssen.
DE102005036646B4 (de) Halbleiterchip und Herstellungsverfahren
DE102016114199B4 (de) Chipkartenmodul, chipkarte, chipkartenanordnung, verfahren zum ausbilden eines chipkartenmoduls und verfahren zum ausbilden einer chipkarte

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee