CN1238811C - 生产无触点芯片卡和生产由有触点元件的芯片组成的电子单元的方法 - Google Patents

生产无触点芯片卡和生产由有触点元件的芯片组成的电子单元的方法 Download PDF

Info

Publication number
CN1238811C
CN1238811C CNB008139814A CN00813981A CN1238811C CN 1238811 C CN1238811 C CN 1238811C CN B008139814 A CNB008139814 A CN B008139814A CN 00813981 A CN00813981 A CN 00813981A CN 1238811 C CN1238811 C CN 1238811C
Authority
CN
China
Prior art keywords
chip
contact component
connection pads
contact
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008139814A
Other languages
English (en)
Other versions
CN1384951A (zh
Inventor
安德烈亚斯·普莱特纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19948555A external-priority patent/DE19948555A1/de
Application filed by Individual filed Critical Individual
Publication of CN1384951A publication Critical patent/CN1384951A/zh
Application granted granted Critical
Publication of CN1238811C publication Critical patent/CN1238811C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Manufacture Of Switches (AREA)

Abstract

本发明涉及一种生产包括带有接触部件(18)的芯片(15)的电子单元的方法，其中所述的接触部件适用于与外部电子单元(6)的接触端点(3)以电传导的方式直接连接；所述的接触部件与芯片的连接是在前述的芯片从被行(26)和列(27)所组成的晶片(17)所限定的分组中分离出之前生成的，所述的接触部件是由待施加到芯片上的金属化的塑料箔片(16)或金属箔片制成的。

Description

生产无触点芯片卡和生产由有触点元件的 芯片组成的电子单元的方法
技术领域
本发明涉及一种生产由带有触点元件的芯片组成的电子单元的方法，还涉及一种生产用于容纳该电子单元的承载衬底的方法，以及涉及生产无触点芯片卡的方法。
背景技术
无触点芯片卡正在越来越多地替代有触点的芯片卡。这主要是因为无触点芯片卡更便于操作，结构更加结实，因此不易被破坏。而且它们在使用过程中提供的很多新的有趣的可能性，正在受到关注，比如不必将它们插入到读取设备中。
众所周知，无触点芯片卡包括一个设在芯片卡中的环形导体或天线，通过它们，设在芯片卡中的芯片得以和外界进行通信。出于这种目的，在生产无触点芯片卡的过程中，该环形导体必须与芯片的触点，或者分别与相应的模块连接。为了实现该环形导体和芯片之间的这种电连接，人们已经提出了多种方法，特别是下面这些方法都获得了成功。
图10说明的是根据现有技术，在芯片模块1和环形导体4之间如何进行典型电连接的原理。
在芯片模块1内部设有芯片(没有示出)，模块1包括：外接触点2，与芯片的实际触点，例如，通过焊接，粘接或是压焊连接。标号3表示接触端点，通过电导体5，与放置在芯片卡体6上的环形导体4电连接。为了最终获得在该环形导体4和芯片之间的接触，触点2必须与接触端点3以导电方式连接。为此，用工具把模块1带有触点的一面放置在接触端点3上。
另外一种放置芯片15的办法是，不是模块形式，而是如图10a所示，裸露地放置在接触端点3上。经过这种改进，芯片15必须把有源面，也就是带有焊盘13的那面放在接触端点上。为此，该芯片必须被倒置安放，这要求芯片被两次从晶片或承载衬底上夹起。
图11示出的是另外一种根据现有技术通过焊丝压焊工艺来实现芯片15和环形导体4之间的电连接的方法。
为实现这一方法，在这种情况下，在环形导体4和芯片15之间有一触点，芯片被放置在芯片卡体6上，并且焊盘13通过焊丝压焊以导电方式与接触端点3相连接。可以看到，根据这种方案，芯片15不必再被倒置了。但是，焊丝压焊产生的焊丝结点34使得芯片卡的整体结构更高，此外，必须用一层牢固的防护层保护。
从德国专利DE196 09 636 C1可知另外一种接触方式。根据其中描述的方法，芯片模块被引入到芯片卡体的凹槽，这样设在模块表面上的触点在卡体表面与路径导体相接，从而获得了环形导体和模块触点之间的接触。回到该实施例中，凹槽的深度必须非常精确，使双方触点端平面正好能在槽内平顺连接。
在现有技术的基础上，本发明的目的就是提供一种在芯片和无触点芯片卡的天线之间进行的简便而且非常快捷的接触，保证前述触点的非常高的电子和机械的可靠性。
发明内容
本发明的目的是通过一种生产由带有触点元件的芯片组成的电子装置的方法来实现的，其中的接触部件适用于与外部电子单元的接触端点通过导电方式直接连接，其中的接触部件与芯片的连接是在单个芯片从由晶片定义的分组中分离出并形成行列之前被生成的，并且，其中的接触部件是由金属化塑料箔片或者是分别由芯片上的箔片构成的。
根据本发明，芯片接触部件单元是在晶片的水平面上制作的，前述的单元用于提供在裸露芯片和环形导体或装在芯片卡体内的天线之间的连接。该接触部件最好是直接与接头焊盘在晶片水平面上的芯片焊盘进行连接的接线片。该接触部件最好是其大小正好保证与环形导体的接触端点或天线的连接不会产生问题的接线片，其中该芯片卡体的整体结构高度最好没有因为最终伸出的接线片而有实质的增长。前述接触部件的长度尺寸恰能允许芯片和装在芯片的连接焊盘另一面的接触端点进行连接，这样就避免了前述的与现有技术有关的将芯片倒置的过程。与天线的实际连接能够非常简便和迅速。
除了本发明上述的优点以外，本方法还特别具有在晶片水平面上实现芯片接触部件单元的有效的生产优点，从而不再需要对每一个单个芯片进行费力的单个焊接。因此可以同时接触晶片上的整个芯片行，并且在这种情况下，将晶片上单独的行预先布置成在彼此之间有正确的距离，甚至同时进行芯片上所有的连接焊盘与覆盖在晶片的芯片上的箔片间的焊接也是可以的。在前述芯片接触部件单元的生产过程中，芯片保持彼此成组，因此前述的分组实质上是与晶片生产所定义的分组相对应，而且因此，当然，应该通过适当的方法实现扩展单个芯片间的距离。单个芯片行或列扩展，可以通过准确的机械装置来进行，最好使用一种粘接箔片来保证正确的对准。
如前所述，芯片的连接焊盘可以同时被至少一行一行的或一列一列地接触，即如果使用覆盖整个晶片宽度的接触箔片。或是使用在行或列的上方铺开的衬底作箔片。
最终生产的芯片接触部件单元是非常坚固的，例如由于其尺寸和连接焊盘具有优化的对应尺寸，使得该接触部件能够经得住拉伸负荷，结果是不再需要把芯片粘接在芯片卡体上，因此由于避免了粘合所需的保持时间，而缩短了处理过程的时间。由于芯片没有与芯片卡体连接，芯片卡体可以在不压迫芯片的情况下被拉伸或弯曲，所以导致了芯片具有有效的应变消除。在这种情况下，芯片被一覆盖物保护着，该应变消除可以由这层比芯片卡体本身更易拉伸的覆盖物来实现。而且芯片能够通过层压在芯片和芯片卡体上的覆盖箔片获得保护，因此必须避免覆盖箔片覆盖物和芯片或接触部件之间的粘性连接，以便保持前述的应变消除。
如果希望将芯片和芯片卡体连接，例如通过粘接，前述的芯片的应变消除可以通过选择用于芯片和芯片卡体间的粘接胶水来获得，以便该芯片更具延展性，或者比该芯片卡体更加柔软。此外，同样的芯片卡体可以在芯片的邻近区域更具延展性从而影响芯片的应变消除。另一种消除芯片的应变的可能性存在于在芯片区域周围安放标靶弯曲点，这即可以通过在芯片卡体穿孔获得，也可以采用另一延展性材料或通过在相应点上使芯片卡体变薄获得。如果芯片卡被拉伸或弯曲，这种拉伸或弯曲是作用在安放的标靶弯曲点上的，从而芯片被再次应变消除。前述的作用也可以通过加强芯片区域，或各个芯片附近的部分，以取代削弱前述芯片区域周围的芯片卡体来获得，结果是，芯片区域的延展性比其邻近区域小。
应该提到的是，前述几种不同的方法可以相互结合在一起来获得芯片的应变消除，以便使所希望的作用更强。如果，例如，芯片没有被粘到芯片卡体上，可附加提供芯片区域的加强和在芯片区域附近穿孔。
在所有前述的情况下，接触部件的应变消除在芯片的应变消除以外也可以产生。这种情况下接触部件可以这样构成，使其长度比芯片的连接焊盘和环形导体或天线间的距离要长。因此，在压焊过程中，该接触部件并未被拉伸到紧绷，而是以一种波纹状被安放在芯片和接触端点之间。
通过合适的方法，芯片接触部件单元可以成行或成列地被放在承载衬底上，因此，通过相应的处理步骤，生产“无边的衬底”也是可行的。一种优化的改进在于在承载衬底上放上芯片接触部件单元，从而该接触部件以直交方式向承载衬底的两面突出。这使得当芯片被引入到卡体时非常便于操作。根据另一种改进，行或列的接触部件不被彼此分开，因此形成了一个自我承载衬底结构。承载衬底不要求依照这种改进。
接触部件的实际形状最好通过从接触箔片上切割出来获得，因此这种切割最好由激光来完成。另一种选择是预制该被采用的箔片，从而不必进行大范围的切割步骤。
综上所述，本发明提供了一种生产由带有接触部件(18)的芯片(15)所组成的电子单元的方法，其中该接触部件(18)适用于与外部电子元件(6)的接触端点(3)以导电的方式直接连接；其中每一个芯片(15)具有带有至少一个连接焊盘(13)的有源表面和与该有源表面相对的非有源表面；和该接触部件(18)与芯片(15)的至少一个连接焊盘(13)的连接是在单个芯片(15)从被晶片(17)限定的分组内分离出来之前实施的，并组成行(26)和列(27)；其特征在于该接触部件(18)是由施加在该芯片(15)上的金属化的塑料箔片或金属箔片(16)制成的；以及每个接触部件(18)所具有的形状和长度使得在相应的电子单元从被晶片(17)限定的分组中分离出来之后，接触部件(18)能够达到与芯片(15)的非有源表面重合的平面上。
还提供了一种生产带有芯片接触部件单元的承载衬底(31)的方法，其特征在于，该芯片接触部件单元是通过下述步骤制成的：每一个芯片(15)具有带有至少一个连接焊盘(13)的有源表面和与该有源表面相对的非有源表面；该接触部件(18)与芯片(15)的至少一个连接焊盘(13)的连接是在单个芯片(15)从被晶片(17)限定的分组内分离出来之前实施的，并组成行(26)和列(27)；该接触部件(18)是由施加在该芯片(15)上的金属化的塑料箔片或金属箔片(16)制成的；每个接触部件(18)所具有的形状和长度使得在相应的电子单元从被晶片(17)限定的分组中分离出来之后，接触部件(18)能够达到与芯片(15)的非有源表面重合的平面上，芯片接触部件单元在从被晶片(17)限定的分组中分离出来之后，被施加在用于容纳的承载衬底(31)上，从而晶片(17)的所有芯片(15)都被同一承载衬底(31)接收。
又提供了一种生产无触点芯片卡(32)的方法，其特征在于，用于产生在各芯片(15)的连接焊盘(13)与各天线(33)的接触端点(3)之间的电连接实施以下各步骤：在从被晶片(17)预限定的分组中分离单个芯片(15)之前，通过连接接触部件(18)和单个芯片(15)的连接焊盘(13)，来生产芯片接触部件单元，其中该接触部件(18)由待施加在芯片(15)上的金属化的塑料箔片或金属箔片(16)制成；单个化相应的芯片接触部件单元；夹紧单个的芯片接触部件单元并将各单元放置在带有天线构造(33)的衬底(32)上；以及将该芯片接触部件单元和天线(33)的接触端点(3)相连接。
本发明的优选实施例将结合附图做详细说明，其中
附图说明
图1是用于生产由带接触部件的芯片形成的电子单元的装置的侧向示意图；
图2是在支撑框架上的带有待用的芯片的实施例的晶片的示意图；
图3和图4是带有四种指出的提供接触部件的形式的晶片的示意图；
图3a和3b是带有被提供的接触部件的晶片列的侧向示意图；
图5和图6是带有四种指出提供接触部件箔片形式的被扩展开的晶片行的示意图；
图5a和图6a是带有四种被提供的接触部件的经扩展开的晶片列的侧向示意图；
图7是带有四种指出的接收芯片接触部件单元形式的承载衬底的示意图；
图8是在带有四种指出的接收芯片接触部件单元的形式的不同承载衬底上的经扩展开的晶片列的示意图；
图8a是晶片列的示意图，在这里没有被割开的接触部件起到了承载衬底的作用；
图9和9a是带有天线和被预接触的芯片接触部件单元的无触点芯片卡的示意图；
图9b是被预接触的芯片接触部件单元的侧向示意图；
图9c示出了与芯片卡体相连接的预接触的芯片接触部件的侧向示意图，带有应变消除芯片区域；
图9d示出了带有经应变消除的芯片区域的预接触的芯片接触部件单元的侧向示意图；
图10和图10a是根据现有技术的模块或芯片接触示意图；
图11是根据现有技术通过焊丝压焊工艺的芯片接触示意图。
具体实施方式
图1示出了用于在晶片17上方铺开箔片16的装置的侧向示意图，以及连接装置14的剖面图和分割装置20的剖视图。
晶片17包括多个被多条划片线19彼此分开的芯片15，它们被放在包括有划割箔片17的支持框架12上。为了把前述的芯片15分开，晶片被沿着不同的划片线19划开。得到的是一个划痕，而不是沿划片线19将晶片17彻底划开，也就是说，该划片线19不是一直划到下面的箔片，该箔片会在晚些时候被断开。
最好用铺展装置10将一金属化的塑料箔片，或各个箔片16铺展在晶片17上方。在特定的优选实施例中，使用的是金箔片，或是用金层压或蒸镀的塑料箔片。此外，塑料箔片上的金属化层可以这样结构，要能充分预限定接触部件18的形状并充分避免后来的切割步骤。通过驱动装置9，箔片16能够在辊上沿双向箭头的方向上作水平面的前后移动。
箔片16目前通过连接装置14与单独的芯片15的连接焊盘13连接，连接装置可以通过焊接，压焊或粘接，最好同时将该箔片16铺展在晶片17上。另一种实施例在终止箔片16在整个晶片17上展开时，允许箔片16和连接焊盘13的连接。连接装置14可以通过驱动装置8在水平面方向上前后移动，或是由驱动装置7做垂直移动。
最终该箔片16由分割装置20，比如用激光分成单独的接触部件18。该分割装置20可以通过驱动装置22做水平面的前后移动，或由驱动装置21做垂直移动。另一种实施例提供，例如，由单一装置来提供箔片16和连接焊盘13的连接以及随后的单独接触部件18的分割。通过将箔片16分成单独的接触部件单元18形成下面将会有不同用途的芯片接触部件单元。如此形成在晶片水平面上的单元，每一个单元包括带有被连接着的接触部件18的芯片15，象诸如接线片，具有的优点，除了简便并且非常迅速的生产以外，该芯片不必被翻转，也就是被倒置，无论其后它何时被插入到芯片卡，原因是接触部件18允许该放在上面的未经翻转的芯片15的连接焊盘13和放在底下的环形导体或天线23接触端点3之间的连接，对此将结合图9a进行描述。
形成芯片接触部件单元所需的单独步骤结合图2到图6a来说明。
图2是图1中晶片17的顶视图。该晶片17包括安放在行26和列27中的多个彼此被多条划片线19分开的芯片15，而且每一个芯片有两个或多个连接焊盘13。通过所述的连接焊盘13，会随后生成每一个单独的芯片15与外部电元件4(对照图10)的接触端点3的电连接。如图2所示，用于在芯片15上安放连接焊盘13的从a到d的各种可行方式。
安排可能性a)示出了两个到芯片15的一侧距离相同的相互平行的连接焊盘13。b)示出了放在芯片15上彼此成对角的两个连接焊盘13。c)示出了在芯片15的角上放置的4个连接焊盘13。d)示出了两个平行于芯片15相对两侧的连接焊盘带13。
为了分开芯片15，该晶片17被划割，为了能在划割后保持单独的芯片15成晶片形状的分组，该晶片17在被划割前，最好被粘附在一划割箔片11上，通过它，能够保证芯片15在划割后仍保持原来的安放距离。该划割箔片也可以被另外一种衬底(未作描述)替换。支撑框架12额外支撑了以晶片形式分组的芯片的连接力，因为它防止了该划割箔片11的意外拉伸。
如图3所示意的，接触部件18随后将与通过采用在晶片17上展开的箔片16以晶片形式分组的芯片15的连接焊盘13连接，其中a)到d)所指的不同的改进有赖于图2的a)～d)中在芯片15上的连接焊盘的安放形式。
根据图2中分别对于连接焊盘的a到d的安放形式，所有的连接焊盘13都平行于同一条垂直划片线19，即，它们形成了一条连接焊盘的垂直行，他们被定义为标号18a的垂直触点行。
下面的描述首先根据a)和b)这两种安排方式把接触部件18施加到连接焊盘13。
首先，箔片16，其宽度大约对应于垂直触点行18a的宽度(大约50-200μm)，在触点行18a的第一个连接焊盘13前按接触部件18的预计的长度展开。箔片16和连接焊盘13之间直接产生接触。因此，该箔片16是按接触部件18的预定长度28在垂直触点行18a上水平展开的。如果超过了邻近行26的连接焊盘12，该铺展装置10必须被驱动装置9拉回到连接焊盘13(对照图1)。之后，该箔片16被连接在第二个连接焊盘13上。
这种过程被重复执行，直至第一个垂直触点行18a的每一个连接焊盘13都连接到箔片16上。其结果如剖面图3a，其中接触部件18的波纹状可能是由于铺展装置10的返回运动所造成的。
现在，用分割装置20(对照图1)可以将在各个芯片15的单独连接焊盘13的背后的该箔片16，从点30的位置分割。从而获得预定长度28的芯片接触部件单元。同时，根据a)和b)这两种可能的安排，该箔片16只能按预计的长度28展开，根据c)和d)这两种可能的安排，它必须在相邻的芯片15的连接焊盘之间按两个预定长度29展开。其结果如剖面图3b，不再将在单独的芯片15的单独连接焊盘13的背后的该箔片16分割，而是正好从单独的划片线19上方，从而获得带有预定长度28的接触部件18。
在描述把箔片16分割成接触部件18并把晶片17上的芯片15单个化之前，描述另一个用于把晶片17上的单独的芯片15的连接焊盘13连接到不同的箔片16上的实施例。
图4是图3的一种改进，不同点在于，在垂直触点行18之上展开的箔片16的宽度对应于至少两个垂直触点行18a的宽度，因此，箔片16的宽度可以在芯片15的宽度和整个晶片17的宽度之间变化。这种差别要求箔片16以改进a)、c)和d)中的情况按两倍的预定长度29在邻近的芯片15的连接焊盘间展开，并以改进b)中的情况按预定长度28在邻近的芯片15的连接焊盘间展开。因此，按照从a)到d)中不同的芯片15上连接焊盘13的安排方式，获得了不同的剖面图，其中图3a的剖面图是根据安排方式b)，图3b的剖面图是根据安排方式a)、c)和d)。
除了根据图4中对应图3中的一种方式操作外，由于箔片16的宽度，在箔片16被分割为单独的接触部件18之前必须将每一个芯片15的单独的连接焊盘13间的电连接分割开。因此还需要另一种分割装置，即在将箔片16分割成单独的接触部件18并且随后将芯片15单独化之前，沿分割线30将该箔片16分割开。
在图3和4介绍的方法中，由驱动装置9驱动的铺展装置10(对照图1)将不同宽度的箔片16展开在晶片上方，并且保持晶片的原状，即保持单个芯片15相互间的原有距离。假设接触部件18的预定长度28大于芯片15间的距离，那么在箔片16展开时会产生图3a和3b中的波纹状物。在相邻芯片15的连接焊盘13间的距离与接触部件18的预定长度28恰好对应时，就能够避免箔片16展开时的“波纹”，甚至可以在整个晶片17的上方放置一平面的箔片16并能够在对应点上与单个芯片15的连接焊盘13连接。
下面描述另外一种可能，即在芯片15间的距离相对于接触部件18的预定长度28太小的情况下，如何应用箔片16。参照下面的解释，在这种情况下分别扩展开行26或列27来增加该距离以矫正尺寸。
如图5，可将一平面箔片16放置在扩展开的晶片17上方，并且能够在对应点上与单个芯片15的连接焊盘13的连接。在这一过程中，在经过扩展后，相邻的行26中的第一个水平触点行间的距离能达到接触部件18的预定长度28。前述对于晶片17上的行26进行的达到单个预定长度28的扩展只有在a)、b)示出的两种对于芯片15的连接焊盘13的安排形式是可行的。如果现在单个芯片15的连接焊盘13间的电连接被相应的分割线30分开来，就获得了图5中的安排方式。在单个芯片15的单独连接焊盘13间的箔片16的长度在此就与接触部件18的预定长度28相对应。
图6是图5的一种改进，不同点在于，进行了把行9扩展到接触部件18的预定长度29的两倍。图6中的操作方法对应于图5中的一种。
在芯片的连接焊盘13的a)种安排特定情况中，用于分割芯片15的连接焊盘13间的电连接和用于把箔片16分成单独的接触部件18的分割线30的位置改变了。如图6a，把箔片16分成单独的接触部件18是从晶片17上两个相邻行26的中间进行的。
根据图5和图6，生成箔片16与单个芯片15的连接焊盘13之间的电连接有不同的方法执行。可能有各种与温度，压力，或超声波有关的方式，因此单独的行26由驱动装置9(对照图1)驱动的连接装置10来连续地通过。可以采用多个相互平行的连接装置10。此外，不同的方法可以相互结合在一起使用，例如在应用箔片16前进行的图5和图6示出的扩展开晶片17上的行26，也可以在将箔片16与单个芯片的连接焊盘13连接后进行此方法，如图3和图4所示。因此，图3a中的安排形式也可以转化为图5a的安排形式，或者，图3b中的安排形式也可以转化为图6b的安排形式。
在将箔片16分割成单独接触部件18的同时，芯片接触部件单元就形成了，它包括带有接触部件18的芯片15并且能够提供各种在将来的精确加工所述单元的可行方式。这些各种可行方式将在下面进行描述。
图7示出了带有从a)到d)四种指示用于接收芯片接触部件单元的可行方式的承载衬底31的示意图，前述的四种可行方式有赖于按照图2中a到d的不同种芯片15的连接焊盘13的安排可行方式。
最好在用激光将箔片16沿着分割线30(对照图3a-b，5a和6a)分割成单独的接触部件18后，该芯片接触部件单元被单独地从晶片17(对照图3-6)限定的分组中分离出，并且被连续地一个一个地按照预定的距离放在承载衬底31上(未示出)，因此该单独的接触部件18垂直于该单个芯片15芯片边缘而凸出，也因此从该承载衬底31垂直地凸出。
图8示出了带有从a)到d)四种指示用于接收芯片接触部件单元的可行方式的承载衬底31的示意图，前述的四种可行方式有赖于按照图2中的不同种连接焊盘13的安排可行方式。与图7不同的是，晶片17的列27被扩展开，因此单独的行26最好已经被扩展开。单独的列27间的最佳距离应与接触部件的预定长度17相对应，但是这有赖于不同的情况，因此不做硬性要求。
在扩展列27的扩展开的行26的下面，施加了承载衬底31。前述的施加承载衬底31可以用胶完成的，最好用可溶的UV。承载衬底彼此间的距离是由安排单个芯片15的连接焊盘13的不同可行方式限定的。
图8a示出了四种指出用在一行中安排芯片接触部件单元不同列的可行方式a)～d)，在此，前述的四种可行方式对应于图2中不同的安排连接焊盘13的可行方式，因而并没有被分开的接触部件18起到了承载衬底的作用。
根据图8和图8a的在行中安排芯片接触部件单元的基本优点在于有良好的可传递性和简便的机械操作。
一种对于单个芯片接触部件的直接处理也可以在元件的单独化以后直接进行，换句话讲，取消在承载衬底上的先前的施加。在这种情况下，单元可以直接从由晶片限定的分组中分离出，能够以导电的方式与天线线圈33的接触端点连接，如图9和9a所示。
在单个化相应的芯片接触部件单元和对其进行夹紧及放置操作之间，执行了下面的步骤：把该芯片接触部件单元施加在承载衬底(31)上；和将该承载衬底(31)插入到处理单元，在该处理单元中，对施加到承载衬底上的电子单元进行进一步处理以生成最后的芯片卡。
根据图9b，芯片接触部件单元可以与芯片卡体6相连，最好是通过粘贴方式24，因此，例如辐照硬化的胶，最好是用有预定波长的紫外光激活聚合物的一种丙烯酸脂或环氧树脂胶。因为芯片15和芯片卡体6牢牢地连接在一起，在下面的说明中将描述，如果该芯片卡体出现被拉伸或弯曲，如何可以避免机械性超载以及芯片15或各个接触部件可能受到的损毁。
因为可以使用一种可延展的粘合剂来把芯片15粘在芯片卡体6上，或把位于芯片15下面的芯片卡体6自身作成具有延展性的，或通过弱化或者加强芯片区域，从而使芯片15能获得抵御超载的应变消除保护。下面将对其进行描述。
图9c示出了与芯片卡体6相连的被预接触的芯片接触部件单元的侧面示意图，示出了四种指出用于消除芯片区域的应变的可行方式a)～d)。a)示出了芯片卡体6在芯片附近的区域变薄，从而提供了目标弯曲点23，如果该芯片卡体6发生拉伸或弯曲，该目标弯曲点可以为芯片15提供应变消除。芯片卡体6在所示区域23变薄的部分可以用施加另外一种材料25来替代，这种材料比芯片卡体6更具延展性，这将在b)的形式中对它进行解说。如果不希望把芯片周围的芯片卡体6的部分变薄，或施加另外一种材料，可以采用c)所示的安排在芯片周围区域打孔的方式来获得芯片的应变消除。
在另外一种改进如d)可行方式所示，芯片周围的区域没有被弱化，而是通过施加一种材料37得到了加强，这样芯片15周围的区域的延展性就变得小于了芯片卡体6的其他部分，这样芯片15也可以获得应变消除。
在上述的用于消除与芯片卡体6相连接的芯片15应变的四种可行方式a)到d)显示了，在芯片15获得应变消除以外，应变消除是如何作用于接触部件18的。前述的接触部件18的应变消除是在当构造的接触部件18比接触端点3和芯片15的连接焊盘13之间的距离长的情况下获得的，以便该接触部件18能够在接触过程中适用波纹状形态。
如果芯片15没有如前所描述的和芯片卡体6连接，该接触部件18的波纹状也可以用于接触部件18的应变消除。芯片15的应变消除也可以在下述的特定情况下获得。
图9d示出了没有与芯片卡体6相连接的被预先接触的芯片接触部件单元的侧向示意图，该芯片区域具有应变消除，解释了三种指示可行方式a)～c)，在a)中芯片15没有与芯片卡体6相连，从而即使芯片卡体6受到弯曲或拉伸时，芯片15不会被应变，因为只有芯片卡体6而不是芯片15受到了拉伸和弯曲。如果芯片15被覆盖物35密封，芯片15的应变消除将在可行方式b)中解释。为了在这种情况下当芯片卡体6受到弯曲或拉伸时，也使芯片15不会被应变，选择的覆盖物35要比芯片卡体6更具有延展性。根据另一种变形如可行方式c)所示，该芯片15也可以被一覆盖箔片38覆盖，但是为了保证芯片15的应变消除，覆盖的箔片38与芯片接触部件单元之间应避免粘结连接。

Claims (32)

1.生产由带有接触部件(18)的芯片(15)所组成的电子单元的方法，其中该接触部件(18)适用于与外部电子元件(6)的接触端点(3)以导电的方式直接连接；其中
每一个芯片(15)具有带有至少一个连接焊盘(13)的有源表面和与该有源表面相对的非有源表面；和
该接触部件(18)与芯片(15)的至少一个连接焊盘(13)的连接是在单个芯片(15)从被晶片(17)限定的分组内分离出来之前实施的，并组成行(26)和列(27)；其特征在于
该接触部件(18)是由施加在该芯片(15)上的金属化的塑料箔片或金属箔片(16)制成的；以及
每个接触部件(18)所具有的形状和长度使得在相应的电子单元从被晶片(17)限定的分组中分离出来之后，接触部件(18)能够达到与芯片(15)的非有源表面重合的平面上。
2.权利要求1的方法，其特征在于，所述被晶片限定的分组是通过在晶片(17)上划成行(26)和列(27)来定义的。
3.权利要求1或2的方法，其特征在于，将由晶片(17)预限定的分组施加在粘附在支撑框架(12)上的支撑箔片(11)上面。
4.权利要求1或2的方法，其特征在于，将由晶片(17)预限定的分组施加在支撑衬底上。
5.权利要求1或2的方法，其特征在于，待施加在芯片(15)上的金属化的塑料箔片或金属箔片(16)的结构是为了预限定接触部件(18)的形状。
6.权利要求1或2的方法，其特征在于，待施加在芯片(15)上的金属化的塑料箔片或金属箔片(16)是由金制成的。
7.权利要求1或2的方法，其特征在于，待施加在芯片(15)上的金属化的塑料箔片或金属箔片(16)至少具有一连接焊盘(13)的宽度。
8.权利要求1的方法，其特征在于，在每一个单个芯片(15)的至少两个连接焊盘(13)上产生箔片和单个芯片(15)的连接。
9.权利要求8的方法，其特征在于，在每一个单个芯片(15)的两个连接焊盘(13)上产生箔片和单个芯片(15)的连接，并且这两个连接焊盘(13)中的每一个都被安排与各个芯片(15)的一侧具有相同的距离，以便一行(26)中的芯片(15)的连接焊盘(13)一起形成一触点行(18b)。
10.权利要求8的方法，其特征在于，在每一个单个芯片(15)的两个连接焊盘(13)上产生箔片和单个芯片(15)的连接，并且这两个连接焊盘(13)中的每一个都被安排与芯片(15)的一侧具有不同的距离，其中各芯片(15)的两个连接焊盘(13)以对角偏移方式安排，以便一行(26)中的芯片(15)的连接焊盘(13)形成两个触点行(18b)。
11.权利要求8的方法，其特征在于，连接焊盘(13)的宽度大约对应于芯片(15)的宽度，并且各芯片(15)的两个连接焊盘(13)被安排在各芯片(15)的相对两侧上。
12.权利要求8的方法，其特征在于，在每一个单个芯片(15)的四个连接焊盘(13)上生成接触部件(18)与单个芯片(15)的连接，其中每一个连接焊盘(13)位于各芯片(15)的角上，以便一行(26)中的芯片(15)的连接焊盘(13)形成两个触点行。
13.权利要求9或10的方法，其特征在于，包括以下步骤：
把金属化的塑料箔片或金属箔片(16)和第一个连接焊盘(13)连接；
在相邻的行(26)的第一个连接焊盘(13)和第二个连接焊盘(13)间按预定长度(28)展开箔片(16)；
把该箔片(16)与第二个连接焊盘(13)连接；以及
切割该箔片(16)。
14.权利要求10至12中的任意一个的方法，其特征在于，包括以下步骤：
把金属化的塑料箔片或金属箔片(16)和第一个连接焊盘(13)连接；
在相邻的行(26)的第一个连接焊盘(13)和第二个连接焊盘(13)间按两倍的接触部件(18)的预定长度(28)展开箔片(16)；
把该箔片(16)与第二个连接焊盘(13)连接；以及
切割该箔片(16)。
15.权利要求9或10的方法，其特征在于，在施加箔片(16)之前，行(26)被彼此扩展开，以使相邻的行(26)的触点行(18b)之间的距离对应于接触部件(18)的预定长度(28)。
16.权利要求10至12中的任意一个的方法，其特征在于，在施加箔片(16)之前，行(26)被彼此扩展开，以使相邻的行(26)的触点行(18b)之间的距离对应于接触部件(18)的预定长度的两倍(29)。
17.权利要求9至12中任意一个的方法，包括以下步骤：
在晶片(17)上放置金属化的塑料箔片或金属箔片(16)；
把该箔片(16)与所有连接焊盘(13)连接；以及
切割该箔片(16)。
18.权利要求17的方法，其特征在于，金属化的塑料箔片或金属箔片(16)与芯片(15)的连接是通过焊接、压焊或粘接进行的。
19.权利要求17的方法，其特征在于，对金属化的塑料箔片或金属箔片(16)的切割是通过激光进行的。
20.一种生产带有芯片接触部件单元的承载衬底(31)的方法，其特征在于，该芯片接触部件单元是通过下述步骤制成的：每一个芯片(15)具有带有至少一个连接焊盘(13)的有源表面和与该有源表面相对的非有源表面；该接触部件(18)与芯片(15)的至少一个连接焊盘(13)的连接是在单个芯片(15)从被晶片(17)限定的分组内分离出来之前实施的，并组成行(26)和列(27)；该接触部件(18)是由施加在该芯片(15)上的金属化的塑料箔片或金属箔片(16)制成的；每个接触部件(18)所具有的形状和长度使得在相应的电子单元从被晶片(17)限定的分组中分离出来之后，接触部件(18)能够达到与芯片(15)的非有源表面重合的平面上，
芯片接触部件单元在从被晶片(17)限定的分组中分离出来之后，被施加在用于容纳的承载衬底(31)上，从而晶片(17)的所有芯片(15)都被同一承载衬底(31)接收。
21.权利要求20中的方法，其特征在于，芯片接触部件单元的芯片接触部件(18)垂直于该承载衬底(31)放置。
22.权利要求20中的方法，其特征在于，单个列中未分开的接触部件(18)被芯片接触部件单元用作承载衬底(31)。
23.一种生产无触点芯片卡(32)的方法，其特征在于，为了产生在各芯片(15)的连接焊盘(13)与各天线(33)的接触端点(3)之间的电连接实施以下各步骤：
在从被晶片(17)预限定的分组中分离单个芯片(15)之前，通过连接接触部件(18)和单个芯片(15)的连接焊盘(13)，来生产芯片接触部件单元，其中该接触部件(18)由待施加在芯片(15)上的金属化的塑料箔片或金属箔片(16)制成；
单个化相应的芯片接触部件单元；
夹紧单个的芯片接触部件单元并将各单元放置在带有天线构造(33)的衬底(32)上；以及
将该芯片接触部件单元和天线(33)的接触端点(3)相连接。
24.权利要求23中的方法，其特征在于，在单个化相应的芯片接触部件单元和对其进行夹紧及放置操作之间，执行了下面的步骤：
把该芯片接触部件单元施加在承载衬底(31)上；和
将该承载衬底(31)插入到处理单元，在该处理单元中，对施加到承载衬底上的电子单元进行进一步处理以生成最后的芯片卡。
25.权利要求23或24中的方法，其特征在于，各芯片(15)没有与带有天线结构(33)的衬底(32)相连接。
26.权利要求25中的方法，其特征在于，芯片接触部件单元被一种比带有天线结构(33)的衬底更具有延展性的覆盖物(35)密封。
27.权利要求25中的方法，其特征在于，芯片接触部件单元被一覆盖箔片(38)覆盖，它与芯片接触部件单元之间不必作粘贴性连接。
28.权利要求23或24中的方法，其特征在于，各芯片(15)与带有天线结构(33)的衬底(32)相连接。
29.权利要求28中的方法，其特征在于，在各芯片(15)的周围区域变薄衬底(32)。
30.权利要求28中的方法，其特征在于，在单个芯片(15)周围区域(23)给衬底(32)施加一种材料(25)，它比衬底(32)更具延展性。
31.权利要求28中的方法，其特征在于，在单个芯片(15)的周围区域(23)给该衬底(32)打孔。
32.权利要求28中的方法，其特征在于，在各芯片(15)的周围区域对延展性不大于衬底(32)的芯片卡体(6)施加一种加强芯片卡体(6)的材料(37)。
CNB008139814A 1999-10-08 2000-10-06 生产无触点芯片卡和生产由有触点元件的芯片组成的电子单元的方法 Expired - Fee Related CN1238811C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19948555A DE19948555A1 (de) 1999-12-03 1999-10-08 Verfahren zur Herstellung kontaktloser Chipkarten sowie zur Herstellung von elektrischen Einheiten, bestehend aus Chips mit Kontaktelementen
DE19948555.0 1999-10-08

Publications (2)

Publication Number Publication Date
CN1384951A CN1384951A (zh) 2002-12-11
CN1238811C true CN1238811C (zh) 2006-01-25

Family

ID=7924978

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008139814A Expired - Fee Related CN1238811C (zh) 1999-10-08 2000-10-06 生产无触点芯片卡和生产由有触点元件的芯片组成的电子单元的方法

Country Status (7)

Country Link
EP (1) EP1224618B1 (zh)
JP (1) JP4733327B2 (zh)
CN (1) CN1238811C (zh)
AT (1) ATE237849T1 (zh)
AU (1) AU7662700A (zh)
BR (1) BR0014819A (zh)
WO (1) WO2001027871A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069341A1 (en) * 2003-05-28 2007-03-29 Mitsuo Usami Radio recognition semiconductor device and its manufacturing method
FR2940486B1 (fr) * 2008-12-22 2011-02-11 Commissariat Energie Atomique Procede de fabrication d'un assemblage de puces a moyens d'emission-reception radiofrequence reliees mecaniquement au moyen d'un ruban et assemblage

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS514628B1 (zh) * 1970-02-05 1976-02-13
JPS624351A (ja) * 1985-06-29 1987-01-10 Toshiba Corp 半導体キヤリアの製造方法
JPH04127442A (ja) * 1990-09-18 1992-04-28 Sharp Corp ダイボンディング装置
JPH08125154A (ja) * 1994-10-24 1996-05-17 Olympus Optical Co Ltd 半導体装置の製造方法
JPH10209226A (ja) * 1997-01-23 1998-08-07 Mitsubishi Electric Corp 半導体部材、及び半導体チップ
FR2761527B1 (fr) * 1997-03-25 1999-06-04 Gemplus Card Int Procede de fabrication de carte sans contact avec connexion d'antenne par fils soudes
JPH1140522A (ja) * 1997-07-17 1999-02-12 Rohm Co Ltd 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード
JP3173493B2 (ja) * 1999-02-18 2001-06-04 日本電気株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2003511869A (ja) 2003-03-25
WO2001027871A2 (de) 2001-04-19
WO2001027871A3 (de) 2001-11-01
BR0014819A (pt) 2002-06-11
EP1224618B1 (de) 2003-04-16
JP4733327B2 (ja) 2011-07-27
CN1384951A (zh) 2002-12-11
EP1224618A2 (de) 2002-07-24
AU7662700A (en) 2001-04-23
ATE237849T1 (de) 2003-05-15

Similar Documents

Publication Publication Date Title
CN1143381C (zh) 用于制作芯片卡-模块的方法
US20030057567A1 (en) Semiconductor component and method for its production
US20040201396A1 (en) Floating interposer
KR20020027233A (ko) 반도체 장치 및 그의 제조 방법
CN1319890A (zh) 半导体器件和使用该半导体器件的半导体组件
CN1343340A (zh) 一种非接触卡类型的电子装置的制作方法
EP4283685A3 (en) Solar cell string, photovoltaic module and manufacturing methods therefor
CN1591841A (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
EP1906445A3 (en) Manufacturing method of semiconductor device
JP4903205B2 (ja) フリップチップ・パッケージングされた半導体デバイス及び半導体ダイをパッケージングする方法
KR20010014586A (ko) 전기 구조물 및 그의 형성방법
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
EP1298725A3 (en) Semiconductor device of multi-wiring structure and method of manufacturing the same
CN1242463C (zh) 叠层式半导体器件的制造方法
CN1933139A (zh) 布线基板及其制造方法、以及半导体器件
KR20020025669A (ko) 반도체장치의 제조방법
CN101068005A (zh) 由多个金属层制成的半导体装置封装引线框架
CN1238811C (zh) 生产无触点芯片卡和生产由有触点元件的芯片组成的电子单元的方法
US20220231198A1 (en) Substrate structure and electronic device
US20130183799A1 (en) Method for manufacturing semiconductor device
US6124149A (en) Method of making stackable semiconductor chips to build a stacked chip module
CN1776885A (zh) 电子部件及其制造方法
DE102015114645B4 (de) Chipkarte, vorrichtung und verfahren
KR100628418B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7402460B1 (en) Method for production of contactless chip cards and for production of electrical units comprising chips with contact elements

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060125

Termination date: 20131006