KR20010014586A - 전기 구조물 및 그의 형성방법 - Google Patents

전기 구조물 및 그의 형성방법 Download PDF

Info

Publication number
KR20010014586A
KR20010014586A KR1020000012968A KR20000012968A KR20010014586A KR 20010014586 A KR20010014586 A KR 20010014586A KR 1020000012968 A KR1020000012968 A KR 1020000012968A KR 20000012968 A KR20000012968 A KR 20000012968A KR 20010014586 A KR20010014586 A KR 20010014586A
Authority
KR
South Korea
Prior art keywords
pad
electrical structure
dielectric layer
wiring pattern
circuit card
Prior art date
Application number
KR1020000012968A
Other languages
English (en)
Other versions
KR100553142B1 (ko
Inventor
존슨에릭에이
크레스지존에스
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20010014586A publication Critical patent/KR20010014586A/ko
Application granted granted Critical
Publication of KR100553142B1 publication Critical patent/KR100553142B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

볼 그리드 어레이(BGA) 모듈의 피로파괴 수명(fatigue life)을 개선시키기 위하여, BGA 모듈을 회로 기판에 연결시키는 납땜 접합부상에 열적으로 유도된 스트레인을 감소시키는 방법 및 구조물이 개시된다. 열적으로 유도된 스트레인(thermally induced strains)은 BGA 모듈의 유전 기판과 회로 카드의 유전 보드 사이에 열팽창 계수가 매칭되지 않으므로 인해 발생된다. 본 발명의 방법은 BGA 모듈이 부착된 회로 카드 유전 재질 부분 둘레로 및/또는 BGA 납땜 볼이 부착될 BGA 유전 기판 부분의 둘레에 환형 공극 영역(void annular reigions)을 생성한다. 이 결과로 회로 카드의 설치후에 BGA 모듈의 납땜 볼을 경계짓는 유전체 섬 또는 반도가 형성된다. 따라서, 형성된 유전체 섬 또는 반도는 상이한 확장을 수용할 실효 높이를 증가시키는 작용을 하고, 따라서, 납땜 접합부에 걸쳐 스트레인을 감소시킨다. 또한, 환형 공극 영역은 유전체 섬 또는 반도의 변형에 대한 공간을 제공하므로써, 컴플라이언스를 증가시키고, 납땜 접합부로부터 유전체 섬 또는 반도에 스트레인을 전달한다.

Description

전기 구조물 및 그의 형성방법{STRESS RELIEVED BALL GRID ARRAY PACKAGE}
본 발명은 회로 카드에 볼 그리드 어레이(ball grid array: BGA) 모듈을 결합시키는 납땜 볼과 관련하여 납땜 접합부에 열적으로 유도된 스트레인(thermally induced strains)을 감소시키는 구조물 및 관련된 제조 방법에 관한 것이다.
현재 회로판 구성은 회로 카드상에 장착된 BGA 모듈을 가질 수 있다. BGA 모듈은 상부면 및 바닥면을 가진 세라믹 또는 플래스틱과 같은 유전 재질의 기판(a substrate of dielectric material)의 기판을 포함한다. BGA 모듈의 바닥면상의 대응하는 전도성 패드 어레이에 납땜 볼 어레이가 부착되고, BGA 모듈의 상부면에 하나 또는 그이상의 칩이 부착된다. 적절한 회로 카드는 유전 재질 및, 기판상의 전도성 패드 어레이를 구비한 사전배선된 기판이다. 회로 카드의 예로는 컴퓨터의 마더보드가 있다. 회로 카드 패드는 하나 또는 그이상의 BGA 모듈을 수용하기 위한 부착지점으로서 동작한다. 따라서, 회로판상에 장착된 BGA 모듈은 BGA 모듈 그자체상의 전도성 패드에 부착되고, 또한 회로 카드상의 전도성 패드에 부착된 납땜 볼을 각각 가진다. 이들 전도성 패드는 BGA 모듈의 유전 기판(the dielectric substrate) 및, 회로 카드의 유전체판에 각각 부착된다. 따라서, 각 납땜 볼은 이 납땜 볼의 각 면상의 유전 재질 보드에 기계적으로 부착된 구조적 요소이다.
회로 카드가 가열 또는 냉각될때, 납땜 볼은 지지 유전체 구조물의 열팽창의 상이한 율로 인해 발생되는 스트레인을 겪게 된다. 예를 들면, 회로 카드의 전형적인 열팽창 계수는 14 내지 22 ppm/℃ (ppm: parts per million)이지만, BGA 모듈의 세라믹 기판은 보다 작은 열팽창 계수인 대략 6 내지 11 ppm/℃일 수 있다. BGA 모듈이 플래스틱 기판 재료를 사용한다면, 플래스틱 기판의 실효 열팽창 계수는 실리콘 칩이 기판의 팽창을 제한하는 곳에서 전형적으로 약 7 ppm/℃이다. 선행 재질 및 대응하는 열팽창 계수가 BGA 기판 및 회로 카드의 특징을 나타낸다면, 재료는 BGA 기판이 BGA 모듈이 부착되는 회로 카드의 열팽창 계수보다 높은 열팽창 계수를 가진다는 역 관계에 의해 특징지워질 수 있다.
불행히도, 전술한 상이한 열팽창의 결과인 납땜 볼상의 스트레인은 BGA 납땜 접합부에 피로파괴 고장(fatigue failure)을 일으킬 수 있다. 참조로서 본 명세서에 병합된 미국특허출원 제5,726,079호(존슨, 3/10/98)는 상이한 열팽창의 효과를 감소시키는 데 사용될 수 있는 접근방안을 개시한다. 이 대체 방안으로써, 기판에 장착된 칩은 기판에 기계적으로 본딩된 유전 재질에 의해 주변이 둘러싸인다. 또한, 칩은 칩의 상부면에 위치판 전도성 플레이트에 기계적으로 결합되고, 여기서 전도성 플레이트는 스테인리스 스틸과 같은 재료를 포함한다. 둘러싸는 유전 재질을 통한 전도성 플레이트와 기판 사이의 기계적 본딩으로 인하여, 상이한 열팽창으로 인한 구조물의 휨이 제거되고, 전도성 플레이트의 열팽창은 BGA 모듈의 기판의 열팽창을 완화시킨다. 따라서, BGA 모듈 기판 및 회로 카드의 유전 보드(the dielectric board)의 매칭되지 않은 열팽창으로 인한 휨을 제거하는 열팽창 계수를 가지도록, 전도성 플레이트의 재질을 선택해야 한다. 이 방법은 BGA 피로파괴 수명을 상당히 연장시키지만, 또한, 밀봉 구조물을 제조하는 데 필요한 공정 단계 및 관련 장비로 인하여, 그리고, 전도성 플레이트의 비용으로 인하여 제품의 단가가 증가하게 된다.
본 발명은 BGA 모듈의 납땜 볼상에 열적으로 유도된 스트레인을 감소시키는 저가의 방법 및 관련된 전기 구조물을 제공하는 데, 여기서, BGA 모듈은 회로 카드상에 장착된다. 본 방법의 핵심은 BGA 모듈과 회로 카드사이에서, 상이한 열팽창으로 인해 변형되는 연결 구조물의 실효 길이를 증가시키는 데 있다. 이 결과로 연결 구조물에서, 특히 납땜 볼에서 스트레인이 감소된다. 따라서, 주어진 변위가 일어나는 길이가 증가되면, 납땜 볼에 걸쳐 스트레인이 효과적으로 감소된다. 특히, 본 발명의 방법은 유전 재질 영역으로 접착되는 납땜 볼을 남기기 위해 BGA 모듈의 유전 기판으로부터 재료를 제거하므로써 환형 공극(annular voids)을 형성하고, 여기서, 유전 재질 영역은 형성된 환형 공극에 의해 대체로(substantially) 둘러싸인다. 환형 공극은 회로 카드의 유전 보드의 영역 둘레로 유사하게 형성될 수 있고, 이 영역은 BGA 모듈이 부착될 회로 카드의 전도성 패드 아래에 있다. 따라서, 본 방법은 형성된 환형 공극이 유전체 영역을 완전히(totally) 둘러싸지 않고 대체로 둘러싸는 경우에 유전체 영역의 반도(peninsulas)를 형성한다. 이 대신에, 본 방법은 형성된 환형 공극이 유전체 영역을 완전히 둘러싸는 경우에 유전체 영역 섬을 형성한다. 따라서, 형성된 반도는 나머지 유전 기판(또는 보드)로부터 분리되지 않을 것이며, 반도와 나머지 유전 기판(또는 보드) 사이에 얇은 연결 유전체 스트립(connecting dielectric strip)을 남길 것이다.
통상적으로, 본 발명은,
제 1 면을 가진 유전층(a dielectric layer)을 포함하는 기판, 및 상기 제 1 면에 부착된 적어도 하나의 전기 전도성 패드를 제공하는 단계와;
상기 유전층의 제 1 부분을 제거하여 상기 유전층의 공극 부분을 형성하는 단계를 포함하고,
상기 공극 부분은 상기 유전층의 제 2 부분을 대체로 둘러싸고, 상기 패드는 상기 제 2 부분에 위치하는, 적어도 하나의 전기 구조물을 형성하기 위한 방법을 제공한다.
본 발명은,
제 1 면을 가진 유전층을 포함한 기판과;
상기 제 1 면에 부착된 적어도 하나의 전기 전도성 패드와;
상기 유전층의 공극 부분
을 포함하고,
상기 공극 부분은 상기 유전층의 제 2 부분을 대체로 둘러싸고, 상기 패드는 상기 제 2 면상에 위치하는, 적어도 하나의 전기 구조물을 제공한다.
본 발명은 몇몇 장점을 가진다. 본 발명은 BGA 모듈의 피로파괴 수명을 연장시키도록 납땜 접합부의 완전성을 보호한다. 본 발명의 방법은 (관련기술 분야에서 전술한) 미국 특허출원 제5,726,079에서와 같이 다른 방법과 비교하여 저가이다. 또한, 본 발명은 다른 방법을 사용하는 것을 배제하지 않으며, 거의 추가 비용 없이 다른 방법과 함께 사용될 수 있다.
도 1은 회로 카드에 부착된 BGA 모듈의 정 단면도.
도 2은 본 발명에 따라서, BGA 패드 및 회로 카드 패드의 아래에 유전 재질을 둘러싸는 공극 영역을 가진, 회로 카드에 부착된 BGA 모듈의 정 단면도.
도 3은 본 발명에 따라서, 회로 카드 패드 아래의 유전 보드 재료를 둘러싸는 공극 영역을 가진, 회로 카드에 부착된 BGA 모듈의 정 단면도.
도 4는 본 발명에 따라서, BGA 패드 아래에 유전 기판 재료를 둘러싸는 공극 영역을 가진, 회로 카드에 부착된 BGA 모듈의 정 단면도.
도 5는 본 발명에 따라서, 연결 스트립을 가진 패드를 구비한 기판의 평면도.
도 6은 패드 아래의 유전 재질을 완전히 둘러싸지 않고 대체로 둘러싸는 공극 영역을 가진 도 5를 도시한 도면.
도 7은 기판상의 패드 아래의 유전 재질을 완전히 둘러싸지 않고 대체로 둘러싸는 공극 영역을 가진 기판의 평면적 투시도.
도 8은 본 발명에 따라서 패드를 가진 기판의 평면도.
도 9는 패드 아래의 유전 재질을 둘러싸는 공극 영역을 가진 도 8을 도시하는 도면.
도 10은 패드로 경로배정되는 배선 패턴를 도시하는, 도 9의 구성의 단면도.
도 11은 기판상의 패드 아래의 유전 재질을 완전히 둘러싸는 공극 영역을 가진 기판의 평면적 사시도.
도면의 주요 부분에 대한 부호의 설명
20: BGA 모듈 22: 유전 기판
24: BGA 패드 26: 칩
28: 땜납 볼 30: 회로 카드
32: 유전 보드 34: 회로 카드 패드
도 1은 회로 카드(30)에 부착된 BGA 모듈(20)의 정 단면도를 도시한다. BGA 모듈(20)은 유전 기판(22), 상기 기판(22)의 상부면(27)에 부착된 칩(26), 상기 기판(22)의 바닥면(29)에 부착된 BGA 패드(24), 및, BGA 패드(24)에 부착된 길이 L의 납땜 볼(28)을 포함한다. 회로 카드(30)는 유전 보드(32) 및, 상기 보드(32)의 상부면(37)에 부착된 회로 카드 패드(34)를 포함한다. 회로 카드는 컴퓨터의 마더보드와 같이 유전 재질을 포함하는 사전배선된 보드일 수 있다. 납땜 볼(28)을 회로 카드(30)의 패드(34)에 부착시키므로써, BGA 모듈(20)을 회로 카드(30)에 연결시킨다. 열사이클 동안 발생된 납땜 볼(28)상의 열적 유도된 스트레인은 높이 L에 걸쳐 분산된다. 본 발명은 기판(22) 및/또는 보드(32)를 변형시키므로써 L 보다 높은 높이에 걸쳐 스트레인을 재분산시키므로써 도 1의 구성의 피로파괴 수명을 증가시키려는 데 있다.
도 2는 도 1의 구성과 비교하면, 스트레인이 분산되는 실효 높이를 증가시키는 본 발명의 실시예를 도시한다. 도 2는 회로 카드(50)에 부착된 BGA 모듈(40)의 정 단면도를 도시한다. BGA 모듈(40)은 유전 기판(42), 기판(42)의 상부면(47)에 부착된 칩(46), 기판(42)의 바닥면(49)에 부착된 BGA 패드(44), 및, BGA 패드(44)에 부착된 높이 H의 납땜 볼(48)을 포함한다. 회로 카드(50)는 유전 보드(52) 및, 보드(52)의 상부면(57)에 부착된 회로 카드 패드(54)를 포함한다. 납땜 볼(48)을 회로 카드 패드(64)에 부착시키므로써, BGA 모듈(40)을 회로 카드(50)에 연결시킨다. 기판(42)내의 높이 ΔH1의 환형 공극(43)이 BGA 패드(44) 하부의 기판 재질을 둘러싼다. 보드(52)내의 높이 ΔH2의 환형 공극(43)은 회로 카드 패드(54) 아래의 보드 재질을 둘러싼다. 환형 공극(43, 56)이 없다면, 열적으로 유도된 스트레인은 종래기술에 따라 높이 H에 걸쳐 분산된다. 그러나, 본 발명의 환형 공극(43, 56)으로 인해, 변형은 보다 큰 높이 H+ΔH1+ΔH2에 걸쳐 분산되고, 따라서 납땜 볼(48)에 걸쳐 스트레인이 감소된다. 환형 공극(43, 56)은 각각 BGA 패드(44) 아래의 기판 재질 및 회로 카드 패드(54) 아래의 보드 재질이 보다 덜 변형되도록 공간(space)를 제공하므로써, 그들의 컴플라이언스를 증가시키고 납땜 볼(48)에서 열적으로 유도된 스트레인을 완화시킨다.
도 3은 도 1의 구성에 비해 열적 스트레인이 분산되는 실효 높이를 증가시키는 본 발명의 실시예를 도시한다. 도 3은 회로 카드(70)에 부착된 BGA 모듈(60)의 정 단면도를 도시한다. BGA 모듈(60)은 유전 기판(62), 상기 기판(62)의 상부면(67)에 부착된 칩(66), 상기 기판(62)의 바닥면(69)에 부착된 BGA 패드(64) 및, BGA 패드(64)에 부착된 높이 Y의 납땜 볼(68)을 포함한다. 회로 카드(70)는 유전 보드(72) 및, 보드(72)의 상부면(77)에 부착된 회로 카드 패드(74)를 포함한다. 납땜 볼(68)을 회로 카드 패드(74)에 부착시키므로써 BGA 모듈(60)을 회로 카드(70)에 연결시킨다. 보드(72)내의 높이 ΔY의 환형 공극(76)은 회로 카드 패드(74) 하부의 보드 재질을 둘러싼다. 환형 공극(76)이 없다면, 열적으로 유도된 스트레인은 종래기술에 따라 높이 Y에 걸쳐 분산된다. 그러나, 본 발명의 환형 공극(76)으로 인해, 변형은 보다 큰 높이 Y+ΔY 에 걸쳐 분산되므로써, 납땜 볼(68)에 걸쳐 스트레인이 감소된다. 환형 공극(76)은 회로 카드 패드(74) 하부의 기판 재질이 덜 변형되도록 공간을 제공하므로써, 그의 컴플라이언스를 증가시키고 납땜 볼(68)에서 열적으로 유도된 스트레인을 완화시킨다.
도 4는 도 1의 구성과 비교하여, 스트레인이 분산되는 실효 높이를 증가시키는 본 발명의 실시예를 도시한다. 도 4는 회로 카드(90)에 부착된 BGA 모듈(80)의 정 단면도를 도시한다. BGA 모듈(80)은 유전 기판(82), 상기 기판(82)의 상부면(87)에 부착된 칩(86), 상기 기판(82)의 바닥면(89)에 부착된 BGA 패드(84), BGA 패드(84)에 부착된 높이 Z의 납땜 볼(88)을 포함한다. 회로 카드(90)는 유전 보드(92) 및, 상기 보드(92)의 상부면(97)에 부착된 회로 카드 패드(94)를 포함한다. 납땜 볼(88)을 회로 카드 패드(94)에 부착시키므로써, BGA 모듈(80)을 회로 카드(90)에 연결시킨다. 기판(82)내의 높이 ΔZ의 환형 공극(83)은 BGA 패드(84) 하부의 기판 재질을 둘러싼다. 환형 공극(83)이 없다면, 종래기술에 따라서 열적으로 유도된 스트레인은 높이 Z에 걸쳐 분산된다. 그러나, 본 발명의 환형 공극(83)으로 인해, 열적 전단 스트레스는 보다 큰 높이 Z+ΔZ 에 걸쳐 분산되므로써, 납땜 볼(88)에 걸쳐 스트레인이 감소된다. 환형 공극(83)은 회로 카드 패드(84) 하부의 기판 재질이 덜 변형되도록 공간을 제공하고, 따라서, 그의 컴플라이언스를 증가시키고 납땜 볼(88)에서 열적으로 유도된 스트레인을 완화시킨다.
도 2 내지 도 4에서 환형 공극이 패드 하부의 유전 재질을 완전히 둘러싸지 않고 대체로 둘러싸는 경우, 환형 공극에 의해 패드 하부의 유전 재질 반도가 정의될 것이다. 이 대신에, 도 2 내지 도 4에서 환형 공극이 패드 하부의 유전 재질을 완전히 둘러싸는 경우, 환형 공극에 의해 패드 하부의 유전 재질 반도가 정의될 것이다.
도 5 내지 도 7은 유전 재질 반도를 생성하도록 패드 하부의 유전 재질을 완전히 둘러싸지 않고 대체로 둘러싸는 환형 공극을 형성하는 본 발명의 공정을 도시한다. 공정은 도 5의 구성에서 시작하는데, 패드(112)에 부착된 배선 패턴(114)를 가진 기판(110)상에 패드(112)의 평면도를 도시한다. 도 1 내지 도 3에서 기술한 바와 같이, 기판(110)은 BGA 모듈의 유전 기판 또는, 회로 카드의 유전 보드를 나타낸다. 다음, 도 6은 패드(112) 하부의 유전 재질을 완전히 둘러싸지 않고 대체로 둘러싸는 환형 공극(116)을 형성한 결과를 도시한다. 결과적으로, 패드(112) 하부에 유전 재질 반도가 형성되고, 유전 기판 재질의 스트립(115)은 반도(119)를 기판(110)의 나머지 부분(118)에 연결시킨다(기판(110)에 대해 도 5를 참조). 스트립(115)은 배선 패턴(114)를 기계적으로 지원하도록 동작하고, 기판(110)에 또는 기판(110)을 포함하는 회로 카드 또는 BGA 모듈의 내부 회로에 패드(122)를 전기적으로 연결시킨다.
도 6에서 도시된 반도(119)는 반도(119)에 놓여진 패드(112)의 영역보다 큰 영역을 포함한다. 도 7은 기판 재질의 반도(129)를 완전히 둘러싸지는 않고 대체로 둘러싸는 환형 공극(126)을 가진 기판(128)의 대체 구성을 도시하는 투시도인데, 여기서 반도(129) 영역은 반도(129)에 놓여진 패드(122) 영역과 대략 동일하다., 유전 기판 재질 스트립(125)은 기판(128)에 반도(129)를 연결시키고, 패드(122)에 부착된 배선 패턴(124)를 기계적으로 지원한다. 배선 패턴(124)는 패드(122)를 기판(128) 또는, 기판(128)을 포함하는 회로 카드 또는 BGA 모듈의 내부 회로에 전기적으로 연결시킨다.
도 8 내지 도 11은 패드 하부의 유전 재질을 완전히 둘러싸는 환형 공극을 형성하므로써 유전 재질 섬을 생성하는 본 발명의 공정을 도시한다. 공정은 도 8의 구성에서 시작하는 데, 기판(210)상의 패드(212)의 평면도를 도시한다. 도 1 내지 3에서 기술한 바와 같이, 기판(210)은 BGA 모듈의 유전 기판 또는, 회로 카드의 유전 보드를 나타낸다. 다음, 도 9는 패드(212) 하부의 유전 재질을 완전히 둘러싸는 환형 공극(216)을 형성한 결과를 도시한다. 결과적으로, 유전 재질 섬(219)은 패드(212) 하에서 생성되고, 기판(210)의 나머지 부분(218)을 남긴다(기판(210)에 대해 도 8 참조). 도 10은 도 9의 구성의 단면으로서, 비아(via)(220)내의 배선 패턴(222)를 보여주며, 비아(220)는 섬(219)내에 포함된다. 배선 패턴(222)는 기판(210)을 포함하는 회로 카드 또는 BGA 모듈의 내부 회로를 패드(212)와 연결시키도록 상향 경로배정된다.
도 9에 도시된 섬(219)은 섬(219)에 남겨진 패드(212) 영역 보다 큰 영역을 포함한다. 도 11은 기판 재질 섬(239)을 완전히 둘러싸는 환형 공극(236)을 가진 기판(238)의 대체 구성의 투시도를 도시하는 데, 여기서, 섬(239) 영역은 섬(239)에 남겨진 패드(232) 영역과 대략 동일하다. 도 10에서와 유사한 배선 패턴이 있는 데(도시되지 않음), 여기서, 배선 패턴은 섬(239)내에 포함된 비아내에 있고, 배선 패턴은 기판(238)을 포함하는 회로 카드 또는 BGA 모듈의 내부 회로와 패드(232)를 연결시키도록 상향 경로배정된다.
도 2 내지 도 11에서의 본 발명의 환형 공극은 본 기술분야의 당업자에게 알려진 방법에 의해 형성될 수 있다. 특히, 당업자에게 알려진 각종 유형의 레이저들중의 하나를 사용하여 레이저 절제에 의해 형성될 수 있다. 이러한 용도의 실제 레이저는 자외선 방출, 고 피크 전력, 높은 반복율 및 직경에서 6 내지 50㎛의 포커스 빔을 사용하는 주파수 삼중 네오더뮴 YAG 레이저이다. 일반적으로, 유전 중합체는 자외선 에너지를 가장 잘 흡수하고, 절제되지 않은 부분에 대한 열적 손상은 극미하다. 자외선 범위에서 유용한 파장은 355 nm이다. 스캔할 영역이 일반적으로 빔 크기보다 크므로, 레이저 스캔은 스캔할 영역을 커버하도록 생성될 수 있다. 스캔 간격은 전형적으로, 가우산 빔의 소정 오버랩을 제공하도록 스폿 크기의 80%이다. 재질에 따라, 1,000Hz 내지 20,000Hz의 반복율을 사용할 수 있는 데, 1,000Hz 율은 20,000 Hz 에서 0.5 KW 로 하강하는 12KW 펄스당 최고 전력을 제공한다. 특정한 공정의 예는 2,000Hz, 펄스당 8.3 KW, 11㎛의 펄스 간격에서 목표 영역에 걸쳐 스캔되는 14㎛ 빔을 가진, FR-4와 같은 유리섬유 강화 에폭시 재질로 만들어진 캐리어상에 원형 패드를 절제한다. 200㎛(0.008 인치)를 제거하기 위해 10 스캔 경로가 필요하다. 유사한 결과를 성취하는 데 선행된 네오더뮴 YAG 레이저 대신에 다른 레이저 기술(예를 들면, CO2및 엑시머)을 사용할 수 있다.
본 명세서에서 기술한 바람직한 실시예는 BGA 모듈상의 혹은 회로 카드상의 패드 하부에 유전 재질을 둘러싸는 환형 공극 영역에 적절하지만, 본 발명은 유전 기판상의 패드 하부의 유전 재질을 둘러싸는 환형 공극 영역을 가진 어떠한 구성에도 적용될 수 있다.
본 명세서에서 본 발명의 특정 실시예는 예시를 위한 것일 뿐이며, 당업자라면 다수의 변형 및 변경을 행할 수 있음을 명백히 알 수 있을 것이다. 따라서, 첨부된 특허청구의 범위는 본 발명의 사상 및 범주내에 있는 모든 이러한 변형 및 변경을 포함한다.

Claims (21)

  1. 제 1 면을 가진 유전층(a dielectric layer)을 포함하는 기판과, 상기 제 1 면에 부착된 적어도 하나의 전기 전도성 패드를 제공하는 단계와,
    상기 유전층의 공극 부분(a void portion)을 형성하기 위해 상기 유전층의 제 1 부분을 제거하는 단계
    를 포함하고,
    상기 공극 부분은 상기 유전층의 제 2 부분을 대체로(substantially) 둘러싸고, 상기 패드는 상기 제 2 부분에 위치하는
    적어도 하나의 전기 구조물을 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 제거 단계는 레이저를 사용하므로써 성취되는 적어도 하나의 전기 구조물을 형성하는 방법.
  3. 제 1 항에 있어서,
    상기 제거 단계에 의해, 상기 유전층의 나머지 일부에 상기 제 2 부분을 연결하는 상기 유전층의 스트립이 형성되는 적어도 하나의 전기 구조물을 형성하는 방법.
  4. 제 1 항에 있어서,
    상기 제거 단계에 의해, 상기 제 2 부분이 상기 유전층의 나머지 전체 부분에는 연결되지 않는 적어도 하나의 전기 구조물을 형성하는 방법.
  5. 제 3 항에 있어서,
    상기 제공 단계는 상기 패드에 전기 접속된 내부 배선 패턴(an internal wiring pattern)을 제공하는 단계를 더 포함하고,
    상기 제거 단계에 의해, 상기 스트립이 상기 내부 배선 패턴 부분의 하부에 있게 되는
    적어도 하나의 전기 구조물을 형성하는 방법.
  6. 제 4 항에 있어서,
    상기 제공 단계는 상기 패드에 전기접속된 내부 배선 패턴을 제공하는 단계를 더 포함하고,
    상기 내부 배선 패턴 부분은 상기 패드 하부에 위치하는 비아(a via)내에 포함되는
    적어도 하나의 전기 구조물을 형성하는 방법.
  7. 제 1 항에 있어서,
    상기 제공 단계는 상기 패드에 전기접속된 내부 배선 패턴을 제공하는 단계를 더 포함하고,
    상기 제거 단계는 상기 내부 배선 패턴의 임의 부분을 제거하지 않는
    적어도 하나의 전기 구조물을 형성하는 방법.
  8. 제 7 항에 있어서,
    볼 그리드 어레이 모듈을 형성하기 위한 단계를 더 포함하고,
    상기 볼 그리드 어레이 모듈의 형성 단계는
    납땜 볼을 제공하는 단계와,
    상기 패드에 상기 납땜 볼을 부착시키는 단계와,
    상기 유전층의 제 2 면에 칩을 접착(affix)시키는 단계―상기 칩은 상기 내부 배선 패턴에 전기접속됨―
    를 포함하는
    적어도 하나의 전기 구조물을 형성하는 방법.
  9. 제 8 항에 있어서,
    상기 접착 단계는 상기 부착 단계에 앞서 수행되는 적어도 하나의 전기 구조물을 형성하는 방법.
  10. 제 8 항에 있어서,
    상기 볼 그리드 어레이 모듈을 회로 카드(a circuit card)에 고정시키는 단계를 더 포함하는 적어도 하나의 전기 구조물을 형성하는 방법.
  11. 제 8 항에 있어서,
    상기 적어도 하나의 전기 구조물의 제 1 전기 구조물을 형성하는 단계―상기 제공 단계는 상기 적어도 하나의 전기 전도성 패드의 제 1 패드를 제공함―와,
    상기 납땜 볼을 상기 제 1 패드에 접착시키므로써, 상기 볼 그리드 어레이 모듈을 상기 제 1 전기 구조물에 접착시키는 단계
    를 더 포함하는 적어도 하나의 전기 구조물을 형성하는 방법.
  12. 제 11 항에 있어서,
    상기 제 1 전기 구조물의 형성은 상기 볼 그리드 어레이 모듈의 형성에 앞서 진행되는 적어도 하나의 전기 구조물을 형성하는 방법.
  13. 제 1 면을 가진 유전층을 포함하는 기판과,
    상기 제 1 면에 부착된 적어도 하나의 전기 전도성 패드와,
    상기 유전층의 공극 부분
    을 포함하고,
    상기 공극 부분은 사실상 상기 유전층의 제 2 부분을 둘러싸고, 상기 패드는 상기 제 2 표면에 위치하는
    적어도 하나의 전기 구조물.
  14. 제 13 항에 있어서,
    상기 유전층의 스트립은 상기 제 2 부분을 상기 유전층의 나머지 일부에 연결시키는 적어도 하나의 전기 구조물.
  15. 제 13 항에 있어서,
    상기 제 2 부분은 상기 유전층의 나머지 전체 부분에는 연결되지 않는 적어도 하나의 전기 구조물.
  16. 제 14 항에 있어서,
    상기 패드에 전기접속된 내부 배선 패턴을 더 포함하고,
    상기 스트립은 상기 내부 배선 패턴 부분의 하부에 있는 적어도 하나의 전기 구조물.
  17. 제 15 항에 있어서,
    상기 패드에 전기접속된 내부 배선 패턴을 더 포함하고,
    상기 내부 배선 패턴 부분은 상기 패드 하부에 위치한 비아 내에 포함되는 적어도 하나의 전기 구조물.
  18. 제 13 항에 있어서,
    상기 패드에 전기접속되는 내부 배선 패턴을 더 포함하는 적어도 하나의 전기 구조물.
  19. 제 18 항에 있어서,
    상기 전기 구조물은 볼 그리드 어레이 모듈이고,
    상기 전기 구조물은
    상기 패드에 부착된 납땜 볼과,
    상기 유전층의 제 2 면에 부착된 칩―상기 칩은 상기 내부 배선 패턴에 전기접속됨―
    을 포함하는
    적어도 하나의 전기 구조물.
  20. 제 19 항에 있어서,
    회로 카드에 접착되는 상기 볼 그리드 어레이 모듈을 더 포함하는 적어도 하나의 전기 구조물.
  21. 제 19 항에 있어서,
    상기 적어도 하나의 전기 구조물의 제 1 전기 구조물을 더 포함하고,
    상기 제 1 전기 구조물은 상기 적어도 하나의 전기 전도성 패드의 제 1 패드를 포함하고, 상기 볼 그리드 어레이 모듈이 상기 제 1 전기 구조물에 부착됨으로써 상기 납땜 볼이 상기 제 1 패드에 접착되는 적어도 하나의 전기 구조물.
KR1020000012968A 1999-03-19 2000-03-15 전기 구조물 및 그의 형성방법 KR100553142B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/272,517 1999-03-19
US09/272,517 US6341071B1 (en) 1999-03-19 1999-03-19 Stress relieved ball grid array package

Publications (2)

Publication Number Publication Date
KR20010014586A true KR20010014586A (ko) 2001-02-26
KR100553142B1 KR100553142B1 (ko) 2006-02-22

Family

ID=23040136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000012968A KR100553142B1 (ko) 1999-03-19 2000-03-15 전기 구조물 및 그의 형성방법

Country Status (10)

Country Link
US (1) US6341071B1 (ko)
JP (1) JP2000294686A (ko)
KR (1) KR100553142B1 (ko)
CN (1) CN1134052C (ko)
CA (1) CA2291402C (ko)
GB (1) GB2349014B (ko)
HK (1) HK1031041A1 (ko)
MY (1) MY117209A (ko)
SG (1) SG91857A1 (ko)
TW (1) TW462118B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6775906B1 (en) 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier
US7221043B1 (en) * 2000-10-20 2007-05-22 Silverbrook Research Pty Ltd Integrated circuit carrier with recesses
AU2004203181B2 (en) * 2000-10-20 2005-07-21 Silverbrook Research Pty Ltd An integrated circuit assembly
US6507099B1 (en) * 2000-10-20 2003-01-14 Silverbrook Research Pty Ltd Multi-chip integrated circuit carrier
AU2004202249B2 (en) * 2000-10-20 2005-06-09 Silverbrook Research Pty Ltd Method of mounting an integrated circuit
US6710457B1 (en) 2000-10-20 2004-03-23 Silverbrook Research Pty Ltd Integrated circuit carrier
AU2004203187B2 (en) * 2000-10-20 2005-07-28 Silverbrook Research Pty Ltd Method of reducing rigidity of a substrate
DE10059176C2 (de) * 2000-11-29 2002-10-24 Siemens Ag Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
US6767819B2 (en) * 2001-09-12 2004-07-27 Dow Corning Corporation Apparatus with compliant electrical terminals, and methods for forming same
US7141885B2 (en) * 2002-02-13 2006-11-28 Samsung Electronics Co., Ltd. Wafer level package with air pads and manufacturing method thereof
DE10223203B4 (de) * 2002-05-24 2004-04-01 Siemens Dematic Ag Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
US7126164B2 (en) * 2003-09-26 2006-10-24 Flipchip International Llc Wafer-level moat structures
KR100555706B1 (ko) * 2003-12-18 2006-03-03 삼성전자주식회사 미세 솔더볼 구현을 위한 ｕｂｍ 및 이를 이용한 플립칩패키지 방법
US7413110B2 (en) * 2005-02-16 2008-08-19 Motorola, Inc. Method for reducing stress between substrates of differing materials
US8703278B2 (en) * 2006-03-28 2014-04-22 Honeywell International Inc. Light weight printed wiring board
US7648847B2 (en) * 2006-06-26 2010-01-19 Hamilton Sundstrand Corporation In-situ monitoring and method to determine accumulated printed wiring board thermal and/or vibration stress fatigue using a mirrored monitor chip and continuity circuit
JP2008082952A (ja) * 2006-09-28 2008-04-10 Mitsubishi Electric Corp 半導体感歪センサ
CN101972876B (zh) * 2010-10-18 2012-10-10 重庆平伟实业股份有限公司 一种mbs桥式整流器件焊接工艺
CN204069487U (zh) * 2014-08-19 2014-12-31 中兴通讯股份有限公司 一种印刷电路板
JP6882715B2 (ja) * 2017-01-31 2021-06-02 ブラザー工業株式会社 コンピュータプログラム、および、画像処理装置
CN112770477B (zh) * 2019-10-21 2022-09-23 华为技术有限公司 一种电路板组件和电子设备

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3874072A (en) 1972-03-27 1975-04-01 Signetics Corp Semiconductor structure with bumps and method for making the same
US3997963A (en) 1973-06-29 1976-12-21 Ibm Corporation Novel beam-lead integrated circuit structure and method for making the same including automatic registration of beam-leads with corresponding dielectric substrate leads
US4514751A (en) 1982-12-23 1985-04-30 International Business Machines Corporation Compressively stresses titanium metallurgy for contacting passivated semiconductor devices
US4685998A (en) 1984-03-22 1987-08-11 Thomson Components - Mostek Corp. Process of forming integrated circuits with contact pads in a standard array
JPS60247940A (ja) 1984-05-23 1985-12-07 Hitachi Ltd 半導体装置およびその製造方法
US4761386A (en) 1984-10-22 1988-08-02 National Semiconductor Corporation Method of fabricating conductive non-metallic self-passivating non-corrodable IC bonding pads
US4581680A (en) * 1984-12-31 1986-04-08 Gte Communication Systems Corporation Chip carrier mounting arrangement
US4814295A (en) * 1986-11-26 1989-03-21 Northern Telecom Limited Mounting of semiconductor chips on a plastic substrate
US5023205A (en) 1989-04-27 1991-06-11 Polycon Method of fabricating hybrid circuit structures
JPH03136334A (ja) * 1989-10-23 1991-06-11 Nec Corp 半導体集積回路上の外部電極構造
US5206186A (en) 1990-10-26 1993-04-27 General Electric Company Method for forming semiconductor electrical contacts using metal foil and thermocompression bonding
JPH04354398A (ja) 1991-05-31 1992-12-08 Internatl Business Mach Corp <Ibm> 配線基板及びその製造方法
US5404047A (en) 1992-07-17 1995-04-04 Lsi Logic Corporation Semiconductor die having a high density array of composite bond pads
JPH0730012A (ja) * 1993-07-09 1995-01-31 Fujitsu Ltd 半導体装置
US5453580A (en) * 1993-11-23 1995-09-26 E-Systems, Inc. Vibration sensitive isolation for printed circuit boards
US5587336A (en) 1994-12-09 1996-12-24 Vlsi Technology Bump formation on yielded semiconductor dies
US5597469A (en) 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
JP2638557B2 (ja) * 1995-03-30 1997-08-06 日本電気株式会社 半導体装置
JP2679681B2 (ja) * 1995-04-28 1997-11-19 日本電気株式会社 半導体装置、半導体装置用パッケージ及びその製造方法
JPH09307022A (ja) * 1996-05-16 1997-11-28 Toshiba Corp 面実装型半導体パッケージ、およびプリント配線板、ならびにモジュール基板
US5744759A (en) 1996-05-29 1998-04-28 International Business Machines Corporation Circuit boards that can accept a pluggable tab module that can be attached or removed without solder
US5726079A (en) 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
JP4195731B2 (ja) * 1996-07-25 2008-12-10 富士通株式会社 多層プリント板及びこれを利用した高周波回路装置
JP4030028B2 (ja) * 1996-12-26 2008-01-09 シチズン電子株式会社 Ｓｍｄ型回路装置及びその製造方法
US6064576A (en) * 1997-01-02 2000-05-16 Texas Instruments Incorporated Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6002590A (en) * 1998-03-24 1999-12-14 Micron Technology, Inc. Flexible trace surface circuit board and method for making flexible trace surface circuit board
US6160713A (en) * 1998-12-21 2000-12-12 Motorola, Inc. Circuit in a selective call radio with improved electromechanical interconnects

Also Published As

Publication number Publication date
GB2349014B (en) 2003-10-22
GB2349014A (en) 2000-10-18
CN1134052C (zh) 2004-01-07
JP2000294686A (ja) 2000-10-20
GB0004103D0 (en) 2000-04-12
US6341071B1 (en) 2002-01-22
HK1031041A1 (en) 2001-05-25
CA2291402C (en) 2004-11-16
KR100553142B1 (ko) 2006-02-22
CA2291402A1 (en) 2000-09-19
SG91857A1 (en) 2002-10-15
MY117209A (en) 2004-05-31
TW462118B (en) 2001-11-01
CN1267910A (zh) 2000-09-27

Similar Documents

Publication Publication Date Title
KR100553142B1 (ko) 전기 구조물 및 그의 형성방법
EP1410701B1 (en) Method of manufacturing an integrated circuit carrier
US6756685B2 (en) Semiconductor device
KR100247716B1 (ko) 구조가강화된볼그리드어레이반도체패키지및시스템
US6173489B1 (en) Organic substrate (PCB) slip plane “stress deflector” for flip chip devices
US5760469A (en) Semiconductor device and semiconductor device mounting board
US20080064138A1 (en) Perimeter matrix ball grid array circuit package with a populated center
US5767576A (en) Semiconductor module with snap line
US8811031B2 (en) Multichip module and method for manufacturing the same
US5698898A (en) Semiconductor apparatus with a multiple element electrode structure
US20070290342A1 (en) Semiconductor device
JP2000307042A (ja) 半導体チップ冷却構造
KR20030018642A (ko) 스택 칩 모듈
US6396155B1 (en) Semiconductor device and method of producing the same
US20040164388A1 (en) Power semiconductor module
US6559388B1 (en) Strain relief for substrates having a low coefficient of thermal expansion
US6465876B1 (en) Semiconductor device and lead frame therefor
JP2000349353A (ja) ペルチェモジュールおよびそれを備えた光通信用モジュール
US4950843A (en) Mounting structure for semiconductor device
JP3385533B2 (ja) 半導体装置
US6965162B2 (en) Semiconductor chip mounting substrate and semiconductor device using it
CN220627801U (zh) 电子器件
JP2861984B2 (ja) 半導体装置、および該半導体装置の製造方法
JP4767556B2 (ja) 半導体装置
JPH08115953A (ja) 半導体チップの実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040531

Effective date: 20051130

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee