JP2000307042A - 半導体チップ冷却構造 - Google Patents

半導体チップ冷却構造

Info

Publication number
JP2000307042A
JP2000307042A JP11112938A JP11293899A JP2000307042A JP 2000307042 A JP2000307042 A JP 2000307042A JP 11112938 A JP11112938 A JP 11112938A JP 11293899 A JP11293899 A JP 11293899A JP 2000307042 A JP2000307042 A JP 2000307042A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
heat sink
cooling structure
small
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11112938A
Other languages
English (en)
Other versions
JP3196762B2 (ja
Inventor
Masaya Ikeda
連也 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11293899A priority Critical patent/JP3196762B2/ja
Priority to US09/552,797 priority patent/US6268239B1/en
Publication of JP2000307042A publication Critical patent/JP2000307042A/ja
Application granted granted Critical
Publication of JP3196762B2 publication Critical patent/JP3196762B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 ヒートシンクを固定するための圧力を受け半
導体チップを破損することなく効率的な冷却を行うこと
ができる、半導体チップ冷却構造を得る。 【解決手段】 小型配線基板２に少なくとも１個の貫通
穴が設けられ、ヒートシンク４が有する凸部は貫通穴へ
挿入可能な大きさとされ、凸部と半導体チップ１とは熱
伝導材５を介して接続され、ヒートシンク４は固定ねじ
７により大型配線基板３へ固定される。この構成によ
り、半導体チップ１は、ヒートシンク４を介して大型配
線基板３へ保持されるため、固定のための荷重による半
導体チップ１の破損を防止することができる。また、半
導体チップ１の表面とヒートシンク４の凸部とを熱伝導
材５を介して接続することにより、半導体チップ１から
発生する熱を効率良くヒートシンク４に伝えることがで
き、裏面からの冷却に比べてより効率的な冷却が可能に
なる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップ冷却
構造に関し、特に、配線基板に搭載されたベアチップ状
態の回路の半導体チップ冷却構造に関する。
【０００２】
【従来の技術】従来、半導体チップ冷却構造は、例え
ば、ラバーシート等の熱伝導材を用いたヒートシンクを
搭載して構成される。図３は、従来例１の半導体チップ
冷却構造の構成例を示している。本図３において、半導
体チップは、はんだ等により配線基板に表面を下にして
実装されている。半導体チップの裏面側には、熱伝導性
のラバーシート等の熱伝導材を挟んでヒートシンクが搭
載される。さらに、ヒートシンクの脱落を防止するた
め、固定ねじ等により配線基板に固定される。
【０００３】本発明と技術分野の類似する従来例２とし
て、特開平１０−２０９３４８号公報の「放熱効果を増
進する半導体のパッケージ構造」がある。本従来例２
は、放熱片を半導体チップの表面側に取り付けるように
したものである。この構造において、放熱片は例えば略
正方形の金属板であり、その表面には、取り付け時にチ
ップの表面やボンディングワイヤの損傷を防止するため
に、樹脂封止時に金型のキャビティに対する位置決めを
して、間に空間を形成し、接合用樹脂との噛み合わせを
強め、剥離を防止する等の目的で凹凸や貫通孔が設けら
れる。これにより、半導体チップの熱が上方からも放出
されるため、放熱効果が大幅に改善される、としてい
る。
【０００４】従来例３の特公昭６１−４２４３１号公報
の「集積回路のパッケージの冷却装置」は、ＩＣチップ
の活性面と基板の裏面にマウントされたヒートシンクと
の間に直接的な熱の導管を設けている。この構成は、従
来のフリップチップ型のＩＣチップパッケージにおいて
は、基板にＩＣチップの活性面が対向しており、その活
性面から発生する熱の放熱が基板によって妨げられ、大
規模なＩＣチップから発生する大量の熱に対してはそれ
を取り去ることが困難であったものの、解決策として提
唱したものである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
従来技術では、下記の問題を伴う。第１に、ヒートシン
クを配線基板に固定するためにヒートシンクに加えた力
が熱伝導材を介して半導体チップに加わる。このため、
半導体チップがヒートシンクからの圧力を受け、破損し
易い。
【０００６】第２に、半導体チップの動作は、表面から
高々数μｍまでの深さに形成された拡散層、半導体電極
および金属配線等において行われ、熱もこれらの層から
発生する。半導体チップの厚みは４００μｍ程度あるの
で、裏面から冷却するよりも表面から冷却する方が冷却
効率が良いのは明らかである。このように、従来の冷却
構造は、半導体チップの裏面から冷却する構造であり、
冷却効率が良くない。
【０００７】本発明は、ヒートシンクを固定するための
圧力を受け半導体チップを破損することなく効率的な冷
却を行うことができる、半導体チップ冷却構造を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】かかる目的を達成するた
め、本発明の半導体チップ冷却構造は、半導体チップを
搭載した小型配線基板を大型配線基板へ接続し、ヒート
シンクにより半導体チップを冷却する半導体チップ冷却
構造であり、小型配線基板に少なくとも１個の貫通穴が
設けられ、ヒートシンクに凸部が形成され、凸部は貫通
穴へ挿入可能な大きさとされ、凸部と半導体チップとは
熱伝導材を介して接続され、ヒートシンクは所定の固定
手段により大型配線基板へ固定され、半導体チップをヒ
ートシンクを介して大型配線基板へ接続した構造とした
ことを特徴としている。
【０００９】請求項２記載の発明では、請求項１記載の
半導体チップ冷却構造において、凸部と半導体チップと
を接続する熱伝導材は、熱伝導性グリースまたは熱伝導
ラバー等の緩衝作用を有する熱伝導材とするとよい。
【００１０】請求項３記載の発明では、請求項１または
２記載の半導体チップ冷却構造において、ヒートシンク
を大型配線基板へ固定する固定手段は、固定ネジを含む
機械的固定手段とするとよい。
【００１１】請求項４記載の発明では、請求項１から３
の何れかに記載の半導体チップ冷却構造において、半導
体チップと小型配線基板とは、熱伝導材を介した接続の
他に、はんだ等の伝導接合剤を用いた電気的な接続をと
るとよい。
【００１２】請求項５記載の発明では、請求項１から４
の何れかに記載の半導体チップ冷却構造において、小型
配線基板に設けられる貫通穴は、この小型配線基板の中
央部に１個、または小型配線基板内に複数個を散在して
設けるとよい。
【００１３】請求項６記載の発明では、請求項４または
５に記載の半導体チップ冷却構造において、ヒートシン
クを大型配線基板に固定するための荷重を、大型配線基
板と小型配線基板との間に狭持させたはんだ等の伝導接
合剤により支持させるとよい。
【００１４】
【発明の実施の形態】次に、添付図面を参照して本発明
による半導体チップ冷却構造の実施の形態を詳細に説明
する。図１および図２を参照すると、本発明の半導体チ
ップ冷却構造の一実施形態が示されている。図１および
図２は、半導体チップ冷却構造の断面構造を示してお
り、図１が第１の実施形態、図２が第２の実施形態を、
それぞれ示している。
【００１５】（第１の実施形態）図１において、第１の
実施形態の半導体チップ冷却構造は、半導体チップ１、
小型配線基板２、大型配線基板３、ヒートシンク４、熱
伝導材５、固定ねじ７の構成部品と、伝導接合剤のはん
だ６とにより構成される。本図１によると半導体チップ
１は、表面側を下にした状態で小型配線基板２上に搭載
されている。また、小型配線基板２の中央には、半導体
チップより小さい貫通穴が設けられている。
【００１６】小型配線基板２は、はんだ等の伝導接合剤
により大型配線基板３に搭載される。ヒートシンク４
は、表面の中央に小型配線基板２の貫通穴に対応した凸
部を有しており、固定ねじ７等の固定手段によって大型
配線基板３に固定される。また、ヒートシンク４の凸部
と半導体チップ１との間の隙間に、熱伝導コンパウンド
等の熱伝導材５を充填している。
【００１７】（動作）半導体チップ１の表面電極と小型
配線基板２上にチップ電極と対向する位置に形成された
パッドとを、はんだ等で接続することにより、半導体チ
ップ１は小型配線基板２に搭載される。また、小型配線
基板２は、はんだ６等で大型配線基板３に接続される。
【００１８】ヒートシンク４の凸部には、予め熱伝導材
を塗布または接着しておき、固定ねじ７等の固定手段に
よって大型配線基板３に固定する。この凸部の高さおよ
び熱伝導材５の厚さは、ヒートシンク４と半導体チップ
１の熱的接続が十分採れるように設計しておく。
【００１９】ヒートシンク４を大型配線基板３に固定す
るための荷重は、小型配線基板２および大型配線基板３
と小型配線基板２を接続するためのはんだ６によって支
持される。このため、固定するための荷重は、半導体チ
ップ１へは加わらない。一方、半導体チップ１にかかる
荷重は、ヒートシンク４の凸部の高さに熱伝導材５の厚
みを加えたものと、小型配線基板２の厚さにチップ接続
部の厚さを加えたものとの相対関係によって決定され、
ヒートシンク４の固定荷重には依存しない。このため、
各部の寸法を適正に設計することにより予め制御可能で
あり、荷重によって半導体チップ１が破損することを防
止することができる。
【００２０】また、本発明の半導体チップ冷却構造で
は、ヒートシンクの凸部が半導体チップの表面に熱伝導
材を介して接続されているので、従来の裏面からの冷却
に比べて、より効率的な冷却が可能になる。
【００２１】（具体例）図１を参照して、より具体的な
一例を以下に説明する。半導体チップ１は、１３ｍｍ
角、厚さ３５０μｍで、表面の周囲には入出力端子とし
て複数の表面電極が設けられている。小型配線基板２
は、２３ｍｍ角、厚さ１ｍｍのビルドアップ基板であ
り、中央部分に１１ｍｍ角の穴が開いており、表面には
半導体チップ１と接続するためのパッドＡおよび大型配
線基板３に接続するためのパッドＢが設けられている。
大型配線基板３は、３００ｍｍ×３００ｍｍ、厚さ１．
６ｍｍのガラスエポキシ基板で構成され、表面に小型配
線基板を搭載するためのパッドと、ヒートシンク固定ね
じを通すための貫通孔が設けられている。ヒートシンク
４は、４３ｍｍ角のアルミニウム製であり、表面の中央
に１０ｍｍ角、高さ０．８ｍｍの凸部を有し、四隅に固
定ねじ７を通すための貫通孔が設けられており、裏面側
には放熱のためのフィンが設けられている。
【００２２】（具体例の動作）半導体チップ１の表面電
極上には、予めＡｕバンプが設けられている。小型配線
基板２上に形成されたパッドＡ上には、予めはんだ層が
析出法により設けられている。半導体チップ１を加熱可
能な吸着治具により、はんだの融点より高い温度に加熱
しつつ吸着し、はんだの融点より低い温度に加熱された
小型配線基板２に適度な荷重をもって押しつけることに
より、パッドＡ上のはんだが溶融し、Ａｕバンプに付着
する。吸着を止め、吸着治具を離すとはんだは固化し、
パッドＡとＡｕバンプとの接続が完了する。次に、小型
配線基板２の表面のパッドＢにはんだペーストを塗布
し、その上に直径４５０μｍのＣｕ球を載せてリフロー
し、パッドＢ上にはんだボールを形成する。大型配線基
板上のパッドにはんだペーストを塗布し、小型配線基板
を搭載してリフローすることにより、小型配線基板を接
続する。
【００２３】ヒートシンク４の凸部には、予め熱伝導材
コンパウンドを塗布しておき、ねじによって大型配線基
板に固定する。凸部の高さおよび熱伝導材の厚さは、ヒ
ートシンクと半導体チップの熱的接続が十分とれるよう
に設計しておく。
【００２４】ヒートシンク４を大型配線基板３に固定す
るための荷重は、小型配線基板２および大型配線基板３
と小型配線基板２を電気的に接続するための、大型配線
基板と小型配線基板との間に狭持させたはんだによって
支持される。このため上記の荷重は、半導体チップ１に
は加わらない。一方、半導体チップ１にかかる荷重はヒ
ートシンク凸部の高さに熱伝導材の厚みを加えたもの
と、小型配線基板２の厚さにチップ接続部の厚さを加え
たものとの相対関係によって決定される。また、ヒート
シンク４の固定荷重には依存しないので、各部の寸法を
適正に設計することにより予め制御可能であり、荷重に
よって半導体チップが破損することを防止することがで
きる。
【００２５】さらに、本実施形態の半導体チップ冷却構
造では、ヒートシンクの凸部が半導体チップの表面に熱
伝導材を介して接続されているので、従来の裏面からの
冷却に比べて、より効率的な冷却が可能になる。
【００２６】（第２の実施形態）図２によると、小型配
線基板２は複数個の穴を有し、複数個の半導体チップを
搭載可能である。ヒートシンク４は、小型配線基板２に
設けられた穴に対応した位置に複数個の凸部を有する。
各半導体チップ１の接続後の高さにばらつきがある。こ
のため、ヒートシンク４の凸部と半導体チップ１との間
隔もばらつくが、間に充填する熱伝導材５を適宜選択す
ることによって段差を吸収することができる。このよう
な形態においても、第一の実施例と同様の動作により、
同様の効果を奏することができる。
【００２７】上記の実施形態によれば、半導体チップの
動作は、表面から高々数μｍまでの深さに形成された拡
散層、半導体電極および金属配線等において行われ、熱
もこれらの層から発生する。半導体チップの厚みは４０
０μｍ程度なので、熱はほぼチップ表面から発生すると
考えて良い。本発明の半導体チップ冷却構造では、ヒー
トシンクの凸部が半導体チップの表面に熱伝導材を介し
て接続されているので、従来の裏面からの冷却に比べ
て、より効率的な冷却が可能になる。
【００２８】従来例では、ヒートシンクを固定するため
にヒートシンクに加えられた荷重は、熱伝導材を介して
半導体チップに加わる構造になっているため、荷重が過
大に加えられた場合半導体チップを破損する可能性があ
る。しかし本発明では、ヒートシンクを大型配線基板に
固定するための荷重は、小型配線基板および大型配線基
板と小型配線基板を接続するためのはんだによって支持
されるので、半導体チップには加わらない。一方、半導
体チップにかかる荷重はヒートシンク凸部の高さに熱伝
導材の厚みを加えたものと、小型配線基板の厚さにチッ
プ接続部の厚さを加えたものとの相対関係によって決定
される。よって、ヒートシンクの固定荷重には依存しな
いので、各部の寸法を適正に設計することにより予め制
御可能であり、荷重によって半導体チップが破損するこ
とを防止することができる。
【００２９】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
【００３０】
【発明の効果】以上の説明より明らかなように、本発明
の半導体チップ冷却構造は、小型配線基板に少なくとも
１個の貫通穴が設けられ、ヒートシンクが有する凸部は
貫通穴へ挿入されて半導体チップと熱伝導材を介して接
続され、ヒートシンクは所定の固定手段により大型配線
基板へ固定される。
【００３１】この構成により、半導体チップはヒートシ
ンクを介して大型配線基板へ保持されるため固定のため
の荷重に依存しない。また、半導体チップの表面とヒー
トシンクの凸部とを熱伝導材を介して接続することによ
り、半導体チップから発生する熱を効率良くヒートシン
クに伝えることができ、裏面からの冷却に比べてより効
率的な冷却が可能になる。
【図面の簡単な説明】
【図１】本発明の半導体チップ冷却構造の第１の実施形
態を示す断面図である。
【図２】本発明の半導体チップ冷却構造の第２の実施形
態を示す断面図である。
【図３】従来の半導体チップ冷却構造を示す断面図であ
る。
【符号の説明】
１ 半導体チップ ２ 小型配線基板 ３ 大型配線基板 ４ ヒートシンク ５ 熱伝導材 ６ はんだ ７ 固定ねじ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E336 AA04 AA07 AA09 AA11 AA16 BB01 BC02 BC34 CC32 CC36 CC43 DD01 EE03 EE12 EE17 GG03 5E338 AA01 BB03 BB13 CD11 EE02 5E344 AA09 AA17 AA19 AA22 AA26 BB02 CC05 CC24 CD01 CD11 DD03 EE02 5F036 AA01 BB05 BB21 BC33

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップを搭載した小型配線基板を
    大型配線基板へ接続し、ヒートシンクにより前記半導体
    チップを冷却する半導体チップ冷却構造であり、 前記小型配線基板に少なくとも１個の貫通穴が設けら
    れ、 前記ヒートシンクに凸部が形成され、 前記凸部は前記貫通穴へ挿入可能な大きさとされ、 前記凸部と前記半導体チップとは熱伝導材を介して接続
    され、 前記ヒートシンクは所定の固定手段により前記大型配線
    基板へ固定され、 前記半導体チップを前記ヒートシンクを介して前記大型
    配線基板へ接続した構造としたことを特徴とする半導体
    チップ冷却構造。
  2. 【請求項２】 請求項１記載の半導体チップ冷却構造に
    おいて、凸部と半導体チップとを接続する熱伝導材は、
    熱伝導性グリースまたは熱伝導ラバー等の緩衝作用を有
    する熱伝導材であることを特徴とする半導体チップ冷却
    構造。
  3. 【請求項３】 請求項１または２記載の半導体チップ冷
    却構造において、ヒートシンクを大型配線基板へ固定す
    る固定手段は、固定ネジを含む機械的固定手段であるこ
    とを特徴とする半導体チップ冷却構造。
  4. 【請求項４】 請求項１から３の何れかに記載の半導体
    チップ冷却構造において、半導体チップと小型配線基板
    とは、前記熱伝導材を介した接続の他に、はんだ等の伝
    導接合剤を用いた電気的な接続がとられることを特徴と
    する半導体チップ冷却構造。
  5. 【請求項５】 請求項１から４の何れかに記載の半導体
    チップ冷却構造において、小型配線基板に設けられる貫
    通穴は、該小型配線基板の中央部に１個、または該小型
    配線基板内に複数個が散在して設けられたことを特徴と
    する半導体チップ冷却構造。
  6. 【請求項６】 請求項４または５に記載の半導体チップ
    冷却構造において、ヒートシンクを大型配線基板に固定
    するための荷重を、大型配線基板と小型配線基板との間
    に狭持させたはんだ等の伝導接合剤により支持させたこ
    とを特徴とする半導体チップ冷却構造。
JP11293899A 1999-04-20 1999-04-20 半導体チップ冷却構造 Expired - Fee Related JP3196762B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11293899A JP3196762B2 (ja) 1999-04-20 1999-04-20 半導体チップ冷却構造
US09/552,797 US6268239B1 (en) 1999-04-20 2000-04-20 Semiconductor chip cooling structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11293899A JP3196762B2 (ja) 1999-04-20 1999-04-20 半導体チップ冷却構造

Publications (2)

Publication Number Publication Date
JP2000307042A true JP2000307042A (ja) 2000-11-02
JP3196762B2 JP3196762B2 (ja) 2001-08-06

Family

ID=14599265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11293899A Expired - Fee Related JP3196762B2 (ja) 1999-04-20 1999-04-20 半導体チップ冷却構造

Country Status (2)

Country Link
US (1) US6268239B1 (ja)
JP (1) JP3196762B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259962A (ja) * 2004-03-11 2005-09-22 Fuji Electric Fa Components & Systems Co Ltd 整流回路の実装構造
US7687901B2 (en) 2005-01-24 2010-03-30 Toyota Jidosha Kabushiki Kaisha Heat dissipating fins opposite semiconductor elements
CN102549741A (zh) * 2010-08-20 2012-07-04 松下电器产业株式会社 半导体装置及其制造方法
US8395255B2 (en) 2010-01-13 2013-03-12 Sony Corporation Semiconductor device having a cooling function component
KR20190085176A (ko) * 2016-12-21 2019-07-17 마이크론 테크놀로지, 인크 밑에 놓인 인터포저를 통해 확장되는 히트 스프레더를 갖는 반도체 다이 조립체 및 관련 기술

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634735B2 (ja) * 2000-10-05 2005-03-30 三洋電機株式会社 半導体装置および半導体モジュール
US6580611B1 (en) * 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
US6631078B2 (en) * 2002-01-10 2003-10-07 International Business Machines Corporation Electronic package with thermally conductive standoff
DE10201781B4 (de) * 2002-01-17 2007-06-06 Infineon Technologies Ag Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
US7268425B2 (en) * 2003-03-05 2007-09-11 Intel Corporation Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
KR100555546B1 (ko) * 2004-01-08 2006-03-03 삼성전자주식회사 집적회로소자 냉각장치 및 이를 구비하는 디스크 드라이브
US20060035413A1 (en) * 2004-01-13 2006-02-16 Cookson Electronics, Inc. Thermal protection for electronic components during processing
US20050151555A1 (en) * 2004-01-13 2005-07-14 Cookson Electronics, Inc. Cooling devices and methods of using them
JP2006179606A (ja) * 2004-12-21 2006-07-06 Nitto Denko Corp 配線回路基板
US7560309B1 (en) * 2005-07-26 2009-07-14 Marvell International Ltd. Drop-in heat sink and exposed die-back for molded flip die package
US7272001B2 (en) * 2005-09-09 2007-09-18 King Young Technology Co., Ltd. External conductive heat dissipating device for microcomputers
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
WO2008099554A1 (ja) * 2007-02-15 2008-08-21 Nec Corporation 半導体パッケージの実装構造
JP5155890B2 (ja) * 2008-06-12 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
GB2461548B (en) * 2008-07-02 2010-10-13 Thales Holdings Uk Plc Printed circuit board assembly
US8405203B2 (en) 2010-09-10 2013-03-26 Cisco Technology, Inc. Semiconductor package with integrated substrate thermal slug
US9006889B2 (en) 2011-11-11 2015-04-14 Skyworks Solutions, Inc. Flip chip packages with improved thermal performance
US20130308274A1 (en) * 2012-05-21 2013-11-21 Triquint Semiconductor, Inc. Thermal spreader having graduated thermal expansion parameters
US9763317B2 (en) 2013-03-14 2017-09-12 Cisco Technology, Inc. Method and apparatus for providing a ground and a heat transfer interface on a printed circuit board
CN104157627B (zh) * 2013-05-14 2019-11-08 飞兆半导体公司 半导体组件
CN104900610A (zh) * 2015-01-26 2015-09-09 天津大学 一种用于重分布封装芯片的散热结构
US10629513B2 (en) * 2015-06-04 2020-04-21 Eaton Intelligent Power Limited Ceramic plated materials for electrical isolation and thermal transfer
US11089671B2 (en) * 2019-11-26 2021-08-10 Eridan Communications, Inc. Integrated circuit / printed circuit board assembly and method of manufacture
CN111417258B (zh) * 2020-05-15 2022-12-06 安徽全照电子有限公司 一种抗老化线路板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396936A (en) 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
US4859408A (en) 1984-08-03 1989-08-22 Westinghouse Electric Corp. Method and apparatus for securing structural tubes in nuclear reactor fuel assemblies
EP0678917B1 (en) * 1994-04-22 2003-06-25 Nec Corporation Supporting member for cooling means and electronic package using the same
US6020219A (en) * 1994-06-16 2000-02-01 Lucent Technologies Inc. Method of packaging fragile devices with a gel medium confined by a rim member
US5625227A (en) * 1995-01-18 1997-04-29 Dell Usa, L.P. Circuit board-mounted IC package cooling apparatus
US5985697A (en) * 1996-05-06 1999-11-16 Sun Microsystems, Inc. Method and apparatus for mounting an integrated circuit to a printed circuit board
US6016006A (en) * 1996-06-24 2000-01-18 Intel Corporation Thermal grease insertion and retention
US5739586A (en) * 1996-08-30 1998-04-14 Scientific-Atlanta, Inc. Heat sink assembly including a printed wiring board and a metal case
US5736785A (en) 1996-12-20 1998-04-07 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat
JP2957969B2 (ja) 1997-01-21 1999-10-06 財団法人工業技術研究院 放熱効果を増進する半導体のパッケージ構造
US6130113A (en) * 1998-07-13 2000-10-10 Lsi Logic Corporation Enhanced lamination process between heatspreader to pressure sensitive adhesive (PSA) interface as a step in the semiconductor assembly process
US5999415A (en) * 1998-11-18 1999-12-07 Vlsi Technology, Inc. BGA package using PCB and tape in a die-down configuration

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259962A (ja) * 2004-03-11 2005-09-22 Fuji Electric Fa Components & Systems Co Ltd 整流回路の実装構造
US7687901B2 (en) 2005-01-24 2010-03-30 Toyota Jidosha Kabushiki Kaisha Heat dissipating fins opposite semiconductor elements
US8395255B2 (en) 2010-01-13 2013-03-12 Sony Corporation Semiconductor device having a cooling function component
CN102549741A (zh) * 2010-08-20 2012-07-04 松下电器产业株式会社 半导体装置及其制造方法
KR20190085176A (ko) * 2016-12-21 2019-07-17 마이크론 테크놀로지, 인크 밑에 놓인 인터포저를 통해 확장되는 히트 스프레더를 갖는 반도체 다이 조립체 및 관련 기술
KR102342690B1 (ko) * 2016-12-21 2021-12-24 마이크론 테크놀로지, 인크 밑에 놓인 인터포저를 통해 확장되는 히트 스프레더를 갖는 반도체 다이 조립체 및 관련 기술

Also Published As

Publication number Publication date
US6268239B1 (en) 2001-07-31
JP3196762B2 (ja) 2001-08-06

Similar Documents

Publication Publication Date Title
JP3196762B2 (ja) 半導体チップ冷却構造
TWI255532B (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
US6657311B1 (en) Heat dissipating flip-chip ball grid array
JP3368177B2 (ja) 基板の構造要素への効果的なヒートシンク接触を可能にする装置および方法
JP2004172489A (ja) 半導体装置およびその製造方法
US7081375B2 (en) Semiconductor package having thermal interface material (TIM)
US20060249852A1 (en) Flip-chip semiconductor device
JP2005217405A (ja) 熱放出形半導体パッケージ及びその製造方法
JPH06260532A (ja) フリップチップの接続構造
KR20020008004A (ko) 열확산기를 부착한 반도체 장치 및 그 제조 방법
JPH11354677A (ja) 半導体装置の実装構造および実装方法
WO2004112129A1 (ja) 電子装置
JPH11312769A (ja) デバイス放熱用のヒートシンクアセンブリ
JPH09293808A (ja) 半導体装置
US20060273467A1 (en) Flip chip package and method of conducting heat therefrom
TW200408087A (en) Thermal enhance semiconductor package
JPH11265967A (ja) Ｌｓｉ実装基板の構造及びその製造方法
JP2007258448A (ja) 半導体装置
JPH0917827A (ja) 半導体装置
JP2000164792A (ja) 半導体装置およびその製造方法
JPH0661368A (ja) フリップチップ型半導体装置
JP2005064118A (ja) 半導体装置およびその製造方法
JP2861984B2 (ja) 半導体装置、および該半導体装置の製造方法
JP2804765B2 (ja) 電子部品塔載用基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080608

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees