JP2005259962A

JP2005259962A - 整流回路の実装構造

Info

Publication number: JP2005259962A
Application number: JP2004069060A
Authority: JP
Inventors: Masakazu Gekito; 政和鷁頭; Kazuhiro Oki; 一洋沖; Shingo Hashizume; 真悟橋爪
Original assignee: Fuji Electric FA Components and Systems Co Ltd
Current assignee: Fuji Electric FA Components and Systems Co Ltd
Priority date: 2004-03-11
Filing date: 2004-03-11
Publication date: 2005-09-22

Abstract

【課題】整流回路の実装構造を工夫して小型化を図り、放熱効率の向上および整流回路基板の他の基板との連結作業性の改善を図る。
【解決手段】面実装半導体素子１１，１２，１３，１４を、両面実装可能な整流回路基板４の一方の面に搭載するとともに、同様に面実装半導体素子２１，２２，２３，２４を整流回路基板４の他方の面に搭載することで、小型化を図る。また、整流回路基板４に接続端子３１を設けることで、変圧器６などのリード部品が搭載されている主基板５と半田付けで連結でき、作業性が改善される。
【選択図】図１

Description

この発明は、整流回路を有する電力変換回路、特に面実装半導体素子で構成される整流回路の実装構造に関する。

図１０は例えば特許文献１に開示されている従来の構造例を、図１１は図１０に対応する回路例を示す。図１０（ａ）は上面図、同（ｂ）は側面から見た側面図、同（ｃ）はダイオードモジュールとスイッチング電源のトランス，チョークコイルとの接続状態を示す平面図である。
図１０（ａ）に示すように、金属ベースプリント配線板２４０の上に面実装半導体素子１１，１２，１３，１４，２１，２２，２３，２４とコンデンサ１８１，１８２，１８３，１８４，１９１，１９２，１９３，１９４とが半田付け実装され、面実装半導体素子１１，１２，１３，１４と面実装半導体素子２１，２２，２３，２４との共通電極が外部端子２３０と金属ベースプリント配線板２４０の配線パターンにより接続されている。

また、面実装半導体素子１１，１２，１３，１４の他の電極が端子板２０１と金属ベースプリント配線板２４０の配線パターンにより接続され、面実装半導体素子２１，２２，２３，２４の他の電極が端子板２０２と金属ベースプリント配線板２４０の配線パターンにより接続されている。
さらに、図１０（ｂ）のように、端子板２０１とブスバー２６１との間にはビーズコア２１１，２１２，２１３，２１４が挿入され、端子板２０２とブスバー２６２との間にはビーズコア２２１，２２２，２２３，２２４が挿入され、図１０（ｃ）のように、ブスバー２６１と変圧器６の一方の端子がネジ締結され、ブスバー２６２と変圧器６の他方の端子とチョークコイル２７０とにそれぞれネジ締結され、外部端子２３０とブスバー２６３がネジ締結され、チョークコイル２７０とブスバー２６４がネジ締結されている。

特開平０８−０９８３７８号公報（第４頁、図１−図３）

しかし、図１０，１１に示すものは、金属ベースプリント配線板２４０の裏面は放熱体に取付けられ、金属ベースプリント配線板２４０の裏面には部品を実装できないため、小型化に限界がある。また、面実装半導体素子の上面にブスバーが配置されるため、面実装半導体素子の上面側からは効率よく放熱することができない。
さらに、整流回路以外の部品がリード部品で構成され、これらの部品がプリント配線板に実装される場合、このプリント配線板と整流回路を構成する金属ベースプリント配線板との接続はブスバーなどによるネジ締結となるため、作業性が容易な半田付けによる接続が困難である。

特に、低圧大電流回路の低損失化技術として、電界効果トランジスタを整流素子として用いる同期整流回路があるが、電界効果トランジスタの駆動信号をリード部品が実装されているプリント配線板から伝達する場合、リード線などによる配線となるため作業性はさらに悪化する。
したがって、この発明の課題は、面実装半導体素子で構成される整流回路部を小型化するとともに、面実装半導体素子の放熱効率を向上させ、さらには整流回路部と他の基板との連結の作業性を改善することにある。

このような課題を解決するため、請求項１の発明では、面実装半導体素子からなる整流回路とリード部品からなる電力変換回路において、
整流回路基板の両面に面実装半導体素子を実装し、前記整流回路基板に第１の接続端子を設け、この第１の接続端子にリード部品を実装した主基板を半田付けで連結することを特徴とする。
この請求項１の発明においては、前記面実装半導体素子の少なくとも１つ以上を電界効果トランジスタとし、この電界効果トランジスタを駆動するための駆動回路を前記整流回路基板に実装し、この整流回路基板に電界効果トランジスタのゲート信号を伝達する少なくとも１つ以上の第２の接続端子を設け、この第２の接続端子と前記第１の接続端子とにより、リード部品を実装した主基板を半田付けで連結することができる（請求項２の発明）。

上記請求項１または２の発明においては、面実装半導体素子を熱伝導シートを介して放熱体に取付けることができる（請求項３の発明）。これら請求項１から３のいずれかの発明においては、前記整流回路基板のパターン配線の一部に放熱端子を接続し、この放熱端子に放熱体を取付けることがでる（請求項４の発明）。さらに、請求項４の発明においては、前記放熱端子をネジ固定可能な端子台とすることができる（請求項５の発明）。

この発明によれば、整流回路基板の両面に面実装半導体素子を実装することにより、小型化が可能となる。また、整流回路基板と主基板とを半田付けで実装できるため、作業性が改善される。さらに、パターン配線の一部と放熱端子とにより放熱体へ熱を伝達する、または面実装半導体素子と放熱体との間に熱伝導シートを配置することにより、放熱効率が向上する。

図１はこの発明の第１の実施の形態を示す構造図である。なお、図１（ａ）は上面図、同（ｂ）は図１（ａ）を紙面下側から見た側面図、同（ｃ）は図１（ａ）を紙面右側から見た側面図である。以下の図の（ａ），（ｂ），（ｃ）の関係も同様とする。
図１からも明らかなように、面実装半導体素子１１，１２，１３，１４を両面実装可能な整流回路基板４の一方の面に実装し、面実装半導体素子２１，２２，２３，２４を整流回路基板４の他方の面に実装し、変圧器６などのリード部品が実装されている主基板５と整流回路基板４とを、接続端子３１で半田付け連結している。

図２は図１の変形例を示す構造図である。
すなわち、変圧器などのリード部品が低背型である場合に、整流回路基板４を図１のような縦置き実装とすると、整流回路基板４の高さが主基板５を含めた装置全体の高さを決定することになり、装置の小型化の妨げになるおそれがある。そこで、図２（ｂ），（ｃ）のように整流回路基板４のどちらか一方の面を主基板５と対向させ、面実装半導体素子２１，２２，２３，２４（または１１，１２，１３，１４）の厚さよりも長い接続端子３２，３３を整流回路基板４の両端に配置し、整流回路基板４と主基板５とを接続端子３２，３３で半田付け連結する。

以上のように、面実装半導体素子を基板両面に実装することにより、従来例と比較して整流回路基板を小型化することができる。また、回路基板は通常多層化して用いられるので、この発明でも多層化し面実装半導体素子１１，１２，１３，１４の共通電極パターン配線やスルーホールなどで基板内側層で接続することにより、配線パターンの低インダクタンス化（配線距離の短縮化）が可能となり、従来例でノイズ低減のために必要とされたコンデンサ１８１，１８２，１８３，１８４，１９１，１９２，１９３，１９４やビーズコア２１１，２１２，２１３，２１４，２２１，２２２，２２３，２２４が小型化または削除可能となる。

上記に加え、整流回路基板と主基板とは接続端子で半田付け連結されるため、実装作業性が改善される。
なお、整流回路としては、図１１に示すような半波整流回路だけでなく、図３に示すようなセンタータップ全波整流回路や、フルブリッジ全波整流回路，倍電流整流回路，倍電圧整流回路などの各種整流回路に適用することができる。

図４はこの発明の第２の実施の形態を示す構造図である。これは、図５に示すような低圧大電流回路の低損失化技術として、電界効果トランジスタを整流素子として用いる同期整流回路の例である。
すなわち、面実装半導体素子１１、面実装電界効果トランジスタ７１，７２、この面実装電界効果トランジスタ７１，７２をオン・オフ動作させる駆動回路８１，８２を両面実装可能な整流回路基板４の一方の面に実装したものである。なお、図示は省略したが、整流回路基板４の他方の面には、図５に示す面実装半導体素子２１、面実装電界効果トランジスタ７３，７４、この面実装電界効果トランジスタ７３，７４をオン・オフ動作させる駆動回路８３，８４が実装される。

さらに、主回路電流を導通させる接続端子３１と、面実装電界効果トランジスタ７１，７２，７３，７４の駆動信号を伝達させる接続端子３４，３５とにより、整流回路基板４と主基板５とが半田付け連結される。
このように、整流素子として電界効果トランジスタを用いた場合において、この電界効果トランジスタの駆動信号を伝達する配線も、接続端子で半田付け連結されるため実装作業性が悪化することはない。

図６はこの発明の第３の実施の形態を示す構造図である。これの図１と異なる点は、面実装半導体素子１１，１２，１３，１４の共通電極パターン配線の一部に、半田付け接続された放熱端子１０１，１０２，１０３を設けるとともに、面実装半導体素子２１，２２，２３，２４の共通電極パターン配線の一部に、半田付け接続された放熱端子１１１，１１２，１１３を設け、さらに放熱端子１０１，１０２，１０３は放熱体９１と半田付け連結し、放熱端子１１１，１１２，１１３は放熱体９２と半田付け連結したものである。放熱端子１０１，１０２，１０３および１１１，１１２，１１３は、それぞれ１つの放熱端子にまとめても良い。

すなわち、図１，２および４の実施例では、面実装半導体素子の冷却に放熱体を使用しておらず、効率よく冷却ができないという新たな問題が生じる。この実施例はこの新たな問題を解決するものであり、面実装半導体素子の共通電極パターン配線の一部から半田付け接続された放熱端子へ熱を伝え、また放熱端子から半田付け接続された放熱体へ効率よく熱を伝えるようにしたものである。

図７はこの発明の第４の実施の形態を示す構造図である。これの図６と異なる点は、面実装半導体素子１１，１２，１３，１４の共通電極パターン配線の一部に、半田付け接続された放熱端子１０１，１０２，１０３と、面実装半導体素子２１，２２，２３，２４の共通電極パターン配線の一部に、半田付け接続された放熱端子１１１，１１２，１１３をネジ固定可能な端子台とし、放熱端子１０１，１０２，１０３は放熱体９１とは固定ネジ１４１，１４２，１４３でネジ締結し、放熱端子１１１，１１２，１１３は放熱体９２と固定ネジ１５１，１５２，１５３でネジ締結したものである。すなわち、図６の放熱体９１，９２は熱容量が大きく、放熱端子１０１，１０２，１０３，１１１，１１２，１１３との半田付け作業時間が長くなり、整流回路基板４へ熱ストレスを与えるという新たな問題が生じる。この実施例はこの新たな問題を解決するものであり、放熱端子をネジ固定可能な端子台とすることで、放熱端子と放熱体との連結作業を短縮化し、整流回路基板４への熱ストレスを低減させるものである。

図８はこの発明の第５の実施の形態を示す構造図である。これの図１との相違は、面実装半導体素子１１，１２，１３，１４に対し熱伝導シート１３１を介して放熱体９１を密着させ、面実装半導体素子２１，２２，２３，２４に対し熱伝導シート１３２を介して放熱体９２を密着させ、放熱体９１と９２とをスペーサ１２１，１２２、固定ネジ１６１，１６２（図示省略）、固定ナット１７１，１７２とで固定することにより、面実装半導体素子１１，１２，１３，１４と熱伝導シート１３１、面実装半導体素子２１，２２，２３，２４と熱伝導シート１３２の密着性をそれぞれ向上させる構造にした点である。

図８のようにすることで、面実装半導体素子の上面側から熱伝導シートと放熱体を介して、効率よく放熱することができる。
図９は図７または図８の変形例を示し、面実装半導体素子の共通電極パターン配線→放熱端子１０３，１１３→放熱体９１，９２の経路で熱を伝達するとともに、面実装半導体素子１１〜２４の上面→熱伝導シート１３１，１３２→放熱体９１，９２の経路でも熱を伝達することが可能であり、より方熱効率を向上させることができる。

この発明は、直流を交流に変換する整流回路のほかに、交流を直流に変換するインバータ回路、直流を直流に変換するＤＣ／ＤＣコンバータ回路を、面実装半導体素子で構成する場合も同様にして適用することができる。

この発明の第１の実施の形態を示す構造図図１の変形例を示す構造図センタータップ全波整流回路の一般的な例を示す回路図この発明の第２の実施の形態を示す構造図図４に対応する同期整流回路図この発明の第３の実施の形態を示す構造図この発明の第４の実施の形態を示す構造図この発明の第５の実施の形態を示す構造図図７または図８の変形例を示す構造図従来例を示す構造図図１０に対応する半波整流回路図

符号の説明

１１〜１４，２１〜２４…面実装半導体素子、３１〜３５…接続端子、４…整流回路基板、５…主基板、６…変圧器、７１〜７４…面実装電界効果トランジスタ、８１，８２…駆動回路、９１，９２…放熱体、１０１〜１０４，１１１〜１１４…放熱端子、１２１，１２２…スペーサ、１３１，１３２…熱伝導シート、１４１〜１４３，１５１〜１５３，１６１…固定ネジ、１７１，１７２…固定ナット。

Claims

面実装半導体素子からなる整流回路とリード部品からなる電力変換回路において、
整流回路基板の両面に面実装半導体素子を実装し、前記整流回路基板に第１の接続端子を設け、この第１の接続端子にリード部品を実装した主基板を半田付けで連結することを特徴とする整流回路の実装構造。
前記面実装半導体素子の少なくとも１つ以上を電界効果トランジスタとし、この電界効果トランジスタを駆動するための駆動回路を前記整流回路基板に実装し、この整流回路基板に電界効果トランジスタのゲート信号を伝達する少なくとも１つ以上の第２の接続端子を設け、この第２の接続端子と前記第１の接続端子とにより、リード部品を実装した主基板を半田付けで連結することを特徴とする請求項１に記載の整流回路の実装構造。
前記面実装半導体素子を熱伝導シートを介して放熱体に取付けることを特徴とする請求項１または２に記載の整流回路の実装構造。
前記整流回路基板のパターン配線の一部に放熱端子を接続し、この放熱端子に放熱体を取付けることを特徴とする請求項１から３のいずれかに記載の整流回路の実装構造。
前記放熱端子をネジ固定可能な端子台とすることを特徴とする請求項４に記載の整流回路の実装構造。