JP6818873B2 - スイッチング素子駆動ユニット - Google Patents

スイッチング素子駆動ユニット Download PDF

Info

Publication number
JP6818873B2
JP6818873B2 JP2019510505A JP2019510505A JP6818873B2 JP 6818873 B2 JP6818873 B2 JP 6818873B2 JP 2019510505 A JP2019510505 A JP 2019510505A JP 2019510505 A JP2019510505 A JP 2019510505A JP 6818873 B2 JP6818873 B2 JP 6818873B2
Authority
JP
Japan
Prior art keywords
switching element
semiconductor switching
circuit board
driver
cooler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019510505A
Other languages
English (en)
Other versions
JPWO2018185805A1 (ja
Inventor
佳 早瀬
佳 早瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018185805A1 publication Critical patent/JPWO2018185805A1/ja
Application granted granted Critical
Publication of JP6818873B2 publication Critical patent/JP6818873B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
    • H05K7/209—Heat transfer by conduction from internal heat source to heat radiating structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB

Description

この発明は、ワイドギャップ半導体で構成された半導体スイッチング素子及び半導体スイッチング素子を駆動するドライバを備えたスイッチング素子駆動ユニットに関し、特にドライバの配置に関するものである。
半導体スイッチング素子及びドライバを備えた電力変換装置では、小型化のために、トランス及びリアクトル等の電気部品や半導体スイッチング素子の冷却効率のよい筐体への実装構造が提案されている。例えば、比較的高さのある電気部品を収容する凹部を有すると共に、凹部の側面部に冷媒流路を有する収納体を備え、側面部の上面に比較的高さの低い半導体スイッチング素子を実装し、回路基板を電気部品や半導体スイッチング素子の上面に実装する方法がある（特許第５８２３０２０号公報、特許第５５３５２９２号公報）。
このような構造では、高さの異なる電気部品や半導体スイッチング素子に対し、電気部品の冷却効率を上げながら、回路基板に対して各部品の高さを揃えることにより無駄空間を無くせるため、空間使用効率が良く、高密度実装が実現できる。また、回路基板の下に電気部品や半導体スイッチング素子が配置されるので、電力変換装置の投影面積を小さくすることができる。
特許第５８２３０２０号公報 特許第５５３５２９２号公報
しかし、半導体スイッチング素子として、高速動作可能なワイドバンドギャップを持つＧａＮ（Gallium Nitride）やＳｉＣ（Silicon Carbide）を用いると、高速動作に対する安定性確保のため、半導体スイッチング素子と、回路基板に表面実装されているドライバとの接続距離を短くする必要がある。半導体スイッチング素子とドライバの接続距離を短くしようとすると、半導体スイッチング素子と回路基板とを接続するリードを短くする必要がある。そのために、半導体スイッチング素子の冷却面を回路基板に近づける必要があり、冷却面を冷却する冷却器を回路基板に近づける必要がある。一方で、ドライバと筐体（冷却器）との間の絶縁を確保するためには、冷却器との絶縁距離が確保されている位置にドライバを配置する必要があり、そのためには、冷却器が配置された側の回路基板の面に冷却器を投影した投影領域以外にドライバを配置する必要がある。その結果、半導体スイッチング素子とドライバとの接続距離を長くせざるをえず、半導体スイッチング素子の動作の安定性の確保が難しくなっていた。
また、ワイドバンドギャップ半導体で構成された半導体スイッチング素子の安定動作のために、半導体パッケージのリードを無くした表面実装パッケージも多くなっている。また、小型化のため、半導体スイッチング素子の薄型化が進んでいる。このように表面実装された薄型の半導体スイッチング素子を冷却する冷却器は、回路基板に接近して配置される。冷却器とドライバとの絶縁距離を確保するためには、冷却器が配置された側の回路基板の面に冷却器を投影した投影領域以外にドライバを配置する必要がある。その結果、半導体スイッチング素子とドライバとの接続距離を長くせざるをえず、半導体スイッチング素子の動作の安定性の確保が難しくなっていた。
さらに、ワイドギャップ半導体は、Ｓｉ(silicon)半導体と比較してチップを小さくできる特徴があり、パッケージを小型化できる。その結果、冷却器に対して半導体スイッチング素子が小さくなり、冷却器との絶縁距離を確保しようとすると、半導体スイッチング素子との接続距離が長くなっていた。
そこで、ワイドギャップ半導体で構成された半導体スイッチング素子を用いる場合でも、ドライバと冷却器の絶縁を確保しつつ、ドライバと半導体スイッチング素子との接続距離を短くできるスイッチング素子駆動ユニットが望まれる。
この発明に係るスイッチング素子駆動ユニットは、回路パターンを有する回路基板と、前記回路基板と接続され、ワイドバンドギャップ半導体で構成された半導体スイッチング素子と、前記半導体スイッチング素子と絶縁された状態で、前記半導体スイッチング素子を冷却する冷却器と、前記半導体スイッチング素子を駆動するドライバと、を備え、前記ドライバは、前記冷却器が配置された側の前記回路基板の面である第１面とは反対側の第２面に表面実装されており、
前記半導体スイッチング素子は、前記第１面に表面実装されると共に、前記回路基板に表面実装される面とは反対側の面に冷却面を有しており、
前記冷却器は、前記半導体スイッチング素子の冷却面に取り付けられ、
前記半導体スイッチング素子の熱が、前記回路基板を介さずに前記冷却器に伝達され、
前記回路基板は、前記半導体スイッチング素子が表面実装される前記回路基板の領域を貫通し、導体が埋め込まれたスルーホールを有し、
前記半導体スイッチング素子は、板状に形成され、板状部の一方の面が、前記第２面に表面実装され、
前記スルーホールの前記第１面側は、前記半導体スイッチング素子の表面実装面に設けられた端子に接続され、前記スルーホールの第２面側は、前記第２面に設けられた接続配線を介して前記ドライバの端子に接続されているものである。


本発明に係るスイッチング素子駆動ユニットによれば、半導体スイッチング素子は、冷却器と絶縁されているので、半導体スイッチング素子と導通しているドライバの部分を、冷却器と絶縁する必要がある。ワイドバンドギャップ半導体で構成された半導体スイッチング素子を駆動するドライバを、冷却器が配置された側の回路基板の第１面とは反対側の第２面に表面実装することにより、ドライバと冷却器との間に回路基板が配置されるため、ドライバと冷却器の絶縁を確保することができる。また、ドライバは、回路基板を挟んで冷却器とは反対側に配置されるので、冷却器の配置位置に関わらず、ドライバの配置位置を決定することができる。そのため、ドライバを、半導体スイッチング素子の近くに配置することが可能になり、ドライバと半導体スイッチング素子との接続距離を短くし、高速動作に対する安定性を確保することが可能になる。
本発明の実施の形態１に係るスイッチング素子駆動ユニットの平面図及び側面図である。 本発明の実施の形態１に係る複数のスイッチング素子駆動ユニットにより構成される電力変換装置の回路図である。 本発明の実施の形態２に係るスイッチング素子駆動ユニットの平面図及び側面図である。 本発明の実施の形態３に係るスイッチング素子駆動ユニットの平面図及び側面図である。 本発明の実施の形態４に係るスイッチング素子駆動ユニットの平面図及び側面図である。
実施の形態１．
実施の形態１に係るスイッチング素子駆動ユニット３０について、図面を参照して説明する。図１の上側の図は、実施の形態１に係るスイッチング素子駆動ユニット３０を回路基板１の第２面３２側から見た平面図であり、図１の下側の図は、スイッチング素子駆動ユニット３０を側方から見た側面図である。図２は、スイッチング素子駆動ユニット３０を４つ備えた電力変換装置の回路図である。
図２に示す電力変換装置は、スイッチング素子駆動ユニット３０を備えた電力変換装置の一例であり、絶縁型のフルブリッジＤＣ／ＤＣコンバータとされている。電力変換装置は、絶縁されたトランス１０４と、トランス１０４の一次巻線１０４ａに接続された単相インバータ１０２と、トランス１０４の二次巻線１０４ｂに接続された整流回路１０５とを備えている。
単相インバータ１０２は、フルブリッジに構成された４つの半導体スイッチング素子１０２ａ〜１０２ｄを備えている。各半導体スイッチング素子１０２ａ〜１０２ｄには、ＦＥＴ（Field Effect Transistor）が用いられており、ソースからドレイン方向に逆導通特性をもつ、ワイドバンドギャップ半導体であるGaN(Gallium Nitride)から構成されている。単相インバータ１０２は、入力電源１０１の直流電圧Ｖｉｎを交流電圧に変換してトランス１０４の一次巻線１０４ａに供給する。なお、各半導体スイッチング素子は、ソースとドレイン間に逆並列接続されたダイオードを備えてもよく、ダイオードは、ワイドバンドギャップ半導体から構成されてもよい。また、各半導体スイッチング素子には、ワイドバンドギャップ半導体で構成されたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）等が用いられてもよい。ワイドバンドギャップ半導体として、SiC（Silicon Carbide）やダイヤモンド系材料等が用いられてもよい。
整流回路１０５は、フルブリッジに構成された４つの整流素子（半導体素子）としてのダイオード１０５ａ〜１０５ｄを備えている。また、整流回路１０５の出力には、出力平滑用のリアクトル１０６と出力コンデンサ１０７が接続されており、平滑された直流電圧Ｖｏｕｔが負荷１０８に出力される。
更に、電力変換装置は、半導体スイッチング素子を制御する制御回路１０９を備えている。制御回路１０９は、単相インバータ１０２等の主回路と絶縁されている。制御回路１０９には、入力電圧Ｖｉｎの検出信号が絶縁素子１１２ａを介して入力され、出力電圧Ｖｏｕｔの検出信号が絶縁素子１１２ｂを介して入力される。制御回路１０９は、出力電圧Ｖｏｕｔが目標電圧になるように、各半導体スイッチング素子１０２ａ〜１０２ｄをオンオフするゲート信号１１０ａ〜１１０ｄを生成し、各半導体スイッチング素子１０２ａ〜１０２ｄのオンＤｕｔｙ（オン期間）を制御する。ここで、各ゲート信号１１０ａ〜１１０ｄは、絶縁素子１１１ａ〜１１１ｄを介してドライバ１０３ａ〜１０３ｄに入力される。絶縁素子１１１ａ〜１１１ｄには、フォトカプラや磁気カプラが用いられる。各ドライバ１０３ａ〜１０３ｄは、ＦＥＴ等の半導体スイッチング素子を備えており、各半導体スイッチング素子が、各ゲート信号１１０ａ〜１１０ｄに応じてゲート駆動信号を発生し、各ゲート駆動信号が、各半導体スイッチング素子１０２ａ〜１０２ｄのゲート端子に入力される。
次に、スイッチング素子駆動ユニット３０について説明する。図１には、四対の半導体スイッチング素子１０２ａ〜１０２ｄ及びドライバ１０３ａ〜１０３ｄの内、一対の半導体スイッチング素子及びドライバを備えたスイッチング素子駆動ユニット３０の実装構造を示している。図１の例では、半導体スイッチング素子１０２ａ及びドライバ１０３ａを示している。
スイッチング素子駆動ユニット３０は、回路パターンを有する回路基板１を備えている。本実施の形態では、回路基板１は、ガラスエポキシ等の基材に、回路パターンが印刷されている。回路基板１は、２層以上の複数の回路パターンの層を有している。回路基板１は、平板状とされており、一方側の面である第１面３１と、他方側の面である第２面３２とを備えている。図１には、１つのスイッチング素子駆動ユニット３０が１つの回路基板１を備えているように示しているが、複数のスイッチング素子駆動ユニット３０が、共通の１つの回路基板１を備えてもよい。
半導体スイッチング素子１０２ａは、表面実装型とされており、板状（本例では、矩形板状）のチップとされている。半導体スイッチング素子１０２ａの一方側の面が、表面実装面とされており、回路基板１の回路パターンにはんだ接合される接続端子パッドが設けられている。本実施の形態では、ゲート端子、ソース端子、及びドレイン端子の接続端子パッドが設けられている。半導体スイッチング素子１０２ａの他方側の面が、冷却面とされており、冷却パッドが設けられている。
半導体スイッチング素子１０２ａの表面実装面が、回路基板１の第１面３１に表面実装されており、半導体スイッチング素子１０２ａのゲート端子、ソース端子、及びドレイン端子が回路基板１の回路パターンに接続されている。半導体スイッチング素子１０２ａの冷却面に、冷却器４が取り付けられている。よって、半導体スイッチング素子１０２ａの熱が、回路基板１を介さずに冷却器４に伝達される。そのため、半導体スイッチング素子１０２ａから冷却器４への伝熱効率を向上させることができる。
本実施の形態では、半導体スイッチング素子１０２ａの冷却面と冷却器４の取付面との間に、絶縁部材としての絶縁シート３が挟まれている。伝熱等のために冷却器４が電力変換装置の筐体と導通していても、筐体と半導体スイッチング素子１０２ａとの絶縁を確保することができる。絶縁シート３は、冷却器４の取付面の全体に亘って張り付けられている。この絶縁シート３により、冷却器４と回路基板１との絶縁を確保することができ、冷却器４と、回路基板１の反対側に配置されたドライバ１０３ａとの絶縁距離を確保することができる。
なお、半導体スイッチング素子１０２ａの冷却面が絶縁されている場合は、絶縁シート３が挟まれていなくてもよい。また、半導体スイッチング素子１０２ａと絶縁シート３の間に、半導体スイッチング素子１０２ａの熱を拡散するヒートスプレッダが設けられてもよい。冷却器４は、水路を持つ水冷式でもよく、冷却フィンを備えて空気により冷却する空冷式でもよい。本例では、冷却器４は、外形が直方体状とされている。
半導体スイッチング素子１０２ａは、ワイドギャップ半導体により構成されているため、従来のＳｉ(silicon)半導体により構成される場合よりも小型化されている。そのため、半導体スイッチング素子１０２ａの冷却面は、冷却器４の取付面よりも狭くなっており、半導体スイッチング素子１０２ａは、冷却器４により覆われている。冷却器４の取付面の中心部に半導体スイッチング素子１０２ａの冷却面が取り付けられている。これにより、半導体スイッチング素子１０２ａから冷却器４に伝達された熱の拡散を向上させることができる。
回路基板１の第１面３１と冷却器４の取付面との間に、半導体スイッチング素子１０２ａが配置されていない空間が生じている。当該空間に、ドライバ１０３ａを配置できれば、ドライバ１０３ａと半導体スイッチング素子１０２ａとの接続距離を短くすることができる。しかし、半導体スイッチング素子１０２ａは、ワイドギャップ半導体によって、薄型化されているため、空間の間隔が狭くなっている。そのため、回路基板１と冷却器４との間の空間に、冷却器４との絶縁距離を確保しつつドライバ１０３ａを配置することが難くなっている。
そこで、ドライバ１０３ａは、冷却器４が配置された側の回路基板１の面である第１面３１とは反対側の第２面３２に表面実装されている。
この構成によれば、ドライバ１０３ａと冷却器４との間に回路基板１が配置されるため、ドライバ１０３ａと冷却器４の絶縁を確保することができる。また、ドライバ１０３ａは、回路基板１を挟んで冷却器４とは反対側に配置されるので、冷却器４の配置位置に関わらず、ドライバ１０３ａの配置位置を決定することができる。そのため、ドライバ１０３ａを、半導体スイッチング素子１０２ａの近くに配置することが可能になり、ドライバ１０３ａと半導体スイッチング素子１０２ａとの接続距離を短くし、高速動作に対する安定性を確保することが可能になる。
本実施の形態では、ドライバ１０３ａは、ドライバ１０３ａが駆動する半導体スイッチング素子１０２ａの最も近くに配置されている能動素子とされている。ここで、能動素子とは、電子回路の構成要素となる個々の部品であり独立した固有の機能をもっている素子の中で、トランジスタ（半導体スイッチング素子）等のように信号以外のエネルギーを信号エネルギーに変換したり増幅したりする素子である。能動素子から、抵抗、コイル、コンデンサ等の受動素子、配線は除かれる。なお、ドライバ１０３ａは、上記のように半導体スイッチング素子を備えており、能動素子である。
この構成によれば、ドライバ１０３ａを、半導体スイッチング素子１０２ａの最も近くに配置し、ドライバ１０３ａと半導体スイッチング素子１０２ａとの接続距離を短くし、高速動作に対する安定性を確保することができる。
ドライバ１０３ａは、回路基板１の第１面３１及び第２面３２の法線方向に見て、少なくとも一部が冷却器４と重複するように配置されている。この構成によれば、ドライバ１０３ａを、冷却器４と法線方向に見て重複する位置まで、半導体スイッチング素子１０２ａの近くに配置できる。また、スイッチング素子駆動ユニット３０の各構成部品をコンパクトにまとめて、小型化することができる。
ドライバ１０３ａは、回路基板１の第１面３１及び第２面３２の法線方向に見て、半導体スイッチング素子１０２ａと重複しないように配置されている。本実施の形態では、半導体スイッチング素子１０２ａが表面実装されている第１面３１の領域の反対側の第２面３２の領域には、ドライバ１０３ａが表面実装されておらず、当該反対側の第２面３２の領域に近接する第２面３２の領域にドライバ１０３ａが表面実装されている。この構成により、半導体スイッチング素子１０２ａとドライバ１０３ａとの間で、回路基板１を介して相互に熱が伝達され難くできると共に接続箇所以外の絶縁を確保することできる。
回路基板１の法線方向に見た場合において、ドライバ１０３ａと半導体スイッチング素子１０２ａとの間の間隔は、ドライバ１０３ａの幅及び半導体スイッチング素子１０２ａの幅よりも狭くなっている。
半導体スイッチング素子１０２ａとドライバ１０３ａとは、回路基板１を貫通するスルーホール１１を介して接続されている。スルーホール１１は、半導体スイッチング素子１０２ａが表面実装される回路基板１の領域の、ドライバ１０３ａ側の端部に設けられている。スルーホール１１には導体が埋め込まれており、スルーホール１１の第１面３１側は、半導体スイッチング素子１０２ａの表面実装面に設けられたゲート端子等に接続され、スルーホール１１の第２面３２側は、第２面３２に設けられた接続パターン１２を介してドライバ１０３ａの端子に接続される。ドライバ１０３ａは、半導体スイッチング素子１０２ａとの接続距離が最も短い能動素子とされている。
本実施の形態では、半導体スイッチング素子１０２ａのゲート端子に加えてソース端子が、ドライバ１０３ａに接続されるように構成されており、スルーホール１１及び接続パターン１２は２つずつ設けられている。
実施の形態２．
次に、実施の形態２に係るスイッチング素子駆動ユニット３０について説明する。上記の実施の形態１と同様の構成部分は説明を省略する。本実施の形態に係る電力変換装置及びスイッチング素子駆動ユニット３０の基本的な回路構成は実施の形態１と同様であるが、スイッチング素子駆動ユニット３０の配置構成が実施の形態１とは異なる。図３の上側の図は、実施の形態２に係るスイッチング素子駆動ユニット３０を回路基板１の第２面３２側から見た平面図であり、図３の下側の図は、スイッチング素子駆動ユニット３０を側方から見た側面図である。
本実施の形態でも、実施の形態１と同様に、ドライバ１０３ａは、冷却器４が配置された側の回路基板１の第１面３１とは反対側の第２面３２に表面実装されている。また、ドライバ１０３ａは、ドライバ１０３ａが駆動する半導体スイッチング素子１０２ａの最も近くに配置されている能動素子とされている。また、ドライバ１０３ａは、半導体スイッチング素子１０２ａとの接続距離が最も短い能動素子とされている。
本実施の形態では、実施の形態１とは異なり、半導体スイッチング素子１０２ａは、第２面３２に表面実装される。半導体スイッチング素子１０２ａは、回路基板１に表面実装される面に、冷却パッドを有している。そして、冷却器４は、半導体スイッチング素子１０２ａが表面実装されている第２面３２の領域の反対側の第１面３１の領域に取り付けられている。そして、半導体スイッチング素子１０２ａの熱が、回路基板１を介して冷却器４に伝達される。
この構成によれば、半導体スイッチング素子１０２ａの熱を、回路基板１を介して反対側の冷却器４に伝達し、冷却することができる。また、冷却器４とドライバ１０３ａとの物理的干渉を回避して、ドライバ１０３ａを半導体スイッチング素子１０２ａのすぐ隣に配置して接続距離を最短化することができる。半導体スイッチング素子１０２ａとドライバ１０３ａとを、実施の形態１のようにスルーホール１１を介さずに接続することができ、回路基板の構造が複雑になることを抑制できる。
回路基板１を挟んだ半導体スイッチング素子１０２ａの反対側に、冷却器４の取付面の中心部が配置されている。冷却器４と第１面３１との間には、絶縁部材としての絶縁シート３が挟まれている。半導体スイッチング素子１０２ａの冷却パッドが配置されている回路基板１の領域には、回路基板１を貫通するスルーホール１３が設けられている。スルーホール１３には、樹脂、金属等の伝熱性の材料が充填されている。よって、スルーホール１３により、半導体スイッチング素子１０２ａの熱を効率よく冷却器４に伝達することができる。
回路基板１により、ドライバ１０３ａと冷却器４との絶縁を確保することできるので、冷却器４が取り付けられている第１面３１の領域の反対側の第２面３２の領域に、ドライバ１０３ａが取り付けられている。よって、ドライバ１０３ａは、回路基板１の第１面３１及び第２面３２の法線方向に見て、少なくとも一部が冷却器４と重複するように配置されている。
第２面３２に表面実装されたドライバ１０３ａと半導体スイッチング素子１０２ａとの間の間隔は、ドライバ１０３ａの幅及び半導体スイッチング素子１０２ａの幅よりも狭くなっている。半導体スイッチング素子１０２ａは、矩形板状の本体部６からドライバ１０３ａ側に延びたゲート端子及びソース端子の接続端子２２を有している。半導体スイッチング素子１０２ａの２つの接続端子２２は、第２面３２に設けられた２つの接続パターン１２を介してドライバ１０３ａの端子に接続されている。
以上のように、半導体スイッチング素子１０２ａが表面実装面と同じ面に冷却面を持つ構造においても、ドライバ１０３ａと冷却器４の絶縁を確保しながら、ワイドバンドギャップ半導体で構成された半導体スイッチング素子１０２ａの冷却を犠牲にすることなく、半導体スイッチング素子１０２ａとドライバ１０３ａとの接続距離を短くし、安定した高速スイッチングを実現できる。
実施の形態３．
次に、実施の形態３に係るスイッチング素子駆動ユニット３０について説明する。上記の実施の形態１と同様の構成部分は説明を省略する。本実施の形態に係る電力変換装置及びスイッチング素子駆動ユニット３０の基本的な回路構成は実施の形態１と同様であるが、スイッチング素子駆動ユニット３０の配置構成が実施の形態１とは異なる。図４の上側の図は、実施の形態３に係るスイッチング素子駆動ユニット３０を回路基板１の第２面３２側から見た平面図であり、図４の下側の図は、スイッチング素子駆動ユニット３０を側方から見た側面図である。
本実施の形態でも、実施の形態１と同様に、ドライバ１０３ａは、冷却器４が配置された側の回路基板１の第１面３１とは反対側の第２面３２に表面実装されている。また、ドライバ１０３ａは、ドライバ１０３ａが駆動する半導体スイッチング素子１０２ａの最も近くに配置されている能動素子とされている。また、ドライバ１０３ａは、半導体スイッチング素子１０２ａとの接続距離が最も短い能動素子とされている。
本実施の形態では、実施の形態１とは異なり、半導体スイッチング素子１０２ａは、矩形板状の本体部６と、本体部６の１つの側面から直線状に延出するリード２１とを有している。リード２１は、回路基板１を貫通するスルーホール１４に第１面３１側から挿入されて、半田等により回路基板１に取り付けられている。本体部６は、回路基板１の第１面３１側において第１面３１の法線方向に延びている。冷却器４は、本体部６の一方側の面に取り付けられている。
この構成によれば、本体部６が、第１面３１の法線方向に延びるように配置されるので、本体部６を第１面３１から離すことができ、本体部６の一方側の冷却面に冷却器４を取り付けることができる。よって、リード２１付のパッケージの半導体スイッチング素子１０２ａを用いる場合において、冷却器４を回路基板１の第１面３１側に配置することができ、第２面３２に表面実装されたドライバ１０３ａと冷却器４との物理的干渉を回避して、ドライバ１０３ａを、回路基板１に取り付けられた半導体スイッチング素子１０２ａのリード２１のすぐ近くに配置して、ドライバ１０３ａと半導体スイッチング素子１０２ａの接続距離を短くすることができる。また、冷却器４及び本体部６を第１面３１から離して配置することができるため、冷却器４と回路基板１との絶縁を確保することができ、冷却器４と、回路基板１の反対側に配置されたドライバ１０３ａとの絶縁距離を確保することができる。
冷却器４の取付面は、半導体スイッチング素子１０２ａの冷却面よりも広くなっているが、冷却器４の取付面は、半導体スイッチング素子１０２ａの冷却面に対して、第１面３１から離れる側に寄って配置されている。すなわち、半導体スイッチング素子１０２ａの冷却面に取り付けられてない冷却器４の取付面の部分は、第１面３１から離れた側の部分とされている。よって、冷却器４と第１面３１との間に隙間を確保しつつ、本体部６を第１面３１に近づけることができ、半導体スイッチング素子１０２ａとドライバ１０３ａの接続距離を短くすることができる。
冷却器４の取付面と半導体スイッチング素子１０２ａの冷却面との間に、絶縁部材としての絶縁シート３が挟まれている。ネジ７が、冷却器４とは反対側から本体部６に設けられた貫通孔に挿入され、冷却器４に設けられた雌ネジ部に螺合されることにより、冷却器４が、半導体スイッチング素子１０２ａに固定されている。
本実施の形態では、ゲート端子、ソース端子、及びドレイン端子の３本のリード２１が設けられ、スルーホール１４も３つ設けられている。ゲート端子及びソース端子のリード２１は、第２面３２に設けられた２本の接続パターン１２を介してドライバ１０３ａの端子に接続される。なお、ソース端子及びドレイン端子のリード２１は、回路基板１に設けられた不図示の回路パターンに接続されている。
ドライバ１０３ａは、回路基板１に取り付けられたリード２１の取付部に対して、冷却器４が配置されている側に配置されており、ドライバ１０３ａは、回路基板１の第１面３１及び第２面３２の法線方向に見て、少なくとも一部が冷却器４と重複するように配置されている。スイッチング素子駆動ユニット３０の各構成部品をコンパクトにまとめて、小型化することができる。
以上のように、半導体スイッチング素子１０２ａがリード２１付のパッケージであり、リード２１を短くして、回路基板１に実装したい場合でも、ドライバ１０３ａと冷却器４の絶縁を確保しながら、ワイドバンドギャップ半導体で構成された半導体スイッチング素子１０２ａの冷却を犠牲にすることなく、半導体スイッチング素子１０２ａとドライバ１０３ａとの接続距離を短くし、安定した高速スイッチングを実現できる。
実施の形態４．
次に、実施の形態４に係るスイッチング素子駆動ユニット３０について説明する。上記の実施の形態１と同様の構成部分は説明を省略する。本実施の形態に係る電力変換装置及びスイッチング素子駆動ユニット３０の基本的な回路構成は実施の形態１と同様であるが、スイッチング素子駆動ユニット３０の配置構成が実施の形態１とは異なる。図５の上側の図は、実施の形態４に係るスイッチング素子駆動ユニット３０を回路基板１の第２面３２側から見た平面図であり、図５の下側の図は、スイッチング素子駆動ユニット３０を側方から見た側面図である。
本実施の形態でも、実施の形態１と同様に、ドライバ１０３ａは、冷却器４が配置された側の回路基板１の第１面３１とは反対側の第２面３２に表面実装されている。また、ドライバ１０３ａは、ドライバ１０３ａが駆動する半導体スイッチング素子１０２ａの最も近くに配置されている能動素子とされている。また、ドライバ１０３ａは、半導体スイッチング素子１０２ａとの接続距離が最も短い能動素子とされている。
本実施の形態では、実施の形態１とは異なり、半導体スイッチング素子１０２ａは、矩形板状の本体部６と、本体部６の１つの側面から延出した後、曲げられているリード２１とを有している。リード２１は、回路基板１を貫通するスルーホール１４に第１面３１側から挿入されて回路基板１に取り付けられている。本体部６は、第１面３１と間隔を空けて第１面３１と平行方向に延びている。冷却器４は、本体部６の第１面３１側の面とは反対側の面に取り付けられている。
この構成によれば、本体部６は、第１面３１と間隔を空けて第１面３１と平行方向に延びているので、冷却器４を、本体部６の第１面３１側の面とは反対側の面に取り付けることができる。よって、リード２１付のパッケージの半導体スイッチング素子１０２ａを用いる場合において、冷却器４を回路基板１の第１面３１側に配置することができ、第２面３２に表面実装されたドライバ１０３ａと冷却器４との物理的干渉を回避して、ドライバ１０３ａを、回路基板１に取り付けられた半導体スイッチング素子１０２ａのリード２１のすぐ近くに配置して、ドライバ１０３ａと半導体スイッチング素子１０２ａの接続距離を短くすることができる。また、冷却器４と回路基板１との間に本体部６が配置されており、冷却器４を回路基板１から離して配置することができるため、冷却器４と回路基板１との絶縁を確保することができ、冷却器４と、回路基板１の反対側に配置されたドライバ１０３ａとの絶縁距離を確保することができる。
冷却器４の取付面と半導体スイッチング素子１０２ａの冷却面との間に、絶縁部材としての絶縁シート３が挟まれている。ネジ７が、冷却器４とは反対側から本体部６に設けられた貫通孔に挿入され、冷却器４に設けられた雌ネジ部に螺合されることにより、冷却器４が、半導体スイッチング素子１０２ａに固定されている。回路基板１には、ネジ７と回路基板１との接触回避するため、又は第２面３２側からネジ７を取り付けるためのスルーホール１５が設けられている。なお、ネジ７と回路基板１とを離し、スルーホール１５が無い構成としてもよい。
実施の形態３と同様に、ゲート端子、ソース端子、及びドレイン端子の３本のリード２１が設けられ、スルーホール１４も３つ設けられている。各リード２１は、直角に曲げられており、本体部６の面は、第１面３１と平行状に配置されている。ゲート端子及びソース端子のリード２１は、第２面３２に設けられた２本の接続パターン１２を介してドライバ１０３ａの端子に接続される。なお、ソース端子及びドレイン端子のリード２１は、回路基板１に設けられた不図示の回路パターンに接続されている。
ドライバ１０３ａは、回路基板１に取り付けられたリード２１の取付部に対して、本体部６が配置されている側に配置されており、ドライバ１０３ａは、回路基板１の第１面３１及び第２面３２の法線方向に見て、少なくとも一部が冷却器４と重複するように配置されている。スイッチング素子駆動ユニット３０の各構成部品をコンパクトにまとめて、小型化することができる。
以上のように、半導体スイッチング素子１０２ａがリード２１付のパッケージであり、リード２１を短くして、回路基板１に実装したい場合でも、ドライバ１０３ａと冷却器４の絶縁を確保しながら、ワイドバンドギャップ半導体で構成された半導体スイッチング素子１０２ａの冷却を犠牲にすることなく、半導体スイッチング素子１０２ａとドライバ１０３ａとの接続距離を短くし、安定した高速スイッチングを実現できる。
〔その他の実施の形態〕
最後に、本発明のその他の実施の形態について説明する。なお、以下に説明する各実施の形態の構成は、それぞれ単独で適用されるものに限られず、矛盾が生じない限り、他の実施の形態の構成と組み合わせて適用することも可能である。
（１）上記の各実施の形態においては、絶縁素子１１１ａ〜１１１ｄは、ドライバ１０３ａ〜１０３ｄと別の素子とされている場合を例として説明した。しかし、ドライバ１０３ａ〜１０３ｄが、絶縁素子１１１ａ〜１１１ｄを備えている絶縁ドライバとされてもよい。
この場合において、絶縁素子１１１ａ〜１１１ｄに接続される制御回路１０９と冷却器４との絶縁が確保されていない場合は、ドライバ１０３ａ〜１０３ｄに備えられた絶縁素子１１１ａ〜１１１ｄにおける制御回路１０９に接続される入力端子と、冷却器４とが、筐体、制御回路１０９等を介して間接的に導通しており、絶縁されていなくてもよい。しかし、ドライバ１０３ａ〜１０３ｄの入力端子以外の部分は、冷却器４と絶縁されている。
（２）上記の各実施の形態においては、１つのドライバが、１つの半導体スイッチング素子を駆動する場合を例として説明した。しかし、１つのドライバが、複数の半導体スイッチング素子を駆動するように構成されてもよい。例えば、並列接続された２つの半導体スイッチング素子を１つのドライバで駆動するように構成されてもよく、直列接続された２つの半導体スイッチング素子（図２における１０２ａと１０２ｂ、又は１０２ｃと１０２ｄ）を１つのドライバで駆動するように構成されてもよい。この場合においては、１つのスイッチング素子駆動ユニット３０は、１つのドライバ、１つのドライバによって駆動される複数の半導体スイッチング素子、及び当該複数の半導体スイッチング素子を冷却する単数又は複数の冷却器を備えており、これらドライバ、半導体スイッチング素子、及び冷却器の配置構成は、上記の各実施の形態と同様の技術的思想に基づいたものとなる。
具体的には、１つのドライバは、単数又は複数の冷却器が配置された側の回路基板の第１面とは反対側の第２面に表面実装され、１つのドライバが駆動する複数の半導体スイッチング素子の最も近くに配置されている能動素子とされる。また、１つのドライバは、回路基板の第１面及び第２面の法線方向に見て、少なくとも一部が単数又は複数の冷却器と重複するように配置される。実施の形態１に対応し、複数の半導体スイッチング素子のそれぞれは、第１面に表面実装されると共に、回路基板に表面実装される面とは反対側の面に冷却面を有しており、単数又は複数の冷却器は、複数の半導体スイッチング素子の冷却面に取り付けられ、複数の半導体スイッチング素子の熱が、回路基板を介さずに単数又は複数の冷却器に伝達される。実施の形態２に対応し、複数の半導体スイッチング素子のそれぞれは、第２面に表面実装されると共に、回路基板に表面実装される面に冷却パッドを有しており、単数又は複数の冷却器は、複数の半導体スイッチング素子が表面実装されている第２面の領域の反対側の第１面の領域に取り付けられ、複数の半導体スイッチング素子の熱が、回路基板を介して単数又は複数の冷却器に伝達される。
実施の形態３に対応し、複数の半導体スイッチング素子のそれぞれは、板状の本体部と、本体部の１つの側面から直線状に延出するリードとを有し、リードのそれぞれは、回路基板を貫通するスルーホールに第１面側から挿入されて回路基板に取り付けられ、本体部のそれぞれは、回路基板の第１面側において第１面の法線方向に延び、単数又は複数の冷却器は、本体部のそれぞれの一方側の冷却面に取り付けられている。実施の形態４に対応し、複数の半導体スイッチング素子のそれぞれは、板状の本体部と、本体部の１つの側面から延出した後、曲げられているリードとを有し、リードのそれぞれは、回路基板を貫通するスルーホールに第１面側から挿入されて回路基板に取り付けられ、本体部のそれぞれは、第１面と間隔を空けて第１面と平行方向に延び、単数又は複数の冷却器は、本体部のそれぞれの第１面側の面とは反対側の面に取り付けられる。
（３）上記の各実施の形態においては、電力変換装置は、図２に示すような絶縁型のフルブリッジＤＣ／ＤＣコンバータとされている場合を例として説明した。しかし、スイッチング素子駆動ユニットを備えた電力変換装置であれば、どのような種類の電力変換装置であってもよい。例えば、電力変換装置は、主回路が絶縁されていれば、ＬＬＣ方式やハーフブリッジ型のＤＣ／ＤＣコンバータ等であってもよい。また、電力変換装置は、セミブリッジレスＡＣ／ＤＣコンバータ、トーテムポール型のＡＣ／ＤＣコンバータ等のＡＣ／ＤＣコンバータや、モータを駆動するインバータ等であってもよい。
（４）上記の各実施の形態においては、半導体スッチング素子１０２ａとドライバ１０３ａとが、リード、回路パターン等の配線により直接接続されている場合を例として説明した。しかし、半導体スッチング素子１０２ａとドライバ１０３ａとの接続経路に、抵抗、コンデンサ、フェライトビーズ等の受動素子が挿入されてもよい。なお、フェライトビーズは、配線を取り囲むように配置されたコイル等のインダクタとして働き、ノイズ成分を除去する受動素子であり、チップタイプとされてもよい。
本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ 回路基板、３ 絶縁部材、４ 冷却器、６ 本体部、２１ リード、２２ 接続端子、３０ スイッチング素子駆動ユニット、３１ 第１面、３２ 第２面、１０２ａ 半導体スイッチング素子、１０３ａ ドライバ

Claims (12)

  1. 回路パターンを有する回路基板と、
    前記回路基板と接続され、ワイドバンドギャップ半導体で構成された半導体スイッチング素子と、
    前記半導体スイッチング素子と絶縁された状態で、前記半導体スイッチング素子を冷却する冷却器と、
    前記半導体スイッチング素子を駆動するドライバと、を備え、
    前記ドライバは、前記冷却器が配置された側の前記回路基板の面である第１面とは反対側の第２面に表面実装されており、
    前記半導体スイッチング素子は、前記第１面に表面実装されると共に、前記回路基板に表面実装される面とは反対側の面に冷却面を有しており、
    前記冷却器は、前記半導体スイッチング素子の冷却面に取り付けられ、
    前記半導体スイッチング素子の熱が、前記回路基板を介さずに前記冷却器に伝達され、
    前記回路基板は、前記半導体スイッチング素子が表面実装される前記回路基板の領域を貫通し、導体が埋め込まれたスルーホールを有し、
    前記半導体スイッチング素子は、板状に形成され、板状部の一方の面が、前記第２面に表面実装され、
    前記スルーホールの前記第１面側は、前記半導体スイッチング素子の表面実装面に設けられた端子に接続され、前記スルーホールの第２面側は、前記第２面に設けられた接続配線を介して前記ドライバの端子に接続されているスイッチング素子駆動ユニット。
  2. 前記ドライバは、前記半導体スイッチング素子が表面実装されている前記第１面の領域の反対側の前記第２面の領域に隣接する前記第２面の領域に表面実装され、
    前記スルーホールは、前記半導体スイッチング素子が表面実装されている前記回路基板の領域の、前記ドライバ側の端部に設けられている請求項１に記載のスイッチング素子駆動ユニット。
  3. 回路パターンを有する回路基板と、
    前記回路基板と接続され、ワイドバンドギャップ半導体で構成された半導体スイッチング素子と、
    前記半導体スイッチング素子と絶縁された状態で、前記半導体スイッチング素子を冷却する冷却器と、
    前記半導体スイッチング素子を駆動するドライバと、を備え、
    前記ドライバは、前記冷却器が配置された側の前記回路基板の面である第１面とは反対側の第２面に表面実装され、前記冷却器と絶縁されており、
    前記半導体スイッチング素子は、板状の本体部と、前記本体部の１つの側面から直線状に延出するリードとを有し、前記リードは、前記回路基板を貫通するスルーホールに前記第１面側から挿入されて前記回路基板に取り付けられ、前記本体部は、前記回路基板の前記第１面側において前記第１面の法線方向に延び、
    前記冷却器は、前記本体部の一方側の冷却面に取り付けられ、
    前記スルーホールを貫通した前記リードの前記第２面側の突出部は、前記第２面に設けられた接続配線を介して前記ドライバの端子に接続されているスイッチング素子駆動ユニット。
  4. 前記冷却器は、前記第１面と間隔を空けて配置され、前記冷却器と前記回路基板とは絶縁されている請求項３に記載のスイッチング素子駆動ユニット。
  5. 回路パターンを有する回路基板と、
    前記回路基板と接続され、ワイドバンドギャップ半導体で構成された半導体スイッチング素子と、
    前記半導体スイッチング素子と絶縁された状態で、前記半導体スイッチング素子を冷却する冷却器と、
    前記半導体スイッチング素子を駆動するドライバと、を備え、
    前記ドライバは、前記冷却器が配置された側の前記回路基板の面である第１面とは反対側の第２面に表面実装されており、
    前記半導体スイッチング素子は、板状の本体部と、前記本体部の１つの側面から延出した後、曲げられているリードとを有し、前記リードは、前記回路基板を貫通するスルーホールに前記第１面側から挿入されて前記回路基板に取り付けられ、前記本体部は、前記第１面と間隔を空けて前記第１面と平行方向に延び、
    前記冷却器は、前記本体部の前記第１面側の面とは反対側の面に取り付けられ、
    前記スルーホールを貫通した前記リードの前記第２面側の突出部は、前記第２面に設けられた接続配線を介して前記ドライバの端子に接続されているスイッチング素子駆動ユニット。
  6. 前記ドライバは、駆動する前記半導体スイッチング素子の最も近くに配置されている能動素子とされている請求項１から５のいずれか一項に記載のスイッチング素子駆動ユニット。
  7. 前記ドライバは、駆動する前記半導体スイッチング素子との接続距離が最も短い能動素子とされている請求項１から６のいずれか一項に記載のスイッチング素子駆動ユニット。
  8. 前記ドライバは、前記回路基板の前記第１面及び前記第２面の法線方向に見て、少なくとも一部が前記冷却器と重複するように配置されている請求項１から７のいずれか一項に記載のスイッチング素子駆動ユニット。
  9. 前記冷却器と前記半導体スイッチング素子との間に、絶縁部材が設けられている請求項１から８のいずれか一項に記載のスイッチング素子駆動ユニット。
  10. 前記ドライバは、少なくとも２つ以上の複数の前記半導体スイッチング素子を駆動する請求項１から９のいずれか一項に記載のスイッチング素子駆動ユニット。
  11. 前記ドライバは、ハーフブリッジを構成する、直列接続された２つの前記半導体スイッチング素子を駆動する請求項１０に記載のスイッチング素子駆動ユニット。
  12. 前記ワイドバンドギャップ半導体は、GaN(Gallium Nitride)である請求項１から１１のいずれか一項に記載のスイッチング素子駆動ユニット。
JP2019510505A 2017-04-03 2017-04-03 スイッチング素子駆動ユニット Active JP6818873B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/013909 WO2018185805A1 (ja) 2017-04-03 2017-04-03 スイッチング素子駆動ユニット

Publications (2)

Publication Number Publication Date
JPWO2018185805A1 JPWO2018185805A1 (ja) 2019-06-27
JP6818873B2 true JP6818873B2 (ja) 2021-01-20

Family

ID=63712723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019510505A Active JP6818873B2 (ja) 2017-04-03 2017-04-03 スイッチング素子駆動ユニット

Country Status (5)

Country Link
US (1) US10893610B2 (ja)
EP (1) EP3608957A4 (ja)
JP (1) JP6818873B2 (ja)
CN (1) CN110462827A (ja)
WO (1) WO2018185805A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020153190A1 (ja) * 2019-01-21 2020-07-30 ローム株式会社 半導体モジュールおよびａｃ／ｄｃコンバータユニット
JP7167328B2 (ja) * 2019-05-13 2022-11-08 日立Astemo株式会社 電力変換装置
JP7088129B2 (ja) * 2019-06-27 2022-06-21 三菱電機株式会社 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5237195A (en) 1975-09-14 1977-03-22 Mitsubishi Agricult Mach Co Ltd Binding machine
JPS5823020B2 (ja) 1978-03-13 1983-05-12 三洋電機株式会社 ラジオ受信機の受信周波数表示回路
JP2002050722A (ja) 2000-08-01 2002-02-15 Matsushita Electric Ind Co Ltd 半導体パッケージおよびその応用装置
US6740968B2 (en) * 2001-03-12 2004-05-25 Matsushita Electric Industrial Co., Ltd. Power source unit for driving magnetron and heatsink to be mounted on printed circuit board thereof
JP4404726B2 (ja) * 2004-08-31 2010-01-27 三菱電機株式会社 車載用電力変換装置
US7800222B2 (en) * 2007-11-29 2010-09-21 Infineon Technologies Ag Semiconductor module with switching components and driver electronics
JP5567381B2 (ja) * 2010-04-27 2014-08-06 日立オートモティブシステムズ株式会社 電力変換装置
JP5819052B2 (ja) * 2010-09-09 2015-11-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP5249365B2 (ja) * 2011-01-26 2013-07-31 三菱電機株式会社 電力変換装置
CN103023279B (zh) * 2011-09-27 2015-05-13 株式会社京浜 半导体控制装置
CN104040714A (zh) * 2012-01-13 2014-09-10 住友电木株式会社 电路基板以及电子器件
JP5823020B2 (ja) 2012-03-19 2015-11-25 三菱電機株式会社 電力変換装置
JP5884611B2 (ja) * 2012-04-10 2016-03-15 株式会社デンソー 電子装置
JP5579234B2 (ja) * 2012-08-30 2014-08-27 三菱電機株式会社 電子回路部品の冷却構造及びそれを用いたインバータ装置
US9686854B2 (en) 2012-09-25 2017-06-20 Denso Corporation Electronic device
JP5535292B2 (ja) 2012-10-12 2014-07-02 三菱電機株式会社 電力変換装置
JP2017033959A (ja) * 2015-07-28 2017-02-09 パナソニックＩｐマネジメント株式会社 電子部品及びそれを用いた電子装置
JP6728591B2 (ja) * 2015-08-10 2020-07-22 日産自動車株式会社 電力変換装置

Also Published As

Publication number Publication date
WO2018185805A1 (ja) 2018-10-11
US10893610B2 (en) 2021-01-12
CN110462827A (zh) 2019-11-15
EP3608957A1 (en) 2020-02-12
EP3608957A4 (en) 2020-04-08
JPWO2018185805A1 (ja) 2019-06-27
US20200068713A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
US6970367B2 (en) Switching power supply
US9865529B2 (en) Semiconductor module with conductive pin
JP5259016B2 (ja) パワー半導体モジュール
WO2016027557A1 (ja) 電力変換装置
US10283488B2 (en) Semiconductor module
US20100284155A1 (en) Power Semiconductor Module Including Substrates Spaced from Each Other
US10256718B2 (en) Low-inductance half-bridge arrangement
JP2007234690A (ja) パワー半導体モジュール
US11626790B2 (en) Power conversion device minimizing footprint
JP6818873B2 (ja) スイッチング素子駆動ユニット
WO2018220721A1 (ja) 半導体パワーモジュール
US10085368B2 (en) Electronic device
JP4418208B2 (ja) Ｄｃ−ｄｃコンバータ装置
US9202766B2 (en) Package for power device and method of making the same
JP2010251582A (ja) Ｄｃ−ｄｃコンバータ
JP2022052718A (ja) 空気調和装置の室外機
TWI677172B (zh) 緩衝器電路及功率半導體模組以及感應加熱用電源裝置
US20200304035A1 (en) Semiconductor device
JP2010251559A (ja) 電子回路装置
JP2016101071A (ja) 半導体装置
JP5851666B1 (ja) 電力変換装置
JP7246460B1 (ja) 電力変換装置
US20220344286A1 (en) Semiconductor module
JP6608252B2 (ja) パワー半導体モジュールおよび電力変換装置
JP2018164352A (ja) スイッチ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200603

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201228

R151 Written notification of patent or utility model registration

Ref document number: 6818873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250