JPS5823020B2 - ラジオ受信機の受信周波数表示回路 - Google Patents
ラジオ受信機の受信周波数表示回路Info
- Publication number
- JPS5823020B2 JPS5823020B2 JP2969378A JP2969378A JPS5823020B2 JP S5823020 B2 JPS5823020 B2 JP S5823020B2 JP 2969378 A JP2969378 A JP 2969378A JP 2969378 A JP2969378 A JP 2969378A JP S5823020 B2 JPS5823020 B2 JP S5823020B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- signal
- intermediate frequency
- radio receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
本発明はラジオ受信機の受信周波数をデジタル的に表示
できるようにしたラジオ受信機の受信周波数表示回路に
関する。
できるようにしたラジオ受信機の受信周波数表示回路に
関する。
ラジオ受信機の受信周波数をデジタル的に表示するには
一般に予めカウンタに中間周波数値をプリセントし、次
に局部発振周波数値をカウントすることが行なわれてい
る。
一般に予めカウンタに中間周波数値をプリセントし、次
に局部発振周波数値をカウントすることが行なわれてい
る。
前述において、中間周波数は中間周波トランス、セラミ
ックフィルターなどの特性が不揃いのため、必ずしも全
てのラジオ受信機において同一となるさは限らない。
ックフィルターなどの特性が不揃いのため、必ずしも全
てのラジオ受信機において同一となるさは限らない。
従ってカウンタのプリセント値も中間周波数のずれに応
じて補正する必要があるが、従来は、プリセント回路に
異なる数多くのプリセント値を記憶しておき、中間周波
数のずれに応じたプリセント値を選択してカウンタにプ
リセント値していた。
じて補正する必要があるが、従来は、プリセント回路に
異なる数多くのプリセント値を記憶しておき、中間周波
数のずれに応じたプリセント値を選択してカウンタにプ
リセント値していた。
このため、プリセント値を記憶するためのＲＯＭ等が大
きくなると共に、選択するための端子数が多くなり、集
積回路化するのに障害となっていた。
きくなると共に、選択するための端子数が多くなり、集
積回路化するのに障害となっていた。
本発明は斯る点に鑑み、一本の入力端子で微細の範囲に
わたって調整ができるようにしたラジオ受信機の受信周
波数表示装置に関する。
わたって調整ができるようにしたラジオ受信機の受信周
波数表示装置に関する。
以下本発明を図面に従って説明する。
第１図において１ａ、１ｂ・・・は縦続接続された１０
進カウンタで、初段の１０進カウンタ１ａを除いてラン
チ回路２ａ、２ｂ・・・さらにデコーダ３ａ 、 ３ｂ
・・・を介して表示回路４に接続されている。
進カウンタで、初段の１０進カウンタ１ａを除いてラン
チ回路２ａ、２ｂ・・・さらにデコーダ３ａ 、 ３ｂ
・・・を介して表示回路４に接続されている。
表示回路４は通常日字状に配列された４桁の発光ダイオ
ードが用いられるが、これに限定されることはない。
ードが用いられるが、これに限定されることはない。
５は前記１０カウンタ１ａ、１ｂ・・・を中間周波数値
にプリセントするためのパルス信号を供給するプリセン
ト回路でＡＭ信号を受信するときとＦＭ信号を受信する
ときとでは、パルス信号数が切換えられる。
にプリセントするためのパルス信号を供給するプリセン
ト回路でＡＭ信号を受信するときとＦＭ信号を受信する
ときとでは、パルス信号数が切換えられる。
６は中間周波数のずれを補正するクロ゛ツクパルス信号
ＣＬを制御するための信号を発生させる比較信号発生回
路で、５段接続されたフリツプフロツプ７・・・と、該
フリツプフロツプ７の出力に接続されたＤ−Ａ変換回路
８とよりなる。
ＣＬを制御するための信号を発生させる比較信号発生回
路で、５段接続されたフリツプフロツプ７・・・と、該
フリツプフロツプ７の出力に接続されたＤ−Ａ変換回路
８とよりなる。
９は可変抵抗器１０からの基準の直流信号ＶＢと前記Ｄ
−Ａ変換回路８からの比較用の直流信号■Ａを比較する
比較回路で、前記直流信号ｖＡが直流信号ＶＢより小さ
い聞出力信号を生じる。
−Ａ変換回路８からの比較用の直流信号■Ａを比較する
比較回路で、前記直流信号ｖＡが直流信号ＶＢより小さ
い聞出力信号を生じる。
１１，１２・・・は第１、第２・・・ゲート回路である
。
。
次に本発明の動作を第２図に基づいて説明する。
今、制御パルス発生器（図示せず）から周期的に制御パ
ルス信号Ｔ１．Ｔ２．Ｔ３．Ｔ４を発生する。
ルス信号Ｔ１．Ｔ２．Ｔ３．Ｔ４を発生する。
先ず制御パルス信号Ｔ１が発生されると、その間プリセ
ント回路５からのパルス信号が１０進カウンタｌａ、ｌ
ｂ・・・に加えられ、中間周波数値例えばＡＭ信号を受
信するときは４５５０をプリセントする。
ント回路５からのパルス信号が１０進カウンタｌａ、ｌ
ｂ・・・に加えられ、中間周波数値例えばＡＭ信号を受
信するときは４５５０をプリセントする。
この場合普通局部発振周波数は受信周波数より中間周波
数だけ高くなるようにしているので。
数だけ高くなるようにしているので。
１０進カウンタｉａ、ｌｂ・・・より予め中間周波数分
だけ引く必要がある。
だけ引く必要がある。
即ち始め１０進カウンタｉａ、ｉｂ・・・はｏｏｏｏｏ
となっており、これより４５５０を引くと １０００００−４５５０−１６＝９５４３４この９５４
３４がプリセント値となる。
となっており、これより４５５０を引くと １０００００−４５５０−１６＝９５４３４この９５４
３４がプリセント値となる。
ここで別に１６を引いたのは後述の補正を有効に行うた
めである。
めである。
次の瞬間にリセットパルスＰが比較信号発生回路６に加
えられ、該比較信号発生回路６をリセットする。
えられ、該比較信号発生回路６をリセットする。
その後制御パルス信号Ｔ２が第５ゲート回路１５に加え
られ、クロックパルス信号ＣＬが比較信号発生回路６に
加えられ、カウントを行う。
られ、クロックパルス信号ＣＬが比較信号発生回路６に
加えられ、カウントを行う。
カウントされたフリンプフロ゛ノブ７からの出力パルス
信号Ｄ１．Ｄ２・・・はＤ−Ａ変換回路８で直流信号■
よに変換される。
信号Ｄ１．Ｄ２・・・はＤ−Ａ変換回路８で直流信号■
よに変換される。
この直流信号ｖＡは重畳されていくのでカウントされる
ごとに階段上に増加していく。
ごとに階段上に増加していく。
この直流信号ＶＡは可変抵抗器１０より得られる直流信
号Ｖ１３と比較回路９で比較される。
号Ｖ１３と比較回路９で比較される。
始めのうちは直流信号ｖＢが大きいため、比較回路９よ
り出力信号を生じ、第４ゲート回路１４に信号が加えら
れ、又第２ゲート回路１２には制御パルス信号Ｔ２が加
えられているので、前記クロックパルス信号ＣＬは第４
、第２ゲート回路１４．１２を経て、１０進カウンタ１
ａ、ｉｂ・・・に加えられ１０進カウンタ１ａ、１ｂ・
・・のプリセント値ノ補正を行う。
り出力信号を生じ、第４ゲート回路１４に信号が加えら
れ、又第２ゲート回路１２には制御パルス信号Ｔ２が加
えられているので、前記クロックパルス信号ＣＬは第４
、第２ゲート回路１４．１２を経て、１０進カウンタ１
ａ、ｉｂ・・・に加えられ１０進カウンタ１ａ、１ｂ・
・・のプリセント値ノ補正を行う。
フリンプフロ゛ノブ７のカウントが進み、Ｄ−Ａ変換回
路８よりの直流信号ｖＡが可変抵抗器１０からの直流信
号ｖＢ以上になると、比較回路９の出力信号は零となる
から第４ゲート回路１４はオフしクロックパルス信号Ｃ
Ｌを阻止するので、１０進カウンタｌａ、 １ｂ・・・
の補正は停止される。
路８よりの直流信号ｖＡが可変抵抗器１０からの直流信
号ｖＢ以上になると、比較回路９の出力信号は零となる
から第４ゲート回路１４はオフしクロックパルス信号Ｃ
Ｌを阻止するので、１０進カウンタｌａ、 １ｂ・・・
の補正は停止される。
どこまで補正をするかは。チューニングメーター等をみ
ながら、可変抵抗器１０の抵抗値を調整し、最適受信状
態になったときにその受信している周波数を表示するよ
うに可変抵抗器１０の抵抗値を予め調整しておく。
ながら、可変抵抗器１０の抵抗値を調整し、最適受信状
態になったときにその受信している周波数を表示するよ
うに可変抵抗器１０の抵抗値を予め調整しておく。
このようにして中間周波数のずれを補正できるが、その
ずれは正しい中間周波数より高い場合も、低い場合もあ
る。
ずれは正しい中間周波数より高い場合も、低い場合もあ
る。
そこで本発明では補正可能な周波数の範囲（本実施例で
は比較信号発生回路６のフリンプフロ゛ノブ７を５段接
続しているので、３２段階にわたってできる。
は比較信号発生回路６のフリンプフロ゛ノブ７を５段接
続しているので、３２段階にわたってできる。
）を２分し、その２分した数１６を前述の如く１０進カ
ウンタｉａ、ｉｂ・・・に中間周波数をプリセントする
ときにさらに引いておく。
ウンタｉａ、ｉｂ・・・に中間周波数をプリセントする
ときにさらに引いておく。
従って始め１０進カウンタｉａ、ｉｂ・・・にプリセン
トされた値は最低値になっており、それより中間周波数
のずれＯこ応じて補正していく。
トされた値は最低値になっており、それより中間周波数
のずれＯこ応じて補正していく。
よって使用されるラジオ受信機の中間周波数が正しい値
より低いとき、１０進カウンタｌａ、ｌｂ・・・に加え
る前記補正する数は１７より大きく、前記周波数が正し
い値より高いとき、補正する数は１５より小さく、中間
周波数が丁度圧しいとき補正する数は１６となる。
より低いとき、１０進カウンタｌａ、ｌｂ・・・に加え
る前記補正する数は１７より大きく、前記周波数が正し
い値より高いとき、補正する数は１５より小さく、中間
周波数が丁度圧しいとき補正する数は１６となる。
このようにして使用されるラジオ受信機の中間周波数が
正しい値より低くずれていても高くずれていても補正で
きるようにしている。
正しい値より低くずれていても高くずれていても補正で
きるようにしている。
前記１０進カウンタｉａ、ｌｂ・・・のプリセント値の
補正後、制御パルス信号Ｔ３が第１ゲート回路１１に加
えられるので、その間第１ゲ一ト回路１１を介して受信
機からの局部発振信号ｆ。
補正後、制御パルス信号Ｔ３が第１ゲート回路１１に加
えられるので、その間第１ゲ一ト回路１１を介して受信
機からの局部発振信号ｆ。
を１０進カウンタｉａ、ｉｂ・・・に供給し、カウント
する。
する。
１０進カウンタｌａ、７ｂ・・・は前述した如く補正さ
れた中間周波数値がプリセットされているので、これに
局部発振周波数をカウントすると受信周波数となる。
れた中間周波数値がプリセットされているので、これに
局部発振周波数をカウントすると受信周波数となる。
一例をあげると１０進カウンタｉａ、１ｂ・・・のプリ
セント値が前述した如＜９５４３４で、それを補正し９
５４５０としておく。
セント値が前述した如＜９５４３４で、それを補正し９
５４５０としておく。
それに局部発振周波数のパルス数が１４０５０であると
すると、結局１０進カウンタ１ｂ、１ｃ・・・のカウン
ト数は９５０となる。
すると、結局１０進カウンタ１ｂ、１ｃ・・・のカウン
ト数は９５０となる。
これが受信周波数となる。前記１０進カウンタｉａ、Ｉ
ｂ・・・にカウントされた数値はランチ回路２ａ、２ｂ
・・・に制御パルス信号Ｔ４が加わる間にランチされる
。
ｂ・・・にカウントされた数値はランチ回路２ａ、２ｂ
・・・に制御パルス信号Ｔ４が加わる間にランチされる
。
そのランチされた数値はデコーダ３ａ、３ｂ・・・でデ
コードされて。
コードされて。
表示回路４にてその数値を表示する。
尚、本実施例においては、第５ゲート回路１５を介して
比較信号発生回路６を駆動するクロックパルスＣＬを。
比較信号発生回路６を駆動するクロックパルスＣＬを。
第４ゲート回路１４を介して１０進カウンタｌａ。
１ｂ・・・に印加し、補正用クロックパルスとしている
が、クロックパルスＣＬと補正用クロックパルスは必ず
しも同一のクロックパルスでなくてもよい。
が、クロックパルスＣＬと補正用クロックパルスは必ず
しも同一のクロックパルスでなくてもよい。
例えば、第５ゲート回路１５にはクロックパルスＣＬを
印加し、このクロックパルスＣＬの整数倍のクロックパ
ルスを補正用クロックパルスとして比較回路９の出力及
び制御パルス信号Ｔ２と共に第４ゲート回路１４に加え
るようにしてもよい。
印加し、このクロックパルスＣＬの整数倍のクロックパ
ルスを補正用クロックパルスとして比較回路９の出力及
び制御パルス信号Ｔ２と共に第４ゲート回路１４に加え
るようにしてもよい。
本発明のラジオ受信機の受信周波数表示回路は上述した
如く、カウンタに中間周波数に相関する予め定められた
数値をプリセントしておき、プリセント回路とは別に設
けた補正回路により、基準信号に応じて補正用のクロッ
クパルス信号をカウンタに供給して中間周波数のずれを
補正するようにしたので、プリセント回路に数多くの値
を記憶しておく必要はなく、しかも、端子としては基準
信号を入力する一つの端子だけでよいため、集積化に好
適である。
如く、カウンタに中間周波数に相関する予め定められた
数値をプリセントしておき、プリセント回路とは別に設
けた補正回路により、基準信号に応じて補正用のクロッ
クパルス信号をカウンタに供給して中間周波数のずれを
補正するようにしたので、プリセント回路に数多くの値
を記憶しておく必要はなく、しかも、端子としては基準
信号を入力する一つの端子だけでよいため、集積化に好
適である。
更に、プリセントした値をプリセントし、そのプリセン
トした値を中間周波数のずれに応じて補正するに必要な
りロンクパルス信号の制御を、予め選定した基準信号と
パルス発生回路の多ピントパルス信号に基づいて変換さ
れた比較信号とを比較して得られた信号で行うようにし
たので、前記多ビツトパルス信号のビット数を多くすれ
ば一入力端子より得られる基準信号で所望の補正が正確
に行なえる。
トした値を中間周波数のずれに応じて補正するに必要な
りロンクパルス信号の制御を、予め選定した基準信号と
パルス発生回路の多ピントパルス信号に基づいて変換さ
れた比較信号とを比較して得られた信号で行うようにし
たので、前記多ビツトパルス信号のビット数を多くすれ
ば一入力端子より得られる基準信号で所望の補正が正確
に行なえる。
第１図は本発明のプロ゛ツク図、第２図は本発明の各部
の出力電圧波形図である。 ｌａ、ｉｂ・・・カウンター、５・・・プリセント回路
、６・・・比較信号発生回路、７・・・フリツプフロツ
プ。 ９・・・比較回路、１０・・・可変抵抗器。
の出力電圧波形図である。 ｌａ、ｉｂ・・・カウンター、５・・・プリセント回路
、６・・・比較信号発生回路、７・・・フリツプフロツ
プ。 ９・・・比較回路、１０・・・可変抵抗器。
Claims (1)
- １ 局部発振周波数をカウントするカウンタ手段と、規
定の中間周波数に相関する予め定められた数値データを
発生する数値データ発生手段と、受信周波数をディジク
ル表示する表示器とを含み、前記カウンタのカウントデ
ータと前記数値データとを加算又は減算した結果を前記
表示器にて表示する受信周波数表示回路において、補正
用クロ゛ツクパルス信号発生回路と、中間周波増幅段の
共振周波数と前記規定の中間周波数との周波数差に基づ
く基準信号を発生する基準信号発生回路とを有し、該基
準信号に応じて前記補正用クロンクパルス信号を前記カ
ウンタ手段に供給する補正手段を設け、該補正手段によ
り前記周波数差を補正するようにしたことを特徴とする
ラジオ受信機の受信周波数表示回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2969378A JPS5823020B2 (ja) | 1978-03-13 | 1978-03-13 | ラジオ受信機の受信周波数表示回路 |
| US06/017,061 US4247950A (en) | 1978-03-13 | 1979-03-02 | Display for frequency received by radio receiver |
| NLAANVRAGE7901954,A NL179174C (nl) | 1978-03-13 | 1979-03-12 | Heterodyne ontvanger. |
| FR7906299A FR2420247B1 (fr) | 1978-03-13 | 1979-03-12 | Dispositif d'affichage de |
| DE2909784A DE2909784C2 (de) | 1978-03-13 | 1979-03-13 | Überlagerungsempfänger mit digitaler Empfangsfrequenzanzeige |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2969378A JPS5823020B2 (ja) | 1978-03-13 | 1978-03-13 | ラジオ受信機の受信周波数表示回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54121002A JPS54121002A (en) | 1979-09-19 |
| JPS5823020B2 true JPS5823020B2 (ja) | 1983-05-12 |
Family
ID=12283178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2969378A Expired JPS5823020B2 (ja) | 1978-03-13 | 1978-03-13 | ラジオ受信機の受信周波数表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5823020B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018185805A1 (ja) | 2017-04-03 | 2018-10-11 | 三菱電機株式会社 | スイッチング素子駆動ユニット |
| WO2020026462A1 (ja) | 2018-07-30 | 2020-02-06 | 三菱電機株式会社 | 電力変換装置 |
| WO2020090131A1 (ja) | 2018-11-01 | 2020-05-07 | 三菱電機株式会社 | 電力変換装置 |
-
1978
- 1978-03-13 JP JP2969378A patent/JPS5823020B2/ja not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018185805A1 (ja) | 2017-04-03 | 2018-10-11 | 三菱電機株式会社 | スイッチング素子駆動ユニット |
| WO2020026462A1 (ja) | 2018-07-30 | 2020-02-06 | 三菱電機株式会社 | 電力変換装置 |
| WO2020090131A1 (ja) | 2018-11-01 | 2020-05-07 | 三菱電機株式会社 | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54121002A (en) | 1979-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6862327B2 (en) | AGC circuit | |
| JP3070758B2 (ja) | フィルタ時定数制御機能を備えたフィルタ回路 | |
| JPS63219225A (ja) | クロック信号発生器 | |
| FI65518C (fi) | Digitalreglersystem | |
| JPS5823020B2 (ja) | ラジオ受信機の受信周波数表示回路 | |
| WO1985005744A1 (en) | Frequency controlled oscillator | |
| US5073973A (en) | Method and circuitry for automatic control of the frequency for a radio telephone | |
| US5008955A (en) | Receivers with microcomputer controlled tuning | |
| EP0378190B1 (en) | Digital phase locked loop | |
| US3987435A (en) | Analog-to-digital converter utilizing time reference for effecting conversion | |
| US4204167A (en) | Electronic time piece automatic calibrating device | |
| US6268780B1 (en) | Frequency synthesizer with digital frequency lock loop | |
| EP0340846B1 (en) | Frequency demodulation circuit | |
| US3869672A (en) | Method and arrangements for the digital control of operating functions, radio and television receivers | |
| KR100282193B1 (ko) | 스테레오신호복조회로 및 이것을 이용한 스테레오신호복조장치 | |
| JPS5822349Y2 (ja) | 受信機の受信周波数表示回路 | |
| US4480232A (en) | Method and apparatus for digital automatic frequency control of chirped oscillator | |
| US7038496B2 (en) | Device for comparison of frequencies with low temporal inertia | |
| JPS5926662Y2 (ja) | Ｆｍ受信機の同調表示装置 | |
| JPH01261025A (ja) | クロック発生回路 | |
| JPS6019169B2 (ja) | ス−パ−ヘテロダイン受信機の同調装置 | |
| KR960014329B1 (ko) | 발진회로 | |
| US3946321A (en) | Digital encoder | |
| JPS6042658B2 (ja) | 中間周波数補正回路 | |
| US4286224A (en) | FM data demodulator including circuit for eliminating step distortion |